Liste der noch zu erledigenden Punkte

Zusammenfassung

Die hardwarenahe Programmiersprache VHDL ist in der heutigen Zeit ein wichtiger Bestandteil der digitale Signalverarbeitung. Die Projektarbeit befasst sich mit zwei Themen von VHDL:

- Das Erforschen zweier hardwarenahen Fehlerquellen, glitches und metastability, und
- das Entwickeln eines *midi interfaces*, bei dem die Entwicklung von einer *texbasierten testbench* begleitet wird.

Im Fokus der VHDL-Arbeit steht das künstlich Herbeiführen von *glitches*. Dies gelingt mit einem Cylcone II-FPGA in dem Pfade einzelner Signale künstlich verlängert sind. Dadurch treffen Werte verzögert ein und der asynchrone *decoder* verarbeitet falsche Werte. Es gelangen falsche Signale auf die Leitung, sogenannte *glitch*.

Um einen metastabilen Zustand in einem System zu provozieren, sind zwei VHDL-Logik-Blöcke unterschiedlich getaktet. Kein Takt wird als Vielfaches des anderen implementiert. Das Ausgangssignal des ersten Logik-Blocks wird als asynchron Inpuls auf den zweiten Logik-Block geführt. Dekodiert die *finate state machine* keinen definierten Zustände, ist das System in einen undefinierten Zustand gefallen. Metastabilität trifft ein.

Der zweiten Teil der Projektarbeit entwickelt *midi interface*, das Polyphonie detektiert. Die textbasierte testbench begleitet die Entwicklung des midi controller. Das midi interface detektiert die status bytes NOTE ON, NOTE OFF und POLYPHONY und die VHDL-Einheit polyphony out gibt 10 gedrückte Noten parallel aus.

Abstract

??? ou ou englisch.... mhhhmmmmmm

Vorwort

Meine Motivation ist das vertiefte Kennenlernen der Sprache VHDL. Diese hardwarenahe Sprache beinhaltet mit der kombinatorischen Logik und der auch nicht-sequentiellen Prozessverarbeitung Eigenheiten, mit denen ich vertraut werden will.

Der erste Teil der Projektarbeit, das Provozieren von Signalfehlern, lässt mich in die asynchrone Signalverarbeitung einblicken und wird meinen VHDL-Coderstil nachhaltig prägen. Im zweiten Teil, dem Entwickeln eines *midi interfaces* lerne ich ein Protokoll zu durchleuchten. Besonders interessant ist die textbasierte *testbench*, welche die Implementation auf Herz und Nieren testet.

Ich möchte Prof. Hans-Joachim Gelke Dank aussprechen. Er lernt mich viel über kombinatorische Logik. Ebenfalls möchte ich Dr. Matthias Rosenthal danken, der die Arbeit und den Entwicklungsprozess mitträgt.

Aus meiner Sicht ist diese Arbeit vor allem für Software Ingenieure interessant, da sie einen Einblick in die hardwarenahe Programmierung gibt.

Ich freue mich auf kommende VHDL-Projekte.

ZHAW - InES Inhaltsverzeichnis

Inhaltsverzeichnis

1.	Einleitung	7					
	1.1. Ausgangslage	7					
	1.2. Aufgabenstellung	7					
2.	Glitches	8					
	2.1. Glitche in der Digitalen Signalverarbeitung	8					
	2.2. Ursache für Glitches	8					
	2.3. Glitches durch Pfadverzögerung	9					
	2.4. Resultat	11					
3.	Metastabilität	12					
	3.1. Metastabiler Zustand	12					
	3.2. Ursache von Metastabilität	12					
	3.3. Metastabilität erzeugen	13					
	3.3.1. Konzept	13					
	3.3.2. Umsetzung	14					
	3.4. Resultat Metastabilität provozieren	15					
4	Testbench	18					
••	4.1. Struktur der Input-Datei	18					
	4.2. Aufstellen der Fehler	18					
	4.2.1. Erweiterte Tests: Note an AB,	19					
	4.3. code der testbench	20					
	4.4. ergebnisse simulation	20					
5.	MIDI Steuerung	21					
	5.1. Einteilen der Blöcke und definieren der Schnittstelen	21					
	5.2. Das MIDI Kommunikationsprotokoll	23					
	5.2.1. MIDI Daten Typen	23					
	5.2.2. Die zwei Noten Mode	24					
	5.3. Umsetzung "midi controlBlock	24					
	5.4. Umsetzung "polyphonie outBlock	26					
6.	Diskussion und Ausblick	27					
_		20					
ί.	Verzeichnis 7.1. Literatur	28 28					
	7.2. Glossar	28 28					
		20					
Α.	Offizielle Aufgabenstellung	I					
В.	Aufgabenspezifikation für den zweiten Teil	П					
C.	Konzept Keyboard Dekoder	Ш					
D.	. Konzept Polyphonie						
Ε.	CD mit Projektdateien						
F.	Top Synthesizer V						

ZHAW - InES Inhaltsverzeichnis

G. In- und Outputdatei der textbasierte Testbench

VII

ZHAW - InES 1. Einleitung

1. Einleitung

1.1. Ausgangslage

Für den ersten Teil der Arbeit, die Timing Artifakte glitch und metastability zu demonstrieren, gibt es wenige Referenzprojekte. Da die Zustände ungewollt sind, finden sie als Fehlerquellen Erwähnung in der Literatur [5], [6], [7]. Nur ein Dokument ist gefunden, das die Erzeugung von metastability behandelt [8]. Aus diesem Grund sich der Nachweis der Timing Artifakte auf Anregungen und der Erfahrung von Prof. Hans-Joachim Gelke.

Im zweiten Teil geht es um den Aufbau eines midi interfaces. MIDI bedeutet musical instrument digital interface und ist ein Standard, der die Beschaffenheit der Hardware wie auch das Kommunikationsprotokoll festlegt [4]. Die MIDI Manufacturers Association dokumentiert die mehrfachen Erweitungen des MIDI 1.0 Standard [2]. Diese Spezifikationen bildet die Grundlage für den Block midi control. Am Institut for Embedded Systems besteht ein midi uart top-Block in VHDL von Armin Weiss. In dieser Projektarbeit zu entwickeln sind die zwei Einheiten midi control und polyphony out. Und anschliessend diese Blocks in das bestehende Synthesizer-Projekt einzubauen. Bei beiden Blocks basiert die Entwicklung auf einer textbasierten testbench.

Jeder zu entwickelnde Block wird mit einer textbasierten testbench getestet.

1.2. Aufgabenstellung

Die offizielle Aufgabenstellung befindet sich im Anhang A unter A.

- Erzeugung von Glitches mit einem Zähler und nachgeschaltetem Dekoder. Sichtbarmachung der Glitches mit einem Oszilloskop. Betätigen des asynchronen Resets vom Decoder aus.
- Provozieren und sichtbarmachung von metastabilen Zuständen. Hierfür kann z.B. eine Schaltung mit zwei asynchronen externen Takten aufgebaut werden.

Nach der Fertigstellen des ersten Teils, wird die Aufgabenstellung für den zweiten Teil präzisiert (siehe Anhang B).

- Midi Interface for Keyboard für Polyphonie nach Konzept von gelk
 - o 10 Frequenz Control Ausgänge zur Steuerung der Tonhöhe des Generators
 - o 10 On/Off Ausgänge Ton on/off
 - o UART wird geliefert von gelk
 - o VHDL wird von Grund auf neu erstellt.
- 10 DDS implementieren und mit Mischer mischen
- Script basierte Testbench. Testbench erzeugt serielle Midi Daten, so wie sie auf dem DIN Stecker vorkommen (logisch)
- Testbench liest eine Testscript Datei ein, in welcher die Tastendrücke eines Keyboards abgebildet werden können. Midi Poliphony Spec muss durch die Testbench unterstützt werden können. Velocity muss nicht unterstützt werden.
- Kein VHDL code ohne Testbench.
- Block level testbench. Unit Tests.

ZHAW - InES 2. Glitches

2. Glitches

2.1. Glitche in der Digitalen Signalverarbeitung

In der Digitalen Signalverarbeitung ist glitch ein bekannter Fehler, den William I. Fletscher folgendermassen beschreibt: "Als *glitch* wird eine ungewollte, flüchtige "Signalspitze" bezeichnet, die Zähler aufwärts zählt, Register löscht oder einen ungewollten Prozess startet." [6]

Abbildung 2.1 zeigt zwei glitches in einem Ausgangssignal.




Abbildung 2.1.: Zwei Glitches im Ausgangssignal

2.2. Ursache für Glitches

Der Auslöser sind ungleichzeitig eintreffende Signale, die durch

- 1.) unterschiedlich lange Signalpfade,
- 2.) unterschiedliche Durchlaufverzögerungen der vorangehenden Flip-Flops oder
- 3.) unterschiedliche Logik-Zeiten

entstehen, und die in ein **asynchrones** Bauteil geführt werden. Der Dekoder im asynchronen Bauteil entschlüsselt dadurch kurzfristig einen falschen Wert.

Abbilung 2.2 zeigt ein leicht verzögertes (getaktetes) enable-Signal zu einem anders verzögerten (getakteten) Flip-Flop-Eingangssignal Q. Der Ausgang des Flip-Flops weist kurzzeitig Glitches auf.




Abbildung 2.2.: Asynchrone Eingangssignale führen zu Glitches

2.3. Glitches durch Pfadverzögerung

Konzept

Ein asynchroner Zähler erhält verzögerte Bitwerte. Zählt man binär auf 15, so kann sich beim Übergang von der Zahl 11 zu 12, die falsche Zahl 15, ergeben, sofern die zwei höheren Bits der Zahl 11 verzögert ankommen (siehe Abbildung 2.3).




Abbildung 2.3.: Binärwerte des asynchronen Zählers

Die Verzögerung der zwei Bits, wird über Routing umgesetzt.

Implementation

Die Hardware ist das altera board De2 mit dem FPGA Cyclone II. Kompiliert wird das Projekt mit Quartus 13.0sp, der ältsten Quartus-Version, die den Cyclone II unterstützt.

Die Pfad*verlängerung* wird über das Routing über die GPIO-Pins des Headers 1 gemacht (siehe Abbildung 2.6. Dekodiert die asynchrone Logik die Zahl 15, wird das Reset-Signal an den Zähler gesendet und der Zähler beginnt wieder von 0 an zu zählen. Produziert der Dekoder zur falschen Zeit einen Reset, so ist dies eine Fehlkodierung: ein *glitch*.

Das RTL-Diagramm des asynchronen Zählers sieht wiefolgt aus:




Abbildung 2.4.: Asynchroner Zähler mit Routing erzeugt Glitch

Um die Lösung gegen *glitches* aufzuzeigen, wird dem asynchronen Zähler zur Synchronisation ein Flip-Flop nachgeschalten. Dadurch werden die asychronen Zustände übersehen.




Abbildung 2.5.: Glitch-Zähler und synchroner Zähler dazu

Die Reset-Signale des asynchronen Zählers wie die des synchronisierten Zählers werden an die GPIO Headers ausgegeben, ebenso der Systemtakt.In der Abbildung 2.6) wird das Signal des asynchronen Zählers als Glitch und das Signal des synchronisierten Zählers als Count benannt. In der GPIO-Pinbelegung sieht man auch die Nutzung der zwei oberen Pin-Reihen für das Routing (benannt mit Routing OUT, IN). Der Systemtakt wird als CLK ausgegeben.




Abbildung 2.6.: GPIO Anschlüsse

ZHAW - InES 2.4. Resultat

2.4. Resultat

Der Reset des asynchronen Zählers (CH 1), der synchronisierte Reset (CH 2) und der Systemtakt (CH 3) werden am KO ausgegeben. Durch die Synchronisation wird der Wert um 1 Periode (= 20 ns) verzögert.




Abbildung 2.7.: Glitch (gelb), Zähler (grün) und Takt (orange)

Das glitch trifft in der im Übergang von der 11 zur 12 Periode ($=240~\rm ns$) regelmässig auf. Dies ist das zu erwartende Ergebnis. Ein kurzzeitiges asynchrones Verhalten findet sich auch im Übergang von der 13 zur 14 Periode. Dies ist wenn der binäre Wert 1101 auf 1101 wechselt. Da die zwei niederwertigen Bits verzögert sind, ist das dekodierten des Wertes 1111 plausibel.




Abbildung 2.8.: Zeitanalyse Glitches

ZHAW - InES 3. Metastabilität

3. Metastabilität

3.1. Metastabiler Zustand

Metastabilität bedeutet, dass der Ausgang eines Flip-Flops nicht dem Eingang entsprechen *muss*. In einem metastabilen Zustand kann ein Ausgang korrekt sein, muss aber nicht. Im Idealfall wählt wählt ein Flip-Flop seinen Ausgangswert selbst (siehe Abbildung ?? oberes Signal). Im schlechten Fall "hängt" sich das Flip-Flop "auf" und toggelt permanent zwischen '0' und '1' (Abbildung ?? unteres Signal).




Abbildung 3.1.: Metastabilität schlimmster Fall [7]

3.2. Ursache von Metastabilität

Die Ursache unsicherer Ausgangswerte liegen darin, dass das Inputsignal eines Flip-Flops zur falschen Zeit wechselt.

"If data inputs to a flip-flop are changing at the instant of the clock pulse, a problem known as metastability may occur. In the metastable case, the flip-flop does not settle in to a stable state" [5]

"If the amplitude of the runt pulse is exactly the treshold level of the SET input of the output cell, the cell will be driven to its metastable state. The metastable state is the condition that is roughly defined as "half SET and half RESET" [7]

Trifft der anzulegende Wert zu spät ein wird die setup time) verletzt und wird der Signalwert zu früh entwendet, verletzt die hold time). Metastabilität kann vermieden werden, wenn diese zwei Zeiten strikt eingehalten werden:

"Metastabilit is avoided by holding the information stable before and after the clock pulse for a set period of time, called the setup time for the data line and the hold time for the control line." [5]




Abbildung 3.2.: Einhalten der Datenzeiten

Um Metastabilität zu vermeiden, sollte die Logik möglichst klein, die Bauteile beieinander und der Systemtakt an die längste Pfadzeit angepasst werden. Der maximal erlaubte Systemtakt kann in quartus mit dem Timequest Time Analyser abgefragt werden.

3.3. Metastabilität erzeugen

3.3.1. Konzept

Aufgebaut wird ein System mit zwei clock domains. Eine clock domain, Gebiet 1, beinhaltet einen Zähler, der an das Gebiet 2 asynchrone Impulse sendet. Gebiet 2 verarbeitet diese Impulse in einer finate state machine. Bei korrekter Funktionsweise wechset die fsm zwischen den definierten states. Funktioniert sie falsch, fällt die fsm in einen state, den sie nicht implementiert hat.




Abbildung 3.3.: Konzept Metastabilität nachweisen

3.3.2. Umsetzung

Als Hardware wird das altera development board De2 genommen und mit der Software quartus 13osp0 gearbeitet. Die die zwei Takte nicht Vielfache voneinander sein dürfen, wure für den Zähler ein Takt von 27 MHz und für die fsm ein Takt von 50 MHz. Der Takt des Zählers ist leicht schneller als die Hälfte der fsm und schiebt sich vorwärts (siehe Abbildung 3.4). Das Verletzen der fsm ist eine Frage der Zeit.




Abbildung 3.4.: Die zwei Taktzeiten

Die Zustandsüberprüfung erfolgt über das Ausgeben des aktuellen Zustands auf den zwei roten LEDs.

- Zustand = s0 Rote LED 0 ist an
- Zustand = s1Rote LED 1 ist an
- Zustand = OTHERSGrüne LED 17 ist an

Funktioniert die fsm, blinken die zwei roten LEDs abwechslungsweise. Fällt die fsm in einen undefinierten Zustand, leuchtet die grüne LED. Um die Ursache der Metastabilität, das Verletzten der setup time zu verhindern, wird eine optionale Synchronisation durch Switch 17 eingebaut. Ist Swicht 17 auf '1', wird der Puls der clock domain 27 MHz durch ein Flip-Flop auf 50 MHz synchronisiert.




Abbildung 3.5.: RTL mit Synchronisations-Switch

3.4. Resultat Metastabilität provozieren

Das Resultat ist, dass das Board unmittelbar nach Einstellen in den metastabilen Zustand fällt und die grüne LED leuchtet. Wird Reset gedrückt, folgt ein kurzes Aufblinken der zwei roten LEDs und wieder die grüne LED.



Abbildung 3.6.: Metastbiler Zustand

Wird die Synchronisations-Schaltung betätigt, leuchten beide roten LEDs auf. Die fsm wechselt zwischen den states s0 und s1 hin und her. Das Verbleiben in den zwei definierten Zuständen s0 und s1 funktioniert auch nach einem Tag noch.




Abbildung 3.7.: Switchschalter ON: Rote LEDs leuchten

Wird das Wechseln zwischen den zwei states am KO ausgegeben, so erkennt man, da - weil der Takt 27 MHz kein Bruchteil von 50 Mhz - kein wiederkehrendes Muster der Wechsel zwischen den zwei Zuständen auftritt.

 ${
m CH}\ 1={
m Rote}\ {
m LED}\ {
m CH}\ 2={
m Synchronisierter}\ {
m Puls}$




Abbildung 3.8.: Unregelmässiger Wechsel zwischen Zustand s0 und Zustand s1




Abbildung 3.9.: Unregelmässiger Wechsel zwischen Zustand s0 und Zustand s1

Im Zustand der Metastabilität sind die Pulse nicht synchronisier und die rote LED geht nicht an.




Abbildung 3.10.: Metastabiler Zustand

ZHAW - InES 4. Testbench

4. Testbench

Test Driven Development bedeutet, dass vor oder parallel zur Entwicklung einer unit (im Folgenden Block genannt) der unit-test entwickelt wird [3]. Beim textbasierten Testen stammen die Befehle aus einer Input-Datei, und die Ergebnisse werden in einer Datei abgelegt.

4.1. Struktur der Input-Datei

Eine Test-Datei ist zeilenweise strukturiert.

Verarbeitungsmodus

Jede Zeile beginnt mit dem Verabreitungsmodus. Hier einem abgekürzten Wort aus fünf Buchstaben.

```
reset 00 00 ...
singl 90 27 ...
polyp 71 55 ...
```

Tokenstruktur

Nach dem Verarbeitungsmodus folgen die Daten. Jede Zeile hat gleichviele Datenpackete (Tokens). Die *testbench* ortet jedem Datenpaket innerhalb der Zeile eine Bedeutung zu. Je nach Verarbeitungsmodus ist die Bedeutung der Token eine andere.

In der testbench midi control haben Tokens folgende Bedeutung:

```
Note
              Velocity
                       Note
                              Velocity
                                       Note
                                              Velocity
                                                       Note
                                                              Velocity Anzahl Noten an
polyp
                                        Note
singl
       Dummy
               Status
                                              Status
                                                       Note
                                                                        Dummy
                        Note
                              Status
                                                              Dummy
```

Dummy wird gesetzt, um die Verarbeitungsstruktur zu vereinfachen. Jeder Dummywert wird beim Einlesen verworfen.

4.2. Aufstellen der Fehler

Ausgehend von der MIDI 1.0 Daten-Struktur, werden die Funktionen single mode und polyphony mode getestet. Die Verarbeitung der Datenbytes hängt vom MIDI status byte ab ??; Der Testablauf hängt von dem zu testenden Fall ab: Weil die data bytes im polyphony mode anders sind als im single mode, baut sich der Test auch anders auf.

Basisfunktion 1: Erkennen von Single Note und Polyphonie

```
polyp 71 55 check 71 00
```

ZHAW - InES 4.2. Aufstellen der Fehler

Basisfunktion 2: Erkennen von An und Abstellen der Noten

 $singl\ 90\ 27\ 80\ 27\ check\ 00\ 27\ 00\ 00$

polyp 71 55 71 00 check 71 00 00 00

Der Tokenaufbau der zwei Testmodes single mode und polyphony mode wird nun genauer erklärt:

4.2.1. Erweiterte Tests: Note an AB,

Einzelne Noten testen

Das Testen einer einzelnen Note ist einfach. Da gemäss Spezifikation zuerst ein status byte mit der Meldung Note on (0x90) oder Note off (0x80) kommt. Und dann das data byte mit dem Notenwert folgt. Die Geschwindigkeit ist für das An- oder Abstellen der Note nicht relevant und wird deshalb nicht als Befehl eingelesen. Die testbench hängt selbständig im single mode nach jeder Note einen Dummy-Geschwindigkeitswert von 0x55 an.

Zeile in	ı der l	<u>Datei</u>							
$_{ m singl}$	55	90	27	80	27	90	05	00	00
check	00	00	27	00	00	00	05	00	00

<u>Tokenaufbau</u>

mode Note Velocity Note Velocity Note Velocity Anzahl Noten an

Die hier abgebildete Sequenz bedeutet: Note 27 anstellen (0x90 ist das status byte für Note an), dann Abstellen der Note 27 und am Schluss Anstellen der Note 05.

Überprüft am Schluss der Sequenz die testbench den Ausgang des midi interfaces, so erscheinen die zwei Notenwerte 27 und 05.

Im Fall der einzelnen Note passt die Tokenstruktur, die sich am schwierigsten Fall, der Polyphonie orientierte, nicht ganz. Im Gegensatz zur Polyphonie muss bei der einzlenen Note VOR dem Notenwert ein status byte kommen. Damit dies in der Tokenstruktur umsetzbar ist, wird zuerst ein Dummy-Wert (55) zum Verwerfen der testbench übergeben. Erst dann folgt das status byte und dann, analog zur Polyphony-Sturktur folgt die erste Note. Im Nachhinein erscheint mir dieser Aufbau als zu kompliziert und ich würde ein nächstes Mal mehr mode-spezifisch die Datenauswertung gestalten.

Polyphonie testen

Zeile in der Datei									
polyp	71	55	02	55	33	55	08	00	00
check	71	00	02	00	33	00	00	00	03

<u>Tokenaufbau</u>

mode Note Velocity Note Velocity Note Velocity Anzahl Noten an

Das bedeutet, dass die testbench im Testmodus Polyphonie ist. Und deshalb als erstes das status byte der Polyphonie "10100000" (0xA0) senden muss. Danach werden die Token gemäss der Polyphonie-Spezifikation interpretiert: Die data bytes wechseln sich ständig mit dem Notenwert und der dazugehörenden Geschwindigkeit ab. Hier in der Testdatei hält die erste Note den Wert 71 und wird gefolgt von irgendeiner Geschwindigkeit (hier Dummy-Wert 55), usw.. Kommt ein Geschwindigkeitswert von 0, so bedeutet dies, dass die Note abgestellt wird. In der Polyphonie ist das Note An- und Abstellen asynchron. Der Befehl folgt nicht automatisch nach jedem Notenbyte. Aus diesem Grund weiss man nicht indirekt, wie viele Noten zu einem gewissen Zeitpunkt an sind. Aus diesem Grund

ZHAW - InES 4.3. code der testbench

gibt es den letzten Token: Anzahl Noten an. Dieser sagt der testbench wie viele Noten an sein sollen. Beim Überprüfen des Ausganges des *midi interfaces* muss nach der ersten Befehlzeile die drei Noten 71, 02 und 33 an sein. Was einer Summe von drei entspricht.

stammen aus der Datei input_midi.txt. Der Inhalt ist aufgelisten im Anhang G.

Bsp. zweier Zeilen der Input-Datei									
polyp	71	55	02	55	33	55	08	00	00
check	71	00	02	00	33	00	00	00	03

4.3. code der testbench

Im Gegensatz zum hardwarenahen Code der VHDL-Blocks, bei denen arrays und loop explizit vermieden wurden, baute die *testbench* bewusst auf softwarenahe Strukturen auf.

package

Es ist ein Package für die Konstanten der der status bytes und für die Noten-Verarbeitung erstellt.

Die Tokenstruktur wurde wiefolgt implementiert:

Prozessstruktur

Durch das Aufteilen der Prozesse ergab sich auch die Unterscheidung zwischen lokalen Variablen und Signalen.

4.4. ergebnisse simulation

ZHAW - InES 5. MIDI Steuerung

5. MIDI Steuerung

5.1. Einteilen der Blöcke und definieren der Schnittstelen

Nachdem im Voraus die Schnittstellen zwischen den Blocks geklärt sind (siehe Kapitel xXX) wird eine leere Hülle für jeden zu entwickelnden Block erstellt. Die testbench geht von Beginn weg vom Ziel, eines funktionstüchtigen midi interface aus. Solange ein Block noch nicht fertig entwickelt ist, führend erst partiell korrekt führende Signale an den Ausgang der DUT. Mit jeder zusätzlichen Implementation, wird das Verhalten der Signale korrekter.




Abbildung 5.1.: Blockschaltbild Device under Test

Beschreiben der Schnittstellen

Die Abbildung F.1 (im Anhang F) zeigt, wie das zu entwickelnde MIDI Interface in die bestehenden Blöcke des Synthesizer-Projektes eingebaut wird. Die im Anhang direkt anschliessende Abbildung F.2 zeigt dann die geplante Umsetzung detaillierter.

Im folgenden wird nur auf den Block *midi interface* eingegangen, der die Umsetzung der MIDI Steuerung darstellt. Als erstes die Zusammenfassung der internen Blöcke (siehe Abbildung 5.2).




Abbildung 5.2.: Blockschaltbild MIDI Interface

Gegeben ist der UART Block, in der Abbildung als uart top bezeichnet. Dieser detektiert MIDI Bytes und sagt, ob diese gültig sind. Zu entwickeln sind die zwei Blöcke "**midi control**ünd "**polyphonie out**".

Als erstes wird kurz generall auf das MIDI Kommunikationsprotokoll eingegegangen, damit man die Kriterien bei der Umsetzung versteht. Danach wird die Umsetzung des *midi control*-Blocks erklärt und zum Schluss die Implementation des *polyphone out*-Blocks.

5.2. Das MIDI Kommunikationsprotokoll

Werden MIDI Daten übermittelt, so unterscheidet der Standard zwei Typen an Daten??.

5.2.1. MIDI Daten Typen

Status Bytes

Status bytes sind 8 Bit lang und das MSB ist immer logisch '1'. Die status bytes dienen dem Identifizerein der nachfolgenden data bytes. Das status byte sagt, von welcher Art und mit welcher Datenstruktur die folgenden data bytes sein werden.

MIDI behält einen Status so lange, bis ein neues status byte folgt. Dieses Verhalten wird als running status bezeichnet. Dieses Verhalten ist vor allem für die Polyphonie interessant, da dieser Zustand bleibt und viele Data Bytes (im Sinn von Noten) folgen können, ohne dass es eines neuen status bytes bedarf.

Data Bytes

Gemäss Spezifikation folgen einem *status byte* exakt ein oder zwei Bytes. Das MSB ist immer logisch '0'. Die Werte können von 0x00 bis 0x7F sein. Das bedeutet, dass MIDI maximal 128 Noten unterscheiden kann.

data bytes sind Noten, Geschwindigkeit des Anschalges und ...

Je nachdem welches status byte im Voraus gesetzt wurde, werden die Attribute anders interpretiert. Ist z.B. Polyphonie gesetzt, so bedeutet ein data byte mit einer Geschwindigkeit von 0, Note abstellen. Diese und andere Spezifikationen werden detailliert in **Detailierte Spezifikation** beschrieben.

Empfänger sollen so konzipiert sein, dass zuerst alle data bytes empfangen werden und ein neues status byte kommt. Danach werden ungültige Daten verworfen. Einzige Ausnahme ist der running status. Bei dem nicht bis zum Ende gewartet wird."??.

Ungültige Bytes

Älle *status bytes*, die nicht implementierte Funktionen enthalten und alle ihnen folgenden *Data Bytes* sollen vom Empfänger verworfen werden."??.

MIDI Geräte sollen ausdrücklich beim Ein- und Abstellen darauf bedacht sein, dass keine undefinierten Bytes gesendet werden??.

Diese Anforderung ist wichtig beim Implementieren einer finate state machine und der testbench (siehe Kapitel).

5.2.2. Die zwei Noten Mode

single mode




Abbildung 5.3.: Blockschaltbild Device under Test

polyphony mode




Abbildung 5.4.: Blockschaltbild Device under Test

5.3. Umsetzung "midi controlBlock

Ausgehend von der Spezifikation sind drei Eckpunkte für die finite state machine zu berücksichtigen:

- 1. Unterscheiden von status byte und data byte
- 2. Unterschiedliche Interpretation der data bytes abhängig vom status byte.
- 3. Verwerfen aller falschen status byte oder data bytes

Zu beachten in der Verarbeitung der Daten ist, dass im *single mode* zuerst gesagt wird, ob eine Note an oder ab und diese Reihenfolge im *polyphony mode* gerade umgekehrt ist: zuerst kommt die Note, dann die Angabe, ob sie an oder ab ist.

Aus diesen Anforderungen ergab sich folgende finite state machine:




Abbildung 5.5.: fsm Übergänge

Alle drei Anforderungen sind implementiert:

Vor jedem data byte muss zuerst ein status byte eingegangen sein. Die finite state machine fragt im idle Zustand nur nach den status bytes. So weisen die oberen Nibbel mit den Werten "1001" für NOTE AN und "1000" für NOTE AUS auf den single mode hin und der Wert "1010äuf den polyphony mode. Nach diesen status bytes erwartet die finate state machine data bytes.

Die unterschiedliche Reihenfolge von Noten-Byte und Angaben zu an oder ab, wurde statusabhängig umgesetzt:

Im single mode wird das vierte Bit des status nibbel zum Setzen von AN und AB verwendet . Im polyphony mode wird das zweite data byte, das ueblicherweise die Geschwindigkeit der Note bestimmt, für das Setzen von AN und AUS genommen. Ist der Wert der Geschwindigkeit gleich NULL, dann soll in diesem Zustand die Note als AUS gelten.

Gut sichtbar ist, dass die finite state machine bei ungültigen bytes, die Daten verwirft und in den idle Zustand zurückgeht.




Abbildung 5.6.: fsm Übergangsbedingungen

Das Umsetzung der fsm sieht man in der simulation in den zweit unteren Abbildungen gut. Nach dem Zustand idle folgt das status byte ßingle" (Abbildung 5.7)oder "polyphonie" (Abbildung 5.8)




Abbildung 5.7.: fsm für single mode




Abbildung 5.8.: fsm im polyphony mode

Die Simulation wurde mit möglichen Fehlübertragungen angereichert, damit man sieht, ob der *midi control* weiter korrekt funktionert. Eine detaillierte Beschreibung zum Aufbau der Simulation befindet sich im Kapitel **testbench**.

5.4. Umsetzung "polyphonie outBlock

6. Diskussion und Ausblick

Bespricht die erzielten Ergebnisse bezüglich ihrer ERwartbarkeit, Aussagekraft und Relevanz Interpretation und Validierung der Resultate Rückblick auf Aufgabenstellung: erreicht nicht erreicht

Legt dar, wie die Resultate weiterhin genutzt werden können an sie angeschlossen werden kann

Als offener Punkt besteht die Implementation des *midi interfaces* in das bestehende Synthesizer-Projekt. Die Schnittstellen sind im Anhang festgehalten und die notewnigen Implementationsschritte, wie das Ausweiten des bestehenden DDS auf 10 DDS sind im Projekt als Blöcke eingebaut. Aus zeitlichen Gründen konnte dieser letzte Schritt nicht mehr während der Projektarbeit zu Ende gebracht werden.

ZHAW - InES 7. Verzeichnis

7. Verzeichnis

7.1. Literatur

- [1] Altera. Cyclone IV Device Handbook, pages 8–19. San Jose, 2014.
- [2] The MIDI Manufacturers Association. MIDI 1.0 Detailed Specification. Los Angeles, 1995.
- [3] Kent Beck. Test-Driven Development, By Example, page ix. Addsion Wesley Signature, 2013.
- [4] Christian Braut. Das MIDI-Buch, page 10. Sybex, 1993.
- [5] John A. Camara. Engineering Reference Manual, pages 32–2. Belmont, 2010. About metastability.
- [6] William I. Fletcher. An Engineering Approach to Digital Design, page 472. Utah State University, 1980. About glitch.
- [7] William I. Fletcher. An Engineering Approach to Digital Design, page 482. Utah State University, 1980. About metastability.
- [8] Sandeep Mandarapu. *Measuring Metastability, Master Project*. Department of Electrical and Computer Engineering, Southern Illinois University, 2012.
- [9] Dictionary of the English Language. finate state machine. American Heritage, 2011.
- [10] Cambridge Dictionaries Online. glitch, specialzed electronics. 02.11.2015.

7.2. Glossar

Das Glossar dient interessierten Software-Entwicklern, die elektrotechnik-spezifischen Worte zu verstehen.

Asynchrone Signale

Werden Signale in zugewiesen sind sie vorerst ungetaktet, asynchron. Es ist nicht definiert, wann exakt das Signal den neuen Wert erhält. Erst wenn ein Signal durch ein Flip-Flop geführt wird, wird es getaktet und seine Signalzuweisung dadurch determinierbar.

Clock Domain

Ein Bereich der Hardware, der mit demselben Takt läuft.

Dekoder

Bezeichnet ein Bauteil, das einen odere mehrere Eingangswert(e) gemäss implementierter Logik in einen Ausganswert wandelt.

Durchlaufverzögerung

Wird englisch propagation delay genannt und bezeichnet die Zeit, die Daten vom Eingang bis zum Ausgang des Bauteils brauchen.

Die Durchlaufverzögerung beträgt beim Cylone IV 4 ns [1].

Finate State Machine (fsm)

"A model of a computational system, consisting of a set of states, a set of possible inputs, and a rule to map each state to another state, or to itself, for any of the possible inputs." [9]

ZHAW - InES 7.2. Glossar

Auf deutsch" Ein Model in Rechensystemen, das aus einem Satz aus Zuständen, möglichen Eingängen und Regeln wie man von einem Zustand zum nächsten, oder zu sich selbst, für alle möglichen Eingänge gelangt."

Flip-Flops

Grundbaustein der Digitalen Logik. Das Flip-Flop speichert seinen Wert, den es am Eingang erhält am Ausgang.

Glitch

Im technischem Bereich bedeutet glitch gemäss Cambridge Dictionaire "a sudden unexpected increase in electrical power, especially one that causes a fault in an electronic system " [10], auf deutsch "eine plötzliche, unerwartete Spannungserhöhung, die insbesondere ein Fehlverhalten im elektronischen System verursacht".

Hold Time

Ist die minimale Zeit, in der die Input
daten nach der Taktflanke stabil sein müssen. Die hold-Zeit beträgt beim Cyclone IV
E0ns [1].

Hot Plug

Bezieht sich auf die Hardware-Umsetzung einer finate state machine. Gewöhnlich braucht es für 2^n Zustände n Flip-Flops. Bei Hot Plug braucht es für n Zustände n Flip-Flops, denn jeder neue Zustand wird durch eine '1' am n-ten Flip-Flop detektiert. Alle anderen Flip-Flop-Werte sind auf '0'. Die logische Schaltung für eine Hot Plug fsm wird durch den direkten Bezug einer gesetzten '1' zum Zustand einfach.

Kathodenstrahl Osziloskop, KO

Bezeichnet ein elektronisches Messgerät, das ein Signale analog als Spannungen mit deren zeitlichem Verlauf am Bildschirm ausgibt.

Metastabilität

Bezeichnet in der digitalen Signalverarbeitung einen unsicheren Zustand. Der Wert des Ausgangssignals ist nicht vorhersehbar, da beim Eingangssignal die Daten zu spät ankommen oder zu früh weggenommen werden.

Others

Bezeichnet in einem Swicht-Case in VHDL alle anderen Möglichkeiten, die nicht abgefragt werden. Es dient dem System einen definierten Zustand zu geben, falls etwas Unerwartetes eintrifft.

Pfadzeit

Bezeichnet die Zeit, die ein Signal von einem Flip-Flop zum nächsten braucht.

Setup Time

Minimale Zeit, in der Inputdaten stabil sein müssen be*vor* ein Taktflanke die Daten triggert. Die setup-Zeit beträgt beim Cyclone IV E 10 ns [1]

State

Bezeichnet den aktuellen Zustan einer finale state machine.

Textbasierte Testbench In VHDL wird die Simulation der Signale in einer Testbench aufgesetzt. In der Testbench werden die Signalanregungen, stimuli, definiert, und die zeitlichen Abläufe unter Signalen. Für eine Testbench ist eine eigene Software notwendig.

ZHAW - InES 7.2. Glossar

Eine textbasierte Testbench liest die stimuli aus einem File ein. Zudem können im File die zu erwartenden Ergebnisse definiert sein.

Token

Bezeichnen Elemente in einer Reihe von strukturierten Daten.

Quartus

IDE von altera zum Kompilieren, Synthesizieren und einbauen von IPs für die altera FPGAs.

A. Offizielle Aufgabenstellung

Beschreibung der Projektarbeit Pa15_gelk_1

In dieser Projektarbeit sollen Versuche entwickelt werden, die für das Modul DTP2 verwendet werden können. Die Arbeit besteht aus zwei Teilen:

Im ersten Teil der Arbeit sollen Versuche entwickelt werden, mit denen folgende Timing Artifakte demonstriert werden können. Dies soll zum zu einem vertieften Verständnis der digitalen Design Grundlagen führen.

- Erzeugung von Glitches mit einem Zähler und nachgeschaltetem Dekoder. Sichtbarmachung der Glitches mit einem Oszilloskop. Betätigen des asynchronen Resets vom Decoder aus.
- Provozieren und sichtbarmachung von Metastabilen Zuständen. Hierfür kann z.B. eine Schaltung mit zwei asynchronen externen Takten aufgebaut werden.

Im zweiten Teil soll mit dem dem Direct Digital Synthesis Verfahren ein Synthesizer mit vielfältigen Klangfarben entwickelt werden. Damit kann anspruchsvolle digitale Schaltungstechnik umgesetzt werden. Zum erreichen der Klangvielfalt können mehrere DDS Generatoren gleichzeitig, mit unterschiedlichen Frequenzen und Phasen betrieben werden. Möglich ist auch eine Frequenzmodulation mit einem zweiten Generator oder Ändern des Volumens mit einer Hüllkurve. Die Ansteuerung soll mit Hilfe eines MIDI Interfaces, welches Polyphonie (mehrere Klaviertasten gleichzeitig gedrückt) unterstützt. Die Implementierung soll im FPGA erfolgen. In der Implementierungsphase der Arbeit soll das Timing der FPGA Implementierung genau betrachtet werden.

Am Ende soll eine Referenzimplementierung in Anlehnung an den Yamaha DX7 für das Modul DTP2 entstehen

15.12.2015 I

B. Aufgabenspezifikation für den zweiten Teil

- Midi Interface for Keyboard für Polyphonie nach Konzept von gelk
 - o 10 Frequenz Control Ausgänge zur Steuerung der Tonhöhe des Generators
 - o 10 On/Off Ausgänge Ton on/off
 - o UART wird geliefert von gelk
 - o VHDL wird von Grund auf neu erstellt.
- 10 DDS implementieren und mit Mischer Mischen
- Script basierte Testbench. Testbench erzeugt serielle Midi Dtaen, so wie sie auf dem DIN Stecker vorkommen (logisch)
- Testbench liest eine Testscript Datei ein, in welcher die Tastendrücke eines Keyboards abgebildet werden können. Midi Poliphony Spec muss durch die Testbench unterstützt werden können. Velocity muss nicht unterstützt werden.
- FM Modulation Tetstbench im Matlab
- Kein VHDL code ohne Testbench.
- Block level testbench. Unit Tests.

Abgrenzung:

- Keine Hüllkurve
- Keine Ausgabe der Velocity aud Midi controller
- Kein Bluetotth

Zeitplan:

- 2.5 Wochen Midi Controller incl. 10 DDS
- 2.5 Wochen FM Synthese

Unterstützung:

- Midi Controller/gelk
- FM-Synthese/rosn

Falls Midi nicht zum geplanten Zeitpunkt fertig wird, wird FM-zurückgestellt. Alle oben genannten Punkte sind Pflicht. Nicht Fertigstellung hat Einfluss auf die Benotung.

15.12.2015 II

C. Konzept Keyboard Dekoder




Abbildung C.1.: Midi Controller Spezifikation

15.12.2015 III

D. Konzept Polyphonie




Abbildung D.1.: Spezifikation Polyphonie-Block

15.12.2015IV

E. CD mit Projektdateien

15.12.2015 V

ZHAW - InES F. Top Synthesizer

F. Top Synthesizer

In die bestehenden Blöcke und Signale wird das MIDI Interface wiefolgt eingebaut:

top level synthesier




Abbildung F.1.: Top Synthesizer mit MIDI Interface: Blockschaltbild

Hier ist das Konzept der Umsetzung des MIDI Interface detaillierter beschrieben:




Abbildung F.2.: Top Synthesizer mit MIDI Interface: Detailansicht

15.12.2015 VI

G. In- und Outputdatei der textbasierte Testbench

Datei mit Testbefehlen für die Testbench

reset 00 00 00 00 00 00 00 00 00 check 00 00 00 00 00 00 00 00 00 00 00 check 00 00 27 80 27 90 05 00 00 check 00 00 27 00 00 00 05 00 00 singl 55 90 73 80 73 90 16 00 00 check 00 00 00 00 00 00 16 00 00 polyp 71 55 02 55 33 55 08 00 00 check 71 02 33 00 00 00 00 00 00 03 polyp 71 00 16 55 20 55 33 00 00 check 00 00 16 00 20 00 00 00 44 polyp 02 55 03 00 20 00 40 55 00 check 02 00 16 00 40 00 00 00 03

Das Testergebnis in der Datei

Automatically generated outputfile

Read file with commands in

reset

Read note:00
Read attribut: 00
Read note:00
Read note:00
Read note number: 00

 check

Read note:00 Read attribut: 00 Read note:00 Read attribut: 00 Read note:00 Read attribut: 00 Read note:00

15.12.2015 VII

Read attribut: 00 Read note number: 00

singl

Read note:55
Read attribut: 90
Read note:27
Read attribut: 80
Read note:27
Read attribut: 90
Read note:05
Read attribut: 00
Read note number: 01

check

Read note:00
Read attribut: 00
Read note:27
Read attribut: 00
Read note:00
Read attribut: 00
Read note:05
Read attribut: 00
Read note:05
Read note number: 01

 \dots etc

polyp

Read note:02
Read attribut: 55
Read note:03
Read attribut: 00
Read note:20
Read attribut: 00
Read note:40
Read attribut: 55
Read note number: 03

check

Read note:02
Read attribut: 00
Read note:16
Read attribut: 00
Read note:40
Read attribut: 00
Read note:00
Read attribut: 00
Read note:00
Read note number: 03

Number of read lines from file: 12

Finished read whole file

15.12.2015 VIII

ZHAW - $InES$	G. In- und Outputdatei der textbasierte Testbench

15.12.2015 IX