DTP2_VHDL_4


TIMING



- Zeitverhalten zwischen Eingängen und Ausgängen von FFs
 - T clk-to-Q
- Zeitverhalten zwischen den Eingängen (CLK und D) von FFs
 - Setup Zeit
 - Hold Zeit
- Zeitparameter gebräuchlicher Flip-Flops
- Berechnung der maximalen Taktfrequenz von Flip-Flops
- Metastabilität
- Synchronisierschaltung


Verzögerung durch parasitäre Kapazitäten





Zeitlicher Verlauf der Signale beim NOR Gatter







Propagation Delay = Durchlaufverzögerung

Zeitlicher Verlauf beim RS - Flip Flop









D-Flip-Flop: Zeitverhalten






Setup und Hold Zeiten beim D-FF Eingang






Verzögerungszeit CLK Eingang zu Q Ausgang







Verzögerungszeiten Asynchroner Set/Reset zu Q





Zusammenfassung Zeiten zwischen Eingängen und Ausgängen von Flip Flops






Berechnen der maximalen Taktfrequenz in synchronen Systemen




(sequentieller Logik)



Einhalten der Setup Zeit






Für das Einhalten der Set Up Zeit gilt:

 $t_{required} >= t_{arrival}$

Required Time: $t_{data_required} = t_{period} - t_{SU-FF2}$

Berechnungsbeispiel: Maximale Taktfrequenz





$$t_{period} - t_{SU-FF2} > = t_{PDCLKQ-FF1} + t_{PD-Logic} + t_{PD-Leitung}$$

$$t_{period} >= t_{PDCLKQ-FF1} + t_{PD-Logic} + t_{PD-Leitung} + t_{SU-FF2}$$

$$t_{period} >= 5ns + 10ns + 2ns + 2ns = 19 ns$$

$$t_{PDCLKQ-FF1} = 5 \text{ ns}$$

$$t_{PD-Logic} = 10 \text{ ns}$$


$$t_{PD\text{-Leitung}} = 2 \text{ ns}$$


$$t_{SU-FF2} = 2 \text{ ns}$$

$$f_{max} <= \frac{1}{T_{period}}$$

$$f_{max} \le 52.6 \text{ MHz}$$

Bestimmen des langsamsten Pfades





- Pfade beginnen bei Clock eines FF, führen durch <u>kombinatorische</u> Logik und enden beim Clock eines FF.
- Die maximale Taktfrequenz ist abhängig vom langsamsten Pfad



Erreichen von hohen Taktraten

- Logik möglichst gering halten
 (Vereinfachung, Wahl der einfachsten implementierung, DNF, KNF)
- Möglichst Bauteile mit kurzen Verzögerungszeiten einsetzen
- Kurze Verbindungsleitungen zwischen Baugruppen
- Clock Skew gering halten
- Logik zwischen den FF möglichst klein halten, dafür aber die Funktionalität auf mehrere FF Stufen aufteilen (Pipelining)


Setup Zeit: Zusammenfassung



- Die Setup Zeit ist ein Parameter eines getakteten Eingangs (z.B. D Eingang)
- Ist die Zeit, die ein Eingangssignal vor der Taktflanke in dem Zustand anstehen muss, den der Baustein nach der Taktflanke annehmen soll.
- In synchronen Systemen ist das Einhalten der Setup Zeit hauptsächlich von der Verzögerungszeit der vorgeschalteten Logik und FFs abhängig, sowie von der Taktrate
- Das Einhalten der Setup Zeiten ist <u>abhängig</u> von der Taktrate.
- Setup Zeit Anforderungen von <u>diskreten</u> FFs sind im allgemeinen hoch (3 – 12 ns)

Arrival Time







Für das Einhalten der Hold Zeit gilt: $T_{arrival} >=$

Einhalten der Hold Zeit





Für das Einhalten der Hold Zeit gilt: $T_{arrival} >= t_{hold}$





Hold Zeiten: Zusammenfassung

- Die Hold Zeit ist ein Parameter eines getakteten Eingangs (D Eingang)
- Ist die Zeit, die ein Eingangssignal nach der Taktflanke in dem Zustand anstehen muss, den der Baustein nach der Taktflanke annehmen soll.
- In synchronen Systemen ist die Hold Zeit hauptsächlich von der Verzögerungszeit der vorgeschalteten Logik und FFs abhängig.
- Das Einhalten der Hold Zeiten sind unabhängig von der Taktrate.
- Das Beachten der Clock Skew ist wichtig um Hold Zeiten einzuhalten
- Holdzeit Anforderungen von FFs sind im allgemeinen sehr gering (0-1nS)

Zeitparameter gebräuchlicher Flip Flops



	74F74	74ALS74	74HCT74
Setup Zeit D Eingang	3 nS	4.5 nS	12 ns
Hold Zeit D Eingang	1 nS	0 nS	3 ns
Propagation delay CLK zu Q	8 nS	15 nS	18 nS
Stromverbrauch	10.5 mA (Für IC mit 2 FFs)	2.4 mA (Für IC mit 2 FFs)	4 uA (Für IC mit 2 FFs)

Datenblattauszug des 74HCT74 FF



AC CHARACTERISTICS FOR 74HCT

GND = 0 V; $t_r = t_f = 6 \text{ ns}$; $C_L = 50 \text{ pF}$

		3 6		1	Ր _{amb} (∘	C)			9.	TES	CONDITIONS
CVMDOL	DADAMETER	74HCT						25			
SYMBOL	PARAMETER	+25			-40 to +85		-40 to +125		UNIT	V _{CC} (V)	WAVEFORMS
		min.	typ.	max.	min.	max.	min.	max.		(*)	
t _{PHL} / t _{PLH}	propagation delay nCP to nQ, nQ		18	35	60	44		53	ns	4.5	Fig.6
t _{PHL} / t _{PLH}	propagation delay nS _D to nQ, nQ		23	40		50		60	ns	4.5	Fig.7
t _{PHL} / t _{PLH}	propagation delay nR _D to nQ, nQ		24	40		50		60	ns	4.5	Fig.7
t _{THL} /t _{TLH}	output transition time		7	15		19		22	ns	4.5	Fig.6
t _W	clock pulse width HIGH or LOW	18	9	8 (8	23		27		ns	4.5	Fig.6
t _W	set or reset pulse width LOW	16	9		20		24		ns	4.5	Fig.7
t _{rem}	removal time set or reset	6	31		8		9		ns	4.5	Fig.7
t _{su}	set-up time nD to nCP	12	5		15		18		ns	4.5	Fig.6
ħ	hold time nCP to nD	3	-3		3		3		ns	4.5	Fig.6
f _{max}	maximum clock pulse frequency	27	54		22		18		MHz	4.5	Fig.6

Datenblattauszug des Altera Cyclone IV Devices



one example of timing values for FFs close to IO-ports

Source: Cyclone IV Device Handbook, volume-1, chapter-8

Table 8–8. AS Configuration Time for Cyclone IV Devices (1)


Symbol	Parameter	Cyclone IV E	Cyclone IV GX	Unit
t _{SU}	Setup time	10	8	ns
t _H	Hold time	0	0	ns
tco	Clock-to-output time	4	4	ns

Note to Table 8-8:

(1) For the AS configuration timing diagram, refer to the Serial Configuration (EPCS) Devices Datasheet.

Messung von Metastabilem Verhalten






Q Ausgang eines FF während Metastabilität (Mehrere Taktzyklen mit einem Speicheroszilloscope aufgenommen)

Metastabilität



Verhalten von Flip Flops wenn Setup & Hold Zeiten verletzt werden





Je <u>länger</u> die Verzögerungszeit durch das Flip-Flop desto <u>kritischer</u> das Metastabile Verhalten

In welchen Fällen kommt Metastabilität vor



Tritt ein wenn die Setup oder Hold Zeiten verletzt werden


- Wenn die maximal mögliche Taktfrequenz überschritten wurde, oder wenn zu viel Clock Skew vorliegt.
- Wenn zwei synchrone Systeme mit unterschiedlicher Taktfrequenz gemeinsame Schnittstellen haben.
- Wenn das Eingangssignal von einer Asynchronen Quelle stammt (zum Beispiel Tastatur, mechanische- optische Sensoren)


Wie kann man Metastabilität vermeiden



- Schaltungen so dimensionieren, dass Setup & Hold Zeiten eingehalten werden.
- Nur Synchrone Systeme konstruieren (wenige unterschiedliche Takte verwenden).
- Falls asynchrone Schnittstellen unvermeidbar sind, Synchronisierschaltungen einsetzen.


Systeme mit unterschiedlichen Taktsignalen (Achtung Gefahr)








Asynchrone Signalquelle



Synchrones System


Synchronisierschaltung













Funktion der Synchronisierschaltung






RTL View of Example Design





Bedienung des Timing Analysers






	Fmax	Restricted Fmax	Clock Name	Note
1	282.57 MHz	250.0 MHz	CLOCK_50	limit due to minimum period restriction (max I/O toggle rate
2	364.83 MHz	364.83 MHz	modulo_divider:clock_divider count[1]	


Datasheet Report: Fmax Summary






Datasheet Report: Clock to Output






Datasheet Report: Setup and Hold Times







Setzen von Constraints(1)





Setzen von Constraints(2)





Vorher editierte SDC erstellen (top_tx_serial.out.sdc)

SDC Datei zusammen mit VHDL Dateien ins Design einfügen

