

UNIVERSITAT POLITÈCNICA DE CATALUNYA



Ramon Canal

Q1 2020/2021



CATALUNYA DE JNIVERSITAT

Professor

- Teoria, problemes i laboratori
 - Ramon Canal
 - Despatx: C6-107
 - Email: rcanal@ac.upc.edu
 - Consultes:

https://meet.google.com/vry-rkvw-buu

- Dt. 12-13
- Dj. 18-19
- Hores convingudes



Organització assignatura

- NO hi ha classes presencials ni on-line (predefinides)
- Excepcionalment farem sessions de dubtes on-line si via fòrum no podem resoldre-ho.
- La teoria i problemes del curs els farem via Classroom mitjançant vídeos i fòrums pels dubtes.
- El laboratori és autocontingut en l'enunciat. Les entregues estan marcades en el calendari de l'assignatura.
- L'examen parcial i el final són presencials:
 - Parcial: 10/11/2020 08:00 09:30
 - Final: 7/1/2020 15:00 17:00



Documentació assignatura

Documentació teoria/problemes:

- http://classroom.google.com
 - Entrada usuari UPC (xxxx@estudiantat.upc.edu)
 - Informació assignatura
 - Vídeos i transparències teoria

Documentació laboratori:

- http://docencia.ac.upc.edu/FIB/grau/VLSI
 - Col·lecció problemes
 - Documentació laboratori



JNIVERSITAT

Índex

- Estructura en crèdits
- Objectius de l'assignatura
- Temari
- Laboratori
- Bibliografia



Estructura en hores

En anteriors cursos:

- Teoria (2h setmana)
- Problemes (2h quinzenals)
- Laboratori (2h quinzenals)

La dedicació mitjana és de 5-10 hores setmanals.



CATALUNYA DE JNIVERSITAT

Avaluació

• P1 (parcial de l'assignatura)

EF (Examen Final)

L (Nota de laboratori)

$$NF1 = 0.8 * (P1+EF) + 0.2 * L$$

$$NF2 = 0.8 * EF + 0.2 *L$$

NF = MAX(NF1, NF2)

10/11/2020 08:00-09:30 07/01/2021 15:00-17:00



ITÈCNICA DE CATALUNYA

Objectius

- Familiaritzar-se amb les tecnologies VLSI i conèixer les seves possibilitats, limitacions, i àmbits d'aplicació
- Aprendre com són a nivell de transistor les estructures bàsiques dels microprocessadors
- Aprendre les implicacions de la tecnologia en el disseny
- Aprendre a utilitzar eines de disseny de circuits
- Aprendre a dissenyar circuits VLSI de mitjana complexitat



Temari

- 1. Introducció a la tecnologia VLSI
- 2. Etapes del disseny VLSI
 - Introducció
 - Fabricació MOS
 - Regles de disseny
 - CMOS estàtic



Temari

3. Figures de mèrit

- Paràmetres bàsics portes CMOS
- Model de retard de portes CMOS
- Consum estàtic i dinàmic
- Dissipació de calor
- Àrea dels circuits
- Caracterització modular de circuits CMOS



CATALUNYA DE JNIVERSITAT POLITÈCNICA

Temari

- 4. Introducció als HDLs
 - VHDL
 - Verilog
 - Altres



Temari

- Estructures dels microprocessadors Memòries
 - Latchs i registres
 - Memòries MOS: ROM, RAM, Caches
- 6. Estructures dels microprocessadors
 - ALUs
 - Unitats Funcionals



DE CATALU

Temari

7. Disseny Full-Custom

- Super-buffers
- Altres famílies lògiques portes de pas, pseudo nMOS
- Lògica dinàmica Domino, NP, DCVSL, ...
- Generació i distribució del rellotge



CATALUNYA DE JNIVERSITAT

Laboratori

- Pràctiques senzilles de disseny d'un microprocessador
- Disseny d'elements i mòduls
- Integració de components
- Eines: Elektric
- Grups de 2



JNIVERSITAT

Laboratori - Calendari

Sessió	Entrega
1	2/10
2	16/10
3	30/10
4	27/11
5	18/12



CATALUNYA

JNIVERSITAT

Bibliografia bàsica

- Neil H.E. Weste, David Harris; CMOS
 VLSI Design: A circuits and Systems
 Perspective; Editorial Pearson Education
 2005
- Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic; *Digital Integrated Circuits:* A Design Perspective; Editorial Prentice Hall, 2003





UNIVERSITAT POLITÈCNICA DE CATALUNYA



Ramon Canal

Q1 2020/2021

