## VHDL

#### Sinais e Tipos de Dados

Rafael Corsi Ferrão - IMT

rafael.corsi@maua.br
http://www.maua.br

6 de outubro de 2014



#### Conteúdo

Introdução HDL Verilog VHDI

- 1 Introdução HDL
  - Verilog
  - VHDL

- 2 VHDL por exemplo
  - Library
  - Entidade
  - Arquitetura



#### Conteúdo

#### Introdução HDL

Verilog V H D L

- 1 Introdução HDL
  - Verilog
  - VHDL


- 2 VHDL por exemple
  - Library
  - Entidade
  - Arquitetura



#### Introdução HDL

Verilog V H D L

- È uma linguagem para descrever HARDWARE
- tinha o objetivo de possibilitar a documentação de hardwares complexos além de possibilitar suas simulações
  - substituindo assim os famosos schematics
- atualmente as ferramentas permitem implementar diretamente do HDL no dispositivo
- ► HDL permite desenvolver senários de debug/teste





#### HDL Principais linguagens

#### Introdução HDL Verilog

Verilog VHDL VHDL por

exemplo Library Entidade Arquitetura

- ▶ Verilog
- ► VHDL



#### Verilog

#### Introdução HDL

#### Verilog V H D L

- ▶ Desenvolvida como proprietária em 1985, aberta como um padrão em 1990
- ► é a segunda linguagem mais utilizada
  - bastante utilizada nas universidades americanas
- ▶ similar com C
  - o que pode confundir já que estamos habituados com programar processador
- ► fácil erros de implementação



#### Introdução HDL Verilog VHDL

VHDL por exemplo Library Entidade Arquitetura VHSIC (Very High Speed Integrated Circuit) Hardware Description Language

- ► O VHDL foi adotado como linguagem de HDL do exército americano durante a segunda guerra mundial
- começou a ser exigida pelos militares em novos projetos o que deu mais força a linguagem
- atualmente á a linguagem HDL mais utilizada
- strongly typed language (impões uma série de regras e garantias)



#### Introdução HDL Verilog VHDL VHDL por exemplo

Library

Entidade

Arquitetura

```
PREP Benchmark Circuit #1: Data Path
Comments -
               -- Copyright 1993, Data I/O Corporation.
               -- Copyright 1993, Metamor, Inc.
               package typedef is
Package ·
                    subtype byte is bit vector (7 downto 0);
               end:
Use Clause -
               use work.typedef.all;
               entity data path is
                    port (clk,rst,s 1 : in boolean;
                        0, s1 : in bit;
Entity
               d
                        0, d1, d2, d3 : in byte;
                        : out byte);
               end data path;
              architecture behavior of data path is
                   signal reg, shft : byte;
                   signal sel: bit vector(1 downto 0);
               begin
                    process (clk,rst)
                    begin
                       - if rst then
                                                        -- async reset
                               ea <= x"00";
Architecture...
                               hft <= x"00";
                         elsif clk and clk'event then -- define a clock
               8
                              el <= s0 & s1:
                               case sel is
                                                    -- mux function
                                    when b"00" => req <= d0;
Process
                                    when b"10" => req <= d1;
Statements
                                    when b"01" => reg <= d2;
                                    when b"11" => req <= d3;
                              end case;
                                                        -- conditional shift
                               if s 1 then
Sequential
                                    hft <= shft(6 downto 0) & shft (7);
Statements
                               9100
                                    shft <= rea;
                              end if:
                         end if;
                   end process;
                     <= shft;
               end behavior;
```



#### Conteúdo

#### Introdução HDL

Verilog VHDL

## VHDL por exemplo

Library Entidade Arquitetura

- 1 Introdução HDL
  - Verilog
  - VHDL

- 2 VHDL por exemplo
  - Library
  - Entidade
  - Arquitetura



Introdução HDL

Verilog VHDL

#### VHDL por exemplo

Library Entidade

Arquitetura

## Partes principais de um projeto

#### Library Definição

Introdução HDL Verilog VHDL

VHDL por exemplo Library

Entidade Arquitetura

### Definição

As bibliotecas são pacotes que definem os tipos de dado e suas operações.



#### Definição

As bibliotecas são pacotes que definem os tipos de dado e suas operações.

- ▶ Os principais tipos de dados são definidos em uma norma : ieee 1164
- ▶ Os dois tipos mais usuais da 1164 são :
  - ▶ std logic
  - ▶ std logic vector



exemplo
Library
Entidade
Arquitetura

O tipo std\_logic define nove possíveis diferentes valores, sendo eles:

► ('U', 'X', '0', '1', 'Z', 'W', 'L', 'H', '-')

Porém nem todos são sintetizáveis (que podem ser efetivamente implementados em uma FPGA/ASIC), os sintetizáveis são:

► ('0', '1')

a <= '0'; c <= '1'; b <= c:

► em alguns casos ('Z')

Exemplo de uso:

```
signal a : std_logic;
signal b : std_logic;
signal c : std_logic;
```



VHDL por exemplo Library Entidade Arquitetura

Um vetor em VHDL (std\_logic\_vector) é definido por uma coleção de elementos de std\_logic.

Vamos considerar um exemplo de um vetor com 8 posições :

```
signal a : std_logic_vector(7 downto 0);
signal b : std_logic_vector(0 to 7);
signal c : std_logic_vector(9 downto 2);
```

Todas as declarações do exemplo possuem 8 valores e são interpretadas pelo sintetizador da mesma maneira salvo o modo de como acessar seus index.

## Introdução HDL

Verilog V H D L

VHDL por exemplo Library

Library Entidade Arquitetura

```
a(3 downto 0) <= ('0','0','0','1'); -- Conjunto de std_logic
b(0 to 3) <= "1000"; -- Binario
c(5 downto 2) <= X"1"; -- Hexadecimal</pre>
```

Se por algum motivo quisermos fazer com que todos os valores do vetor sejam 0, temos algumas soluções:

```
-- nada bom
a(7 downto 0) <= ('0','0','0','0','0','0','0','0');
-- melhor
a <= "0000_0000";
-- quase la
a(7 downto 0) <= x"00";
-- agora sim
a(7 downto 0) <= (others => '0');
```



Para carregarmos a biblioteca no projeto basta incluir:

```
library ieee;
use ieee_std_logic_1164.all
```

Com isso podemos usar os tipos std\_logic e std\_logic\_vector Algumas operações que são possíveis com esses tipos :

- and
- or
- xor



#### Entity Definição

Introdução HDL Verilog VHDI

VHDL por exemplo Library

Entidade Arquitetura

## Definição

é o bloco mais simples de um projeto, na entidade defini-se as interfaces do projeto, declarando seus tipos e suas direções.



VHDL por exemplo Library Entidade Arquitetura

## Definição

é o bloco mais simples de um projeto, na entidade defini-se as interfaces do projeto, declarando seus tipos e suas direções.

Cada entidade é composta por:

- 1. O nome da entidade;
- 2. os nomes das portas;
- 3. as direções (entrada, saída, entrada-saída);
- 4. e os tipos (vetor, inteiro, natural, ...);
- 5. genéricos



As possíveis direções para as portas são:

- ▶ in : Entrada
- out : Saída
- inout : Tanto entrada quanto saída, utilizada no normalmente no acesso á memória
- buffer : Permite a leitura da saída

A nomenclatura das portas deve respeitar algumas regras tais como:

- não começar com números: 12bis
- deve ser diferente de palavras exclusivas: in, entity, ...



```
Introdução HDL
Verilog
VHDL
```

VHDL por ex emplo Library

```
Entidade
Arguitetura
```

```
ENTITY exemplo1 IS
GENETIC (
    Freq : natural := 100; --MHz
    Teste: std_logic
);
PORT (
    clk : IN std_logic;
    rdy : IN std_logic;
    addr
        : OUT
                  std_logic_vector(4 downto 0);
    dado
          : INOUT std_logic_vector(3 downto 0)
);
END exemplo1;
```



ENTITY teste IS

```
Verilog
VHDL
```

Introdução HDL

VHDL por exemplo Library

Entidade Arquitetus

Arquitetura

```
Note que uma porta que é declarada como saída não pode ser acessada como entrada:
```

```
PORT (
    in0 : IN STD_LOGIC;
    dout : OUT STD_LOGIC
);
END teste;
...
dout <= '1';
in0 <= dout; -- nao e permitido</pre>
```

Também não podemos associar diretamente uma entrada a uma saída:

dout <= in0




Rafael Corsi Ferrão - IMT VHDL 19/26

ex emplo Library

Entidade Arquitetur

Arquitetura

Vamos gerar a entidade de um mux:






#### Verilog V H D L

Introdução HDL

VHDL por exemplo Library

Entidade Arquitetura Vamos gerar a entidade de um mux:



```
ENTITY mux IS
```

inO

: IN STD\_LOGIC; : IN STD\_LOGIC;

in1 in2 addr

STD\_LOGIC;
STD\_LOGIC\_VECTOR(1 DOWNTO 0);

addr : IN STD\_LOGIC dout : OUT STD\_LOGIC

IN

);


END mux;



#### Entity Flip-Flop tipo D

Verilog VHDL VHDL por exemplo Library Entidade Arquitetura

Introdução HDL



Vamos gerar a entidade de um flip-flop




Rafael Corsi Ferrão - IMT VHDL 21/26

#### Entity Flip-Flop tipo D

Verilog VHDL VHDL por exemplo Library Entidade Arquitetura

Introdução HDL



#### Vamos gerar a entidade de um flip-flop

```
ENTITY FlipFlop IS
PORT (
    D
         : IN
              STD_LOGIC_VECTOR(2 DOWNTO 0);
    Set
         : IN
              STD_LOGIC;
    Rst
         : IN
              STD_LOGIC;
    Clk
         : IN
              STD_LOGIC:
         : OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
    0
    Qn
         : OUT STD_LOGIC_VECTOR(2 DOWNTO 0)
);
```



FlipFlop;

# Entity Generics Além de portas, podemos definir valores genéricos, que são

```
exemplo
Library
Entidade
Arquitetura
```

Introdução HDL

Verilog V H D I

VHDL por

similares aos #defines em c, ou seja, só é utilizado em tempo de compilação.

ENTITY FlipFlop IS
GENERIC

```
DataSize = 3
);
PORT (
    D : IN S
```

Set

R.st.

Clk

: IN

: IN STD\_LOGIC\_VECTOR(DataSize-1 DOWNTO 0);
: IN STD\_LOGIC;
: IN STD\_LOGIC;

STD\_LOGIC:

Q : OUT STD\_LOGIC\_VECTOR(DataSize-1 DOWNTO 0);
Qn : OUT STD\_LOGIC\_VECTOR(DataSize-1 DOWNTO 0)
);
END FlipFlop;

A utilização de genéricos é importante para a criação de entidades mais flexíveis e de fácil configuração e reutilização.



```
Introdução HDL
Verilog
VHDL
```

VHDL por exemplo Library

Entidade Arguitetura

```
ENTITY BlinkLed IS
GENERIC (
    FrequenciaClk = 10 -- MHZ
);
PORT (
    Clk
         : IN std_LOGIC;
    Led
        : Out STD_LOGIC
);
```

Detalhes do VHDL:

END BlinkLed;

- ▶ não é "case-sensitive"
- ; indicando fim de linha
- a última definição não possui ;



#### Architecture Definição

Introdução HDL Verilog VHDL

VHDL por exemplo Library Entidade Arquitetura

## Definição

A descrição da implementação interna de uma entidade é chamada de *architecture*, onde defini-se as relações entre entradas e saídas de uma determinada entidade.



VHDL por exemplo Library Entidade Arquitetura

#### Definição

A descrição da implementação interna de uma entidade é chamada de *architecture*, onde defini-se as relações entre entradas e saídas de uma determinada entidade.

Cada arquitetura possui:

- 1. O nome da arquitetura;
- 2. Os registradores internos;
- 3. As ligações entre as entidades;
- 4. O comportamento da entidade;




Verilog VHDL VHDL por

ex emplo Library Entidade

Arquitetura

Vamos gerar agora a arquitetura do mux:






#### Architecture Arch mux

Introdução HDL Verilog VHDI

VHDL por exemplo Library Entidade Arquitetura Vamos gerar agora a arquitetura do mux:



ARCHITECTURE bhv OF mux IS begin

end bhv;



#### **VHDL MUX**

```
LIBRARY ieee;
Introdução HDL
Verilog
                use ieee_std_logic_1164.all;
VHDL
VHDL por
                ENTITY mux IS
ex emplo
                PORT (
Library
Entidade
                     in0
                         : IN STD_LOGIC;
Arquitetura
                           : IN
                                 STD LOGIC:
                     in1
                     in2
                           : IN STD_LOGIC;
                          : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
                    addr
                    dout : OUT STD_LOGIC
                );
                END mux;
                ARCHITECTURE bby OF mux IS
                begin
                 WITH addr SELECT
                            <= in0 WHEN X"00",
                      dout
                               in1 WHEN X"01",
                               in 2 WHEN OTHERS:
                end bhv;
```

