VHDL Componentes & IP CORES



rafael.corsi@maua.br
http://www.maua.br

21 de outubro de 2014



Conteúdo

Hierar quia Componente

IP CORES

1 Hierarquia

2 Componente



Conteúdo

Componente IP CORES

Hierar quia

1 Hierarquia


2 Componente



Estilo de projeto: Hierarquico vs Plano

Hierar quia

Componente





Componente IP CORES

Definição

Uma única entidade define todo o projeto.

- ▶ o projeto consiste num único arquivo
- ▶ difícil manutenção e desenvolvimento
- ▶ a reutilização de códigos fica comprometida
- a ferramenta de síntese pode ter dificuldade para otimizar
- grandes projetos v\u00e3o necessitar maiores tempos de processamento



Rafael Corsi Ferrão - IMT VHDL 5/27

Componente IP CORES

Definição

A descrição é composta por diversos blocos, sendo um definido como o de maior prioridade.

- ▶ o projeto consiste em diversos arquivos
- ► fácil manutenção e desenvolvimento
- ► favorece a reutilização de códigos
- ▶ a ferramenta de síntese possui mais facilidade para otimizar pequenos blocos
- ▶ o tempo de processamento é reduzido consideravelmente



${\sf Conteúdo}$

Hierar quia

Componente

IP CORES

1 Hierarqu

2 Componente



Componente IP CORES

Definição

Um componente é uma entidade empregada na arquitetura de outra entidade.

- ► A utilização de componentes é semelhante a conexão de Cls em um projeto de esquemático
- um projeto pode ter n componentes
- um componente pode ser formado por outros componentes



Rafael Corsi Ferrão - IMT VHDL 8/27

Componente IP CORES

Para a utilização de um componente é preciso primeiramente realizarmos sua declaração, para então mapearmos as portas. A declaração das portas e genéricos do componente é a mesma da entidade.

```
COMPONENT nome_componente
GENERIC(
  n : tipo := valor
);
PORT(
  sinal_a : tipo ;
  sinal_b : tipo
);
```

A declaração do componente pode ser feita no corpo da arquitetura (antes do begin) ou em pacotes.



Componente IP CORES

Para usarmos um componente, precisamos agora mapear seus generics, entras e saídas para portas ou sinais da entidade que estamos trabalhando.

Esse mapeamento acontece dentro da região de descrição (após o begin),

```
rotulo : nome_componente
GENERIC map(
  n => Valor
);
PORT MAP(
  sinal_a => a;
  sinal_b => b
);
```

Note que usamos o sinal => no mapeamento, isso significa que a porta sinal_a é mapeada para o sinal a.



Componente IP CORES

Existe outra método de mapeamento que não demonstra explicitamente as portas que estão sendo mapeadas.

```
rotulo : nome_componente
GENERIC map(Valor);
PORT MAP( a, b);
```

Essa forma aparentemente mais simples possui certas dificuldades no uso:

- ▶ a ordem do mapeamento é importante,
- ► não fica claro na hora do mapeamento quais portas estamos mapeando



Componente IP CORES

- ▶ todas as portas de um componente devem ser mapeadas
- caso uma porta de saída não seja usada, deve-se usar a palavra reservada OPEN em seu mapeamento
- para cada porta de um componente devemos associar um sinal, uma porta de saída ou uma porta de entrada
- genéricos não precisão necessariamente serem mapeados desde que possuam um valor inicial



Componente IP CORES

- sabemos que ao lidarmos com botões existe o ressalto (bounce) até a estabilização do nível de sinal.
- precisamos criar uma entidade capaz de realizar o debounce para evitarmos o erro na leitura desses sinais.
- o debounce pode aparecer diversas vezes no projeto e também vai ser comum o seu uso em outros projetos. Vamos projetar um debounce que pode ser reutilizado.

Passos:

- 1. Criar uma entidade mais genérica possível para realizar o debounce
 - 2. usar essa entidade como um componente de outra entidade



Rafael Corsi Ferrão - IMT VHDL 13/27

```
entity debounce is
Hierar quia
              generic(
Componente
                  fclk : natural := 100_000_000; -- frequencia do clk (hz)
IP CORES
                  tdb : natural := 10 -- debounce time (ms)
              );
              port(
                  clk : in STD_LOGIC; -- clk
                  btn_in : in STD_LOGIC; -- sinal para ser tratado
                  btn_out : out STD_LOGIC -- sinal tratado
              );
              end debounce;
              ARCHITECTURE rtl OF debounce IS
              BEGIN
                  -- somente para ilustrar,
                  -- o sinal aqui nao e tratado
```



btn_out <= btn_in;

END rtl;

Debounce

Passo a - criação da entidade

Debounce Passo b - uso da entidade

Hierar quia

Componente IP CORES

```
entity top is
generic(
    fclk : natural := 100_000_000 -- frequencia do clk (Mhz)
);
port (
    clk
        : in STD_LOGIC;
    sw : in STD_LOGIC_VECTOR(15 DOWNTO 0);
    led : out STD LOGIC VECTOR(15 DOWNTO 0)
);
end top;
ARCHITECTURE rt1 OF top IS
    -- Declaramos aqui a utilização do componente
    COMPONENT debounce is
        generic(
            fclk : natural := 100_000_000; -- frequencia do clk (Hz)
            tdb : natural := 10 -- debounce time (ms)
        );
        port (
            clk
                : in STD LOGIC:
            btn_in : in STD_LOGIC;
            btn out : out STD LOGIC
        );
        end COMPONENT;
    -- sinal para mapearmos o sinal tratado
    signal btn : std_logic;
```



```
Hierarquia

Componente
```

```
IP CORES
```

-- inicio

```
BEGIN
   -- Aqui mapeamos o compomente
   u1 : debounce
            GENERIC MAP(
                fclk => fclk,
                tdb => 10
            PORT MAP(
                clk => clk,
                btn_in => sw(0),
                btn_out => btn
            );
   led(15 downto 1) <= (others => '0');
   led(0) <= btn;
END rtl;
```

Componente IP CORES

Poderíamos omitir o genérico :

Ou modificarmos somente uma das configurações :



Componente

IP CORES


O mapeamento omitindo os nomes das portas ficaria :

```
u1 : debounce
PORT MAP(clk, sw(0), btn);
```

Se não fossemos utilizar a porta de saída, tempo que dizer que ela não está conectada:




Componente





Componente IP CORES

Precisamos indicar no SW Vivado qual entidade é a de mais alta hierarquia, essa entidade é chamada normalmente de **Top Level**:





Conteúdo

Component e

Hierar quia

IP CORES

1 Hierarqui

2 Componente



IPCORE

Hierar quia

Componente

IP CORES

Definição

IP CORE (Intellectual Property Core) é um termo utilizado para descrever um bloco lógico que pode ser reutilizável em outros projetos.

IP Cores servem para facilitar o desenvolvimento de um projeto, evitando que o desenvolvedor tenha que projetar todas as partes de um projeto. Exemplos de IP CORE:

- ▶ Controlador USB
- Controlador de memória
- ► VGA/HDMI
- ► Soft microprocessador



Componente

IP CORES

Platforms and Solutions

New IP Cores

- UltraScale Integrated 100G Ethernet MAC/PCS
- UltraScale Interlaken
- . AXI PCI Express (PCIe) Gen 3
- IBERT for UltraScale GTY Transceivers

Most Requested IP Products

- Memory Interfacing
- Ethernet
- DSP
- · Aurora Technology
- Forward Error Correction Solutions
- MicroBlaze™
- EDK Supported IP
- Architecture Wizards
- Video IP
- PCI-Express®
- PCI Express DMA Back-End Core (NWL)



IP podem ser pagos ou gratuitos, em seguida alguns sites que podem ajudar na escolha de um core:

- http://www.xilinx.com/products/ intellectual-property/: IP cores específicos Xilinx
- ► http://opencores.org/ : site que agrega IP cores opensource



Componente

IP CORES

IP podem ser pagos ou gratuitos, em seguida alguns sites que podem ajudar na escolha de um core:

- http://www.xilinx.com/products/ intellectual-property/: IP cores específicos Xilinx
- ► http://opencores.org/ : site que agrega IP cores opensource




USO

Hierarquia

Componente IP CORES

O IP core é geralmente fornecido com um datasheet (similar a um CI) e o seu uso se dá mapeando-o no projeto como um componente.

Um IP CORE pode ser formado por um conjunto de entidades.





Componente

IP CORES

Interface gráfica de configuração

