FLUXO DE DESENVOLVIMENTO - FPGA WorkFlow FPGA

22 de setembro de 2015

Rafael Corsi Ferrão - IMT

rafael.corsi@maua.br
http://www.maua.br




CONTEÚDO

- 1. Work Flow FPGA
- 1.1 Requisitos e arquitetura
- 1.2 Síntese
- 1.3 Place & Route
- 2. Gravação
- 3. Vivado
- 3.1 Introdução

CONTEÚDO

- 1. Work Flow FPGA
- 1.1 Requisitos e arquitetura
- 1.2 Síntese
- 1.3 Place & Route
- 2. Gravação
- Vivado
- 3.1 Introdução

FLUXO DE DESENVOLVIMENTO




REQUISITOS E ARQUITETURA

Define o escopo do projeto, as tecnologias utilizadas e a solução proposta

É a etapa mais importante de um projeto digital, onde é definido a solução adotada para o problema (em um nível hierárquico alto), seus diagramas de blocos, especificações e modos de operação.

NÍVEIS DE ABSTRAÇÃO



SÍNTESE

Definição

É o processo de interpretação do HDL em elementos lógicos e implementáveis.

Diferentes abordagens podem ser tomadas para a mesma descrição, portanto é importante a verificação funcional do projeto nessa etapa. É aqui também verifica-se por erros de sintaxe. O interpretador irá mapear a lógica descrita no HDL em registradores, máquinas de estado, ALUs Será associado ao arquivo gerado (netlist) as características de tempo dos componentes.

7

SÍNTESE

descrição VHDL

```
ENTITY Moma IS


PORT (a, b : IN INTEGER RANGE 7 DOWNTO 0;


c : OUT INTEGER RANGE 7 DOWNTO 0);
END acoma;

ARCHITECTURE tests OF soma IS

BEGIN

a-bb;
END tests;
```





INSTANCIAÇÃO VS INFERÊNCIAÇÃO

Instanciação

Instanciação é o processo de implementar funcionalidades pré definidas, é uma escolha direta do desenvolvedor

Torna o design mais otimizado porém menos portátil (entre famílias e fabricantes)

Inferênciação

Inferênciação é o processo de síntese que com base no HDL aloca funcionalidades pré definidas, não é uma escolha direta do desenvolvedor


Torna o design mais portátil, já que permite que a ferramenta instancie as funcionalidades.

OTIMIZAÇÕES

As seguintes otimizações podem ser escolhidas no processo de sintetização:

- Área: otimiza-se o design para a utilização da menor quantidade de elementos lógicos, tornando a frequência máxima de operação menor.
- ► Tempo : Otimiza-se o design para uma maior frequência, o que torna o design maior em termos de células lógicas
- Potência: O design é otimizado para o menor consumo energético

SÍNTESE -> MATLAB



PLACE & ROUTE

Definição

É o processo que decide onde será alocado as portas lógicas e registradores interpretadas pela etapa de síntese.

Etapa importante do fluxo de desenvolvimento onde a ferramenta decidirá pelo melhor local para mapear as lógicas, problemas referente a propagação de sinais são levados em conta. Essa etapa gera um arquivo chamado de Netlist

CONTEÚDO

- 1. Work Flow FPGA
- 1.1 Requisitos e arquitetura
- 1.2 Síntese
- 1.3 Place & Route


2. Gravação

- 3. Vivado
- 3.1 Introdução

A forma mais comum para gravação de FPGAs é pelo o padrão Joint Test Action Group (JTAG). Duas formas de gravação são utilizadas:


- FPGA: Grava-se diretamente a FPGA (SRAM), processo rápido porém perde-se a gravação com a ausência de energia elétrica
- Memória Flash : Grava-se o Netlist na memória que é carregado na FPGA durante sua inicialização

INICIALIZAÇÃO - MEMÓRIA



SRAM FPGA

FPGAs do tipo SRAM podem ser visualizadas como um grande shit-register:



CONTEÚDO

- 1. Work Flow FPGA
- 1.1 Requisitos e arquitetura
- 1.2 Síntese
- 1.3 Place & Route
- 2. Gravação
- 3. Vivado
- 3.1 Introdução

XILINX VIVADO

- Software usado para a programação e desenvolvimento em FPGAs Xilinx
 - http://www.xilinx.com/products/design-tools/ vivado/index.htm
- ▶ funciona só para novas famílias de FPGA Xilinx (7 >=)
- possui ambiente de simulação integrado
- versão gratuita (WebPACK)
- ► Linux e Windows

TUTORIAIS

A Xilinx disponibiliza vários tutoriais para sua ferramenta :

▶ http://www.xilinx.com/training/vivado/index.htm

TIPOS DE ARQUIVO

- .vhd : Arquivos VHDL
- XDC (Xilinx Design Constrains): Arquivos de configuração da FPGA e da ferramenta, possui os mapeamentos paras os pinos, tipos de sinais, e configurações de clk,
- ► SDC (Synopsys Design Constrains) : Similar ao .xdc

XDC

```
6## Clock signal
 7 #Bank = 35, Pin name = IO L12P T1 MRCC 35,
                                                              Sch name = CLK100MHZ
 8 set property PACKAGE PIN E3 [get ports CLK]
      set property IOSTANDARD LVCMOS33 [get ports CLK]
      create clock -add -name sys clk pin -period 10.00 -waveform {0 5} [get ports CLK]
10
11
12## Switches
13 #Bank = 34, Pin name = IO L21P T3 DQS 34,
                                                               Sch name = SW0
14 set property PACKAGE PIN U9 [get ports {SW[0]}]
15
      set property IOSTANDARD LVCMOS33 [get ports {SW[0]}]
16 #Bank = 34. Pin name = IO 25 34.
                                                               Sch name = SW1
17 set property PACKAGE PIN U8 [get ports {SW[1]}]
18
      set property IOSTANDARD LVCMOS33 [get ports {SW[1]}]
19 #Bank = 34, Pin name = IO L23P T3 34,
                                                               Sch name = SW2
20 set property PACKAGE PIN R7 [get ports {SW[2]}]
21
      set property IOSTANDARD LVCMOS33 [get ports {SW[2]}]
22 #Bank = 34, Pin name = IO L19P T3 34,
                                                               Sch name = SW3
23 set property PACKAGE PIN R6 [get ports {SW[3]}]
24
      set property IOSTANDARD LVCMOS33 [qet ports {SW[3]}]
25 #Bank = 34. Pin name = IO L19N T3 VREF 34.
                                                               Sch name = SW4
26 set property PACKAGE PIN R5 [get ports {SW[4]}]
      set property IOSTANDARD LVCMOS33 [get ports {SW[4]}]
27
28 #Bank = 34, Pin name = IO L20P T3 34,
                                                               Sch name = SW5
29 set property PACKAGE PIN V7 [get ports {SW[5]}]
30
      set property IOSTANDARD LVCMOS33 [get ports {SW[5]}]
31 #Bank = 34, Pin name = IO L20N T3 34,
                                                               Sch name = SW6
32 set property PACKAGE PIN V6 [get ports {SW[6]}]
      set property IOSTANDARD LVCMOS33 [get ports {SW[6]}]
33
```