VHDL

Sinais e Tipos de Dados

Rafael Corsi Ferrão - IMT

rafael.corsi@maua.br
http://www.maua.br

7 de outubro de 2014



${\sf Conteúdo}$

objetos leee Library

Classe de

1 Classe de objetos



Conteúdo

objetos leee Library

Classe de

1 Classe de objetos



Constantes

Classe de objetos

leee Library

Definição

Contantes é um objeto com um valor estático.

Exemplo:

constant nome_a : tipo_x := valor_inicial



Sinais

Classe de objetos

leee Library

Definição

Sinais são utilizados para a ligação interna de uma entidade, não possuem definição de direção

Sinais são análogos a trilhas em placa de circuito impresso. Utiliza-se para conectar blocos, receber valores de entrada e propagar valores para saídas.



end Behavioral;

Classe de objetos leee Library

Declara-se os sinais entre a definição da arquitetura e o começo da descrição (begin):

```
entity SS_controller is
 port (
       . . . . . . . . .
  );
end SS_controller;
architecture Behavioral of SS controller is
    signal s_SSEG_CA : STD_LOGIC_VECTOR (7 downto 0);
    signal s_SSEG_AN : STD_LOGIC_VECTOR (7 downto 0);
    signal cnt : STD_LOGIC := '1';
begin
 . . . .
```



leee Library

Os sinais podem ser inicializados em qualquer valor (respeitando o padrão ieee) :

```
signal vectora: STD_LOGIC_VECTOR (7 downto 0) := X"0F";
signal vectorb: STD_LOGIC_VECTOR (7 downto 0) := "0101_0101";
signal teste : STD_LOGIC := '1';
```

Um sinal pode receber outro sinal ou uma porta de entrada:

```
vectorb <= vectora;
vectora(1) <= teste;</pre>
```



Outras classes

Classe de objetos

leee Library

Outras classes que vermos futuramente:

- ► FILE
- ► VARIABLE



Conteúdo

objetos leee Library

Classe de

1 Classe de objetos



leee Library

Define-se no padrão std logic 1164 os seguintes tipos (principais):

- ▶ bit : valores ('0', '1');
- bit vector: bit vector (3 downto 0);
- boolean : (false, true);



Rafael Corsi Ferrão - IMT VHDL 10/19 Define-se no padrão std_logic_1164 os seguintes tipos (principais):

- ▶ bit : valores ('0', '1');
- bit_vector : bit_vector (3 downto 0);
- ▶ boolean : (false, true);
- ▶ std logic : ('U','X','0','1','Z','W','L','H','-')
 - ► U : Uninitialized
 - ► X : Forcing unknown
 - ▶ 0 : Forcing 0
 - ▶ 1 : Forcing 1
 - Z : High impedance
 - ► W: Weak unknown
 - ► I : Weak 0
 - ► H: Weak 1
 - ▶ : Don't care



leee Library

As operações definidas em std logic 1164 são:

- ► lógicas:
 - ▶ and, nand, or, nor, xnor, not
- conversões:
 - ► To bit()
 - ► To std logic()
 - ► To bit vector()
 - ► To std logic vector()



Define-se no pacote numeric_std os seguintes tipos (principais):

- ► integer : -2_147_483_647 to 2_147_483_647;
- natural : 0 to integer'HIGH;



leee Library

Define-se no pacote numeric_std os seguintes tipos (principais):

- ► integer : -2_147_483_647 to 2_147_483_647;
- natural : 0 to integer'HIGH;
- real: TYPE real IS RANGE -2_147_483_647.0 TO 2 147 483 647.0;



12/19

Define-se no pacote numeric_std os seguintes tipos (principais):

- ► integer : -2_147_483_647 to 2_147_483_647;
- natural : 0 to integer'HIGH;
- ► real: TYPE real IS RANGE -2_147_483_647.0 TO 2_147_483_647.0;
- ► UNSIGNED : Não possui definição de sinal, todos os bits são usados para armazenar o valor do dado;
- ► SIGNED : Possui definição de sinal (positivo,negativo), o MSb é usado para esse fim.



Bits	Unsigned Value	Signed Value
011	3	3
010	2	2
001	1	1
000	0	0
111	7	-1
110	6	-2
101	5	-3
100	4	-4



leee Library

No caso dos números inteiros, reais e naturais podemos limitar os seus tamanhos :

```
signal <integer_name> : integer range <low> to <high>;
signal <natural_name> : natural range <low> to <high>;
signal <real_name> : real range <low> to <high>;
```

Exemplo de utilização :

```
signal cnt1: integer range -2 to 2; -- 2 bits
-- + 1bit para o sinal
signal cnt2: natural range 0 to 16; -- 4 bits
signal cnt3: integer range 0.0 to 1000.0; -- ???
```



leee Library

Podemos criar vetores com os tipos UNSIGNED e SIGNED

```
signal <unsigned_name> : UNSIGNED( <low> to <high> )
signal <signed_name> : SIGNED ( <low> to <high> )
```

Exemplo de utilização :

```
signal rs_SUM_RESULT : signed(4 downto 0) := (others => '0');
signal ru_SUM_RESULT : unsigned(4 downto 0) := (others => '0');
```



Os seguintes tipos não são sintetizáveis, ou seja, não podem ser implementando numa FPGA/ASIC e sevem puramente em ambientes simulados:

- ► REAL : Devido a complexidade de implementação
- ► TIME : Intervalo de tempo



leee Library

As principais operações definidas em numeric_std são:


- ▶ + : soma
- ▶ : subtração
- * : multiplicação
- ▶ / : divisão
- ▶ shift left : rotaciona para esquerda
- ► shifit right : rotaciona para direita

Verificar o arquivo Material de Apoio/VHDL/numeric_std.tex para todas as possibilidades



Conversões

Classe de objetos





leee Library

Exemplo de conversão de dados :

```
signal ex1 : SIGNED(3 downto 0);
signal ex2 : STD_LOGIC_VECTOR(3 downto 0);
signal ex3 : INTEGER RANGE 0 to 7;

begin
  ex2 <= STD_LOGIC_VECTOR(ex1);
  ex3 <= to_integer(SIGNED(ex2));
  ex1 <= to_unsigned(i, 4);
end bhv;</pre>
```

- ▶ Porque eu não posso converter de STD_LOGIC_VECTOR para INTEGER direto ?
- ► Note que devemos dizer o tamanho do vetor na conversão de Inteiro para -> UNSIGNED/ SIGNED

