Fluxo de desenvolvimento - FPGA WorkFlow FPGA



Rafael Corsi Ferrão - IMT

rafael.corsi@maua.br
http://www.maua.br

6 de outubro de 2014

Conteúdo

Work Flow

Requisitos e arquitetura Síntese Place & Route

Gravação

Vivado

- 1 Work Flow FPGA
 - Requisitos e arquitetura
 - Síntese
 - Place & Route
- 2 Gravação
- 3 Vivado
 - Introdução



Conteúdo

Work Flow FPGA Requisitos e

requisitos e arquitetura Síntese Place & Route

Gravação

Vivado

- 1 Work Flow FPGA
 - Requisitos e arquitetura
 - Síntese
 - Place & Route
- 2 Gravação
- 3 Vivado
 - Introdução




Fluxo de desenvolvimento

Work Flow FPGA

Requisitos e arquitetura Síntese Place & Route

Gravação

Vivado





Requisitos e arquitetura

Work Flow FPGA Requisitos e arquitetura Sintese

Place & Route Gravação

Vivado Introdução Define o escopo do projeto, as tecnologias utilizadas e a solução proposta

É a etapa mais importante de um projeto digital, onde é definido a solução adotada para o problema (em um nível hierárquico alto), seus diagramas de blocos, especificações e modos de operação.



Níveis de abstração

FPGA


Requisitos e arquitetura

Síntese
Place & Route

Work Flow

Gravação

Vivado Introdução





Grá

em Y

Work Flow

Requisitos e arquitetura Síntese Place & Route

Gravação

Vivado Introdução

Definição

É o processo de interpretação do HDL em elementos lógicos e implementáveis.

Diferentes abordagens podem ser tomadas para a mesma descrição, portanto é importante a verificação funcional do projeto nessa etapa. É aqui também verifica-se por erros de sintaxe.

O interpretador irá mapear a lógica descrita no HDL em registradores, máquinas de estado, ALUs Será associado ao arquivo gerado (netlist) as características de tempo dos componentes.



Work Flow **FPGA**

Requisitos e arquitetura Sintese

Place & Route


Gravação


Vivado

Intro du ção

descrição VHDL

```
ENTITY soma IS
 PORT (a. b : IN INTEGER RANGE 7 DOWNTO 0:
            : OUT INTEGER RANGE 7 DOWNTO 0):
END soma;
ARCHITECTURE teste OF soma IS
 c <= a+b;
END teste:
```







Instanciação vs Inferênciação

Work Flow FPGA Requisitos e arquitetura

Sintese
Place & Route
Gravação

Vivado Introdução

Instanciação

Instanciação é o processo de implementar funcionalidades pré definidas, é uma escolha direta do desenvolvedor

Torna o design mais otimizado porém menos portátil (entre famílias e fabricantes)

Inferênciação

Inferênciação é o processo de síntese que com base no HDL aloca funcionalidades pré definidas, não é uma escolha direta do desenvolvedor

Torna o design mais portátil, já que permite que a ferramenta instancie as funcionalidades.



Otimizações

Work Flow
FPGA
Requisitos e
arquitetura
Sintese
Place & Route

Gravação

Vivado Introdução As seguintes otimizações podem ser escolhidas no processo de sintetização:

- ► Área: otimiza-se o design para a utilização da menor quantidade de elementos lógicos, tornando a frequência máxima de operação menor.
- ► Tempo : Otimiza-se o design para uma maior frequência, o que torna o design maior em termos de células lógicas
- ► Potência : O design é otimizado para o menor consumo energético




Síntese -> Matlab

FPGA
Requisitos e
arquitetura
Sintese

Work Flow

Síntese Place & Route

Gravação Vivado





Place & Route

Work Flow FPGA

Requisitos e arquitetura Síntese Place & Route

Gravação

Vivado Introdução

Definição

É o processo que decide onde será alocado as portas lógicas e registradores interpretadas pela etapa de síntese.

Etapa importante do fluxo de desenvolvimento onde a ferramenta decidirá pelo melhor local para mapear as lógicas, problemas referente a propagação de sinais são levados em conta.

Essa etapa gera um arquivo chamado de Netlist



Conteúdo

Work Flow FPGA Requisitos e

Requisitos e arquitetura Síntese Place & Route

Gravação

Vivado Introdução

- 1 Work Flow FPGA
 - Requisitos e arquitetura
 - Síntese
 - Place & Route
- 2 Gravação
- 3 Vivado
 - Introdução



Gravação

Vivado Introdução A forma mais comum para gravação de FPGAs é pelo o padrão Joint Test Action Group (JTAG). Duas formas de gravação são utilizadas:

- ► FPGA : Grava-se diretamente a FPGA (SRAM), processo rápido porém perde-se a gravação com a ausência de energia elétrica
- ► Memória Flash : Grava-se o Netlist na memória que é carregado na FPGA durante sua inicialização




Inicialização - Memória

Work Flow FPGA Requisitos e

Requisitos e arquitetura Síntese Place & Route

Gravação

Vivado






SRAM FPGA

Work Flow FPGA

Requisitos e arquitetura Síntese Place & Route

Gravação

Vivado Introdução FPGAs do tipo SRAM podem ser visualizadas como um grande shit-register:





Conteúdo

Work Flow FPGA Requisitos e

Requisitos e arquitetura Síntese Place & Route

Gravação

Vivado

- 1 Work Flow FPGA
 - Requisitos e arquitetura
 - Síntese
 - Place & Route
- 2 Gravação
- 3 Vivado
 - Introdução



Xilinx Vivado

Work Flow **FPGA**

Requisitos e arquitetura Sintese Place & Route

Gravação

Vivado

Int roducão

- Software usado para a programação e desenvolvimento em FPGAs Xilinx
 - http://www.xilinx.com/products/design-tools/ vivado/index.htm
- ▶ funciona só para novas famílias de FPGA Xilinx (7 >=)
- possui ambiente de simulação integrado
- versão gratuita (WebPACK)
- Linux e Windows



Tutoriais

Work Flow FPGA Requisitos e

Requisitos e arquitetura Síntese Place & Route

Gravação

Vivado

Int ro du ção

A Xilinx disponibiliza vários tutoriais para sua ferramenta :

► http://www.xilinx.com/training/vivado/index.htm



Tipos de arquivo

Work Flow FPGA

Requisitos e arquitetura Síntese Place & Route

Gravação

Vivado

Introdução

- ▶ .vhd : Arquivos VHDL
- ➤ .XDC (Xilinx Design Constrains) : Arquivos de configuração da FPGA e da ferramenta, possui os mapeamentos paras os pinos, tipos de sinais, e configurações de clk,
- ► SDC (Synopsys Design Constrains) : Similar ao .xdc



XDC

Work Flow

Requisitos e arquitetura Síntese Place & Route

Gravação

Vivado

Introdução

```
6## Clock signal
 7 #Bank = 35, Pin name = IO L12P T1 MRCC 35,
                                                                Sch name = CLK100MHZ
 8 set property PACKAGE PIN E3 [get ports CLK]
      set property IOSTANDARD LVCMOS33 [get ports CLK]
      create clock -add -name sys clk pin -period 10.00 -waveform {0 5} [get ports CLK]
10
12## Switches
13 #Bank = 34, Pin name = IO L21P T3 DQS 34,
                                                                Sch name = SW0
14 set property PACKAGE PIN U9 [get ports {SW[0]}]
      set property IOSTANDARD LVCMOS33 [get ports {SW[0]}]
16 #Bank = 34, Pin name = IO 25 34,
                                                                Sch name = SW1
17 set property PACKAGE PIN U8 [get ports {SN[1]}]
       set property IOSTANDARD LVCMOS33 [get ports {SW[1]}]
18
19 #Bank = 34. Pin name = IO L23P T3 34.
                                                                Sch name = SW2
20 set property PACKAGE PIN R7 [get ports {SN[2]}]
      set property IOSTANDARD LVCMOS33 [get ports {SW[2]}]
22 #Bank = 34. Pin name = IO L19P T3 34.
                                                                Sch name = SW3
23 set property PACKAGE PIN R6 [get ports {SW[3]}]
      set property IOSTANDARD LVCMOS33 [get ports {SW[3]}]
25 #Bank = 34, Pin name = IO L19N T3 VREF 34,
                                                                Sch name = SW4
26 set property PACKAGE PIN R5 [get ports {SW[4]}]
       set property IOSTANDARD LVCMOS33 [get ports {SW[4]}]
28 #Bank = 34, Pin name = IO L20P T3 34,
                                                                Sch name = SW5
29 set property PACKAGE PIN V7 [get ports {SW[5]}]
       set property IOSTANDARD LVCMOS33 [get ports {SW[5]}]
31 #Bank = 34, Pin name = IO L20N T3 34,
                                                                Sch name = SW6
32 set property PACKAGE PIN V6 [get ports {SW[6]}]
33
       set property IOSTANDARD LVCMOS33 [get ports {SW[6]}]
```

