VHDL Circuitos Síncronos

4 de outubro de 2015

Rafael Corsi Ferrão - IMT

rafael.corsi@maua.br
http://www.maua.br



- 1. Conceitos
- 2. Circuitos Síncronos
- 2.1 Flip-Flops e Latchs
- 3. Declaração Latch
- 4. Descrição síncrona
- 5. exemplos

1. Conceitos

- 2. Circuitos Síncronos
- 2.1 Flip-Flops e Latchs
- 3. Declaração Latch
- 4. Descrição síncrona
- 5. exemplos

- Conceitos
- 2. Circuitos Síncronos
- 2.1 Flip-Flops e Latchs
- 3. Declaração Latch
- 4. Descrição síncrona
- 5. exemplos

Definição


Circuitos síncronos são aqueles que utilizam um sinal de sincronismos para trigar sua execução, esse sinais são conhecidos como clock

Em quase toda sua totalidade, projetos digitais são do tipo síncronos. Alguns exemplos:

- Relógio
- filtros digitais
- televisão
- computador
- microprocessador
- **•** . . .

- ► Circuitos síncronos possuem necessariamente em sua formação elementos de memória (flip-flop)
- o clock é o sinal responsável pela sincronização do circuito
- ▶ as mudanças dos estados (variáveis e saídas) ocorrem na transição do clock - borda de subida ou borda de descida.

- Para a sintetização de circuitos síncronos, a ferramenta irá utilizar de elementos de memória como Flip-Flop, memórias RAM e ROM.
- Porém temos que mostrar para o sintetizador que a região descrita deve ser entendida como síncrona.




LATCH VS FLIP-FLOP

Principais diferenças entre Flip-Flop e Latchs são:


- ► Flip-flops são sensíveis a transições, latchs são sensíveis a níveis
- Use preferencialmente em projetos com FPGA os flip-flops;
- Latchs apresentam problema com temporização (veremos mais tarde)

LATCH




E	D	Q	Q_{next}	Q_{next}'
0		0	0	1
0		1	1	0
1	0		0	1
1	1		1	0





Rafael Corsi Ferrão - IMT

FLIP-FLOP




Clk	EN	D	Q	Q_{next}	Q_{next}'
0			0	0	1
0			1	1	0
1			0	0	1
1			1	1	0
	0		0	0	1
	0		1	1	0
4	1	0		0	1
	1	1		1	0

Rafael Corsi Ferrão - IMT


SÍNCRONO CUIDADOS

Nunca deve-se usar uma lógica para gerar o sinal para trigar um clock:



SÍNCRONO CUIDADOS

Porém, deve-se utilizar o circuíto combinacional como enable ou rst para o flip-flop




- 1. Conceitos
- 2. Circuitos Síncronos
- 2.1 Flip-Flops e Latchs
- 3. Declaração Latch
- 4. Descrição síncrona
- 5. exemplos


LATCH

```
ENTITY latch IS
  PORT (
     rst : IN STD_LOGIC; -- entradas
     set : IN STD_LOGIC;
     d : IN STD_LOGIC;
     q : OUT STD_LOGIC
  );
END latch;
ARCHITECTURE bhv OF latch IS
BEGIN
  PROCESS(rst, en, d)
  BEGIN
      IF rst = '0' THEN
      q <= '0';
      ELSIF set = '1' THEN
      q <= d;
      END IF;
  END PROCESS;
END bhv;
```

LATCH RTL



LATCH SÍNTESE



LDCE : Transparent Data Latch with Asynchronous Clear and Gate Enable

- 1. Conceitos
- 2. Circuitos Síncronos
- 2.1 Flip-Flops e Latchs
- 3. Declaração Latch
- 4. Descrição síncrona
- 5. exemplos


Circuitos síncronos em VHDL são implementados em regiões de códigos sequenciais (process).

Uma transição em VHDL pode ser detectada de duas maneiras diferentes :

```
(ck'EVENT and CK = '1') -- Borda de subida
(ck'EVENT and CK = '0') -- Borda de descida
(rising_edge(ck)) -- Borda de subida
(falling_edge(ck)) -- Borda de descida
```


Onde ck é o um sinal/entrada que propaga o clock .

```
entity sincrono is
        Port ( clk : in std_logic;
                rst : in std_logic;
                d : in std_logic;
                q : out std_logic
    end sincrono;
    architecture Behavioral of sincrono is
    begin
        process(clk)
        begin
             if(rising_edge(clk)) then
                 if(rst = '1') then
                     q <= '0';
                 else
                     q \ll d;
                 end if;
             end if;
end process;
Rafael Corsi Ferrão - IMT
```



```
entity sincrono is
   Port ( clk : in std_logic;
           rst : in std_logic;
           d : in std_logic;
           q : out std_logic
end sincrono;
architecture Behavioral of sincrono is
begin
    process(clk, rst)
    begin
            if(rst = '1') then
                q <= '0';
     elsif(clk'EDGE = '1' and clk = '1') then
         q \ll d;
     end if;
   end process;
end Behavioral;
```

RTL REGISTRADOR SENSÍVEL A BORDA DE SUBIDA - RST ASSÍNCRONO



```
entity sincrono is
   Port ( clk : in std_logic;
          rst : in std_logic;
           set : in std_logic;
           d : in std_logic;
          q : out std_logic
end sincrono;
architecture Behavioral of sincrono is
begin
   process(clk, rst)
   begin
            if(rst = '1') then
               q <= '0';
            elsif(set = '1') then
                q <= '1';
     elsif(clk'EDGE = '1' and clk = '1') then
         a \le d:
     end if;
   end process;
end Behavioral:
```

- 1. Conceitos
- 2. Circuitos Síncronos
- 2.1 Flip-Flops e Latchs
- 3. Declaração Latch
- 4. Descrição síncrona
- 5. exemplos


CONTADOR DE 0 A 100

```
entity contador is
   Port ( clk : in std_logic;
          rst : in std_logic;
           d : in std_logic;
          q : out std_logic
end contador;
architecture Behavioral of contador is
    signal cnt : integer range 0 to 100;
begin
    process(clk, rst)
    begin
        if(rst = 11) then
            cnt <= 0:
        elsif(rising_edge(clk)) then
            cnt <= cnt + 1:
        end if:
    end process;
end Behavioral;
```

PISCA LED A CADA 1 SEGUNDO COM CLK DE 100MHZ


```
entity contador_led is
    Port (clk: in std_logic; -- 100Mhz
           rst : in std_logic;
          led : out std logic
end contador_led;
architecture Behavioral of contador_led is
    signal cnt : integer range 0 to 100_000_000 := 0;
    signal led i : std logic := '0':
begin
    process(clk, rst)
    begin
        if(rst = '1') then
            cnt <= 0:
        elsif(rising_edge(clk)) then
            if (cnt = 100_000_000) then
                cnt <= 0:
                led_i <= not led_i;</pre>
            else
                cnt <= cnt + 1:
            end if:
        end if;
    end process;
  led <= led_i;</pre>
end Behavioral:
```

RTL



Rafael Corsi Ferrão - IMT

ESQUEMÁTICO SÍNTESE



Rafael Corsi Ferrão - IMT