VHDL Mamária

Memórias



rafael.corsi@maua.br
http://www.maua.br

5 de novembro de 2014



Conteúdo

Conceit os VHDL

Generalidades

1 Conceitos

2 VHDL



Conteúdo

Conceit os VHDL

Generalidades

1 Conceitos

2 VHDL



Memórias

Ш

Conceit os

Generalidades

Dois tipos distintos de memórias podem ser usados em FPGA:

- ► Memória interna
 - RAM
 - ROM
 - FIFO
- ► Memória externa
 - SRAM
 - ► DDR2, DDR3
 - Flash

No caso de memórias externas em alguns casos, faz-se necessário a utilização de um controlador de memória para gerenciar o acesso atualização, etc. Para o controle e acesso das memórias externas é aconselhável a utilização de IP Cores já validados e otimizados



${\sf Conteúdo}$

Conceitos

VHDL

Generalidades

1 Conceitos

2 VHDL



library ieee;

Conceitos

VHDL


```
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity rams_04 is
    port (CLK : in std_logic;
          WE : in std_logic;
          A : in std_logic_vector(5 downto 0);
          DI : in std_logic_vector(15 downto 0);
          DO : out std_logic_vector(15 downto 0));
end rams_04;
architecture syn of rams_04 is
    type ram_type is array (63 downto 0) of std_logic_vector (15 downto 0);
    signal RAM : ram_type;
begin
    process (CLK)
    begin
        if (CLK'event and CLK = '1') then
            if (WE = '1') then
                RAM(conv_integer(A)) <= DI;</pre>
            end if:
        end if:
    end process;
    DO <= RAM(conv_integer(A));
end syn;
```



RAM RTL

Conceitos

VHDL





Memória ROM

library ieee;

Conceitos

```
VHDL
Generalidades
```

```
port (
  addr : in natural range 0 to 255;
 clk : in std logic:
     : out std_logic_vector(7 downto 0)
);
end entity:
architecture rtl of single_port_rom is
-- Build a 2-D array type for the RoM
type memory_t is array(7 downto 0) of std_logic_vector(7 downto 0);
-- Declare the ROM signal and specify a default value.
signal rom: memory_t:= (X"00", X"01", X"02", X"03", X"04", X"05", X"06", X"07");
begin
  process(clk)
   begin
      if (rising edge(clk)) then
          q <= rom(addr);
     end if:
    end process;
```

use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity single_port_rom is




end rt1:

ROM RTL

Conceitos

VHDL





FIFO First-In-First-Out

Conceitos

VHDL

Generalidades

FIFO

Usar um IP Core para FIFO



Conteúdo

Conceit os VHDL

Generalidades

1 Conceitos

2 VHDL



Memória distribuida vs Bloco

Conceitos

VHDL

Generalidades

Podemos usar memórias distribuídas (formadas por registradores) ou memórias em blocos (dedicadas) para sintetizar os tipos de memórias, as diferenças são:


- Distribuídas
 - ► Mais rápidas
 - ► Fazem uso de registradores para armazenar as informações
 - Maior consumo de área
- ► Bloco
 - Memórias dedicadas
 - ► Não fazem uso de registradores que poderiam ser usados em outras lógicas
 - Mais lentos que as distribuídas



IP CORE

Conceitos


VHDL





Conceitos

VHDL






Como usar?

Conceit os

Generalidades

Quando gerado um IP Core pela interface do Vivado, os seguintes itens são adicionados ao projeto :





Conceitos

VHDL

```
ENTITY fifo_generator_0 IS
  PORT (
    clk : IN STD_LOGIC;
    rst : IN STD_LOGIC;
    din : IN STD_LOGIC_VECTOR(17 DOWNTO 0);
    wr_en : IN STD_LOGIC;
    rd_en : IN STD_LOGIC;
    dout : OUT STD_LOGIC_VECTOR(17 DOWNTO 0);
    full : OUT STD_LOGIC;
    empty : OUT STD_LOGIC
  );
END fifo_generator_0;
```

