## **TEMA 2 Lab SOC**

Se cere proiectarea,	implementarea în VerilogHDL și simularea unui sumator pe 16 biți cu prefix
adder conform pag.	16-19 din fişierul ataşat.

Succes!