


Exercices de conception (SCF) semestre printemps 2023 - 2024

Décomposition/Pipelining/Datapath - control

Question 1: Calcul

Nous sommes intéressés à développer un composant capable d'effectuer le calcul suivant :

$$F(a, b, c, d) = a + b + c + d$$



Les contraintes sont les suivantes :

- 3 additionneurs
- Temps de propagation par additionneur : 20 ns
- Fréquence désirée : 40MHz
- Signal en entrée : *start*
- Signal en sortie : *valid_out*, et *ready*


A faire :

1. Donner le schéma de l'unité de traitement
2. Donner le schéma de l'unité de contrôle

Question 2: Calcul

Nous sommes intéressés à développer un composant capable d'effectuer le calcul suivant :

$$F(a, b, c, d) = a + b + c + d$$



Les contraintes sont les suivantes :

- 1 additionneur
- Temps de propagation par additionneur : 20 ns
- Fréquence désirée : 40MHz
- Signal en entrée : *start*
- Signal en sortie : *valid_out*, et *ready*


A faire :

1. Donner le schéma de l'unité de traitement
2. Donner le schéma de l'unité de contrôle

Question 3: Calcul

Nous sommes intéressés à développer un composant capable d'effectuer le calcul suivant :

$$F(a, b, c, d) = a \times b + c + d$$



Les contraintes sont les suivantes :

- 2 additionneur et 1 multiplicateur
- Temps de propagation par additionneur : 20 ns
- Multiplicateur pipeliné, 4 cycles d'horloge par calcul, 22 ns de période d'horloge
- Fréquence désirée : 40MHz
- Signal en entrée : *start*
- Signal en sortie : *valid_out*, et *ready*

A faire :


1. Donner le schéma de l'unité de traitement
2. Donner le schéma de l'unité de contrôle

Question 4: Calcul avancé

Nous sommes intéressés à développer un composant capable d'effectuer le calcul suivant :

$$F(a, b, c, d) = a \times b + c \times d$$

$$G(a, b, c, d) = a \times b - c \times d$$



Les contraintes sont les suivantes :

- 1 additionneur, 1 soustracteur et 1 multiplicateur
- Temps de propagation par additionneur : 20 ns
- Multiplicateur combinatoire : temps de propagation de 10 ns
- Fréquence désirée : 40MHz
- Signal en entrée : *start*
- Signal en sortie : *valid_out*, et *ready*

A faire :

1. Donner le schéma de l'unité de traitement
2. Donner le schéma de l'unité de contrôle