

Carrera de Especialización en Sistemas  
Embebidos

# Unidad Aritmético-Lógica (ALU)

Autor: Mg. Luis Alberto Gómez Parada


Prof: Nicolas

correo: [lgomez@patagones.cl](mailto:lgomez@patagones.cl)

- 1 Introducción
- 2 ¿Qué es una ALU?
- 3 Descripción general de la ALU implementada
- 4 Arquitectura
- 5 Utilización de recursos
- 6 Simulaciones y resultados
- 7 Desafíos y soluciones
- 8 Conclusiones y trabajo futuro
- 9 Demostración

## Objetivo del Proyecto

Implementar una Unidad Aritmético-Lógica (ALU) en FPGA como parte del trabajo práctico final del curso de Circuitos Lógicos Programables.



## Aspectos Clave del Proyecto

- Diseño e implementación de una ALU de 4 bits
- Uso de VHDL como lenguaje de descripción de hardware
- Implementación en FPGA Xilinx ARTY-Z7 10
- Aplicación práctica de conceptos teóricos

## Definición

**ALU** significa **A**rithmetic **L**ogic **U**nit (Unidad Aritmético-Lógica)


- Sistema dedicado dentro de una unidad de procesamiento
- Realiza operaciones aritméticas y lógicas específicas:
  - Aritméticas: suma, resta, multiplicación, división
  - Lógicas: AND, OR, NOT, XOR
- Componente fundamental en el diseño de procesadores
- Actúa como el "motor de cálculo" de un procesador
- Ejecuta operaciones bajo el control de la unidad de control del procesador


## Características clave

- Sistema dedicado: Diseñado para tareas específicas
- Alta velocidad: Optimizado para operaciones frecuentes
- Eficiencia: Realiza cálculos complejos con recursos mínimos

- Ancho de bits de entrada: 4 bits
- Ancho de bits de salida: 8 bits (para acomodar la multiplicación)
- Frecuencia de operación: 125 MHz (periodo de 8 ns)
- Uso de Virtual I/O (VIO) para control y monitoreo

Name	Value	Activity	Direction	VIO
internal_carryout	[B] 0		Input	hw_vio_1
internal_result[7:0]	[S] 50		Input	hw_vio_1
internal_result[7]	0		Input	hw_vio_1
internal_result[6]	0		Input	hw_vio_1
internal_result[5]	1		Input	hw_vio_1
internal_result[4]	1		Input	hw_vio_1
internal_result[3]	0		Input	hw_vio_1
internal_result[2]	0		Input	hw_vio_1
internal_result[1]	1		Input	hw_vio_1
internal_result[0]	0		Input	hw_vio_1
vio_ALU_Sel[1:0]	[U] 2		Output	hw_vio_1
vio_ALU_Sel[1]	1		Output	hw_vio_1
vio_ALU_Sel[0]	0		Output	hw_vio_1
vio_A[3:0]	[U] 10		Output	hw_vio_1
vio_A[3]	1		Output	hw_vio_1
vio_A[2]	0		Output	hw_vio_1
vio_A[1]	1		Output	hw_vio_1
vio_A[0]	0		Output	hw_vio_1
vio_B[3:0]	[U] 5		Output	hw_vio_1
vio_B[3]	0		Output	hw_vio_1
vio_B[2]	1		Output	hw_vio_1
vio_B[1]	0		Output	hw_vio_1
vio_B[0]	1		Output	hw_vio_1





## Entidad ALU

```
1  entity ALU is
2  port(
3      clk : in std_logic;
4      A : in std_logic_vector(3 downto 0);
5      B : in std_logic_vector(3 downto 0);
6      ALU_Sel : in std_logic_vector(1 downto 0);
7      Result : out std_logic_vector(7 downto 0);
8      CarryOut : out std_logic
9  );
10 end entity ALU;
```

## Arquitectura ALU

```
1  architecture Behavioral of ALU is
2  — Senales internas
3      signal Sum: std_logic_vector(3 downto 0);
4      signal Difference: std_logic_vector(3 downto 0);
5      signal Product: std_logic_vector(7 downto 0);
6      signal Quotient: std_logic_vector(3 downto 0);
7      signal Remainder: std_logic_vector(3 downto 0);
8      signal Carry: std_logic;
9      signal Borrow: std_logic;
```

## Operaciones soportadas

### Aritméticas:

- Suma:  $A + B$
- Resta:  $A - B$
- Multiplicación:  $A * B$
- División:  $A / B$

### Características:


- Manejo de overflow en suma/resta
- Producto de 8 bits en multiplicación
- Manejo de división por cero

## Ejemplo de funcionamiento

- Entrada A: 1010 (10 en decimal)
- Entrada B: 0011 (3 en decimal)
- Operación: Multiplicación ( $10 * 3$ )
- Resultado: 00011110 (30 en decimal)



# Diagrama de bloques de la ALU



A3:01  
M\_Sw[2:0]  
B3:01

## 1. Suma ( $ALU\_Sel = 00$ )

- Método: Sumador Ripple Carry
- Operación:  $A + B$
- Salida: Result[7:0], CarryOut

## 2. Resta ( $ALU\_Sel = 01$ )

- Método: Complemento a 2 y suma
- Operación:  $A - B$
- Salida: Result[7:0], Borrow (CarryOut invertido)

## 3. Multiplicación ( $ALU\_Sel = 10$ )

- Método: Suma y desplazamiento
- Operación:  $A * B$
- Salida: Result[7:0] (producto de 8 bits)

## 4. División ( $ALU\_Sel = 11$ )

- Método: Resta sucesiva
- Operación:  $A / B$
- Salidas:
  - Result[7:4]: Cociente
  - Result[3:0]: Resto

- Método: **Suma con Propagación de Acarreo**
- Entradas:  $A[3:0]$ ,  $B[3:0]$
- Componente: Sumador (sumNb)
- Resultado:  $\text{Sum}[3:0] + \text{Carry}$

## Características del Ripple Carry:


- Suma secuencial bit a bit, de derecha a izquierda
- Cada etapa depende del acarreo de la etapa anterior
- Simple de implementar, pero puede ser lento para muchos bits

## Ejemplo:

- $A = 1101$  (13 en decimal)
- $B = 0110$  (6 en decimal)
- Suma:  $1101 + 0110 = 10011$
- Resultado: 0011 (3), Carry = 1

## Nota

La suma con propagación de acarreo es eficiente para ALUs pequeñas, pero para implementaciones más grandes se pueden considerar métodos más rápidos como la






Figure:

# Esquemático Multiplicación





Figure:









Figure:

Utilization		Post-Synthesis	Post-Implementation
		Graph   Table	
Resource	Utilization	Available	Utilization %
LUT	658	17600	3.74
LUTRAM	24	6000	0.40
FF	1077	35200	3.06
IO	10	100	10.00
BUFG	2	32	6.25

Figure:

**Graph** | Table






Figure: Simulación Suma

- Principales desafíos enfrentados durante el desarrollo
  - implementar método para entrada y salida de variables (VIO)
  - definición de variables adecuadas
  - encontrar métodos adecuados para las operaciones

- Resumen de los logros principales
- Cumplimiento de los objetivos del proyecto
- Posibles mejoras o expansiones futuras
  - implementar parte lógica de al ALU
  - generar una interfaz de entrada y salida de datos real
  - mejorar algoritmos

## Video del Proyecto

Name	Value	Activity	Direction	VIO
internal_carryout	[B] 0		Input	hw_vio_1
internal_result[7:0]	[S] 50		Input	hw_vio_1
internal_result[7]	0		Input	hw_vio_1
internal_result[6]	0		Input	hw_vio_1
internal_result[5]	1		Input	hw_vio_1
internal_result[4]	1		Input	hw_vio_1
internal_result[3]	0		Input	hw_vio_1
internal_result[2]	0		Input	hw_vio_1
internal_result[1]	1		Input	hw_vio_1
internal_result[0]	0		Input	hw_vio_1
vio_ALU_Sel[1:0]	[U] 2		Output	hw_vio_1
vio_ALU_Sel[1]	1		Output	hw_vio_1
vio_ALU_Sel[0]	0		Output	hw_vio_1
vio_A[3:0]	[U] 10		Output	hw_vio_1
vio_A[3]	1		Output	hw_vio_1
vio_A[2]	0		Output	hw_vio_1
vio_A[1]	1		Output	hw_vio_1
vio_A[0]	0		Output	hw_vio_1
vio_B[3:0]	[U] 5		Output	hw_vio_1
vio_B[3]	0		Output	hw_vio_1
vio_B[2]	1		Output	hw_vio_1
vio_B[1]	0		Output	hw_vio_1
vio_B[0]	1		Output	hw_vio_1



<https://www.youtube.com/watch?v=fYx1muBo78U>

- Demostración de la ALU
- Explicación detallada del diseño
- Resultados y análisis

## Código Fuente en GitHub



[https://github.com/cpatagon/ALU\\_vivado](https://github.com/cpatagon/ALU_vivado)

- Código VHDL completo
- Archivos de proyecto Vivado
- Documentación adicional

¿Preguntas?