LabH2 report

PB21000039 陈骆鑫

实验目的与内容

- 1. 在PPT提供寄存器堆模块的基础上修改,使其满足RISC-V的要求。
- 2. 实现对分布式存储双端口器的排序,并结合串行调试模块SDU_DM调试。

逻辑设计

1. 寄存器堆设计:

。 已经给出了代码主体,只需要使0号寄存器始终为0。这部分较为简单,只要对读/写地址特 判,在为0时输出0/不做操作。


```
1 module register_file (
2 input clk, //时钟
3 input [4:0] ra1, ra2, //读地址
      output [31:0] rd1, rd2, //读数据
      input [4:0] wa, //写地址
      input [31:0] wd,
 6
                         //写数据
 7
      input we
                          //写使能
 8 );
      reg [31:0] rf[1:31]; //寄存器堆
10
11 assign rd1 = ra1 ? rf[ra1] : 0; //读操作
      assign rd2 = ra2 ? rf[ra2] : 0;
12
13
14 always @(posedge clk)
15
          if (we)
             if (wa) rf[wa] <= wd; //写操作
16
17 endmodule
```

2. 排序模块


- 。 类似数电实验,仍选择较为容易实现的冒泡排序。
- 。 为了更容易实现,这里选择进一步修改后的(或者说另一种版本的)冒泡排序,C语言伪代码如下:

```
bool flag = true;
2
     while (flag) {
3
         flag = false;
4
         for (int i = 1; i < n; i++) {
5
             if (a[i] > a[i + 1]) {
                 flag = true;
7
                 int t = a[i];
                 a[i] = a[i + 1];
8
9
                 a[i + 1] = t;
10
11
         }
12
     }
```

· 修改为数字系统描述,设计出状态转换图如下:



仍然使用结构化的数据通路描述方式。与状态转换图对应的数据通路如下: (避免图较乱, 没有对数据连线)



- 注意要与SDU_DM结合,需要根据是否完成排序(即done信号),对存储器的输入信号进行 选择(输出可以共用)。这部分可最终在最外层完成,没有在数据通路图上体现出来。
- 。 另外, 需要对时钟周期计数。这部分可使用单独的一个计数器实现。
 - 由于冒泡排序效率较低且数据量较大,实际显示的是时钟周期数右移8位后的值。
- 。 控制单元代码如下:

- 如果采用原方案,综合后发现延时超过时钟周期,主要是因为存储器过大影响了布线,产生了很大的线延迟(关键路径10ns,线延迟7ns以上)。为了方便,直接更改了状态行为,不在S3判断状态转移,而直接进入S4、S5,并在S4、S5根据已经读取出的数据判断是否写数据。这样做使得最后时间要求得以满足,但时钟周期数增加了。
 - (实际上这样也有优化的空间,但我没有进一步去更改)

```
module control_unit(
2
         input clk, rstn, run,
3
         input loop_bound, rev_order, flag_out,
 4
         output reg sel_dpra, en_n,
 5
         output reg en_flag, flag_in,
 6
         output reg en_i, sel_i,
         output reg sel_a,
         output reg en_p, en_q,
9
         output reg sel_d,
10
         output reg srt_we,
11
         output reg done_rev
12
         );
13
14
         reg [2:0] cs, ns;
15
16
         parameter S0 = 3'd0, S1 = 3'd1, S2 = 3'd2, S3 = 3'd3, S4 = 3'd3
     3'd4, S5 = 3'd5, S6 = 3'd6, S7 = 3'd7;
17
         always @(posedge clk, negedge rstn) begin
18
             if (!rstn) cs <= S0;
19
20
             else cs <= ns;
21
22
23
         always @(*) begin
24
             ns = cs;
25
             sel_dpra = 0; en_n = 0;
26
             en_flag = 0; flag_in = 0;
27
             en_i = 0; sel_i = 0;
28
             sel_a = 0;
29
             en_p = 0; en_q = 0;
30
             sel_d = 0:
31
             srt_we = 0;
32
             done_rev = 0;
33
             case (cs)
34
                 S0: begin
35
                      if (run) begin
36
                         ns = S1;
37
                      end
38
                      else ns = S0;
39
                 end
40
41
                 S1: begin
42
                     done_rev = 1;
                      ns = S2;
44
                 end
45
                 S2: begin
46
47
                     en_flag = 1; flag_in = 0;
                      en_i = 1; sel_i = 0; // i = 1
48
49
                      sel_dpra = 1; en_n = 1; // n = mem[0]
50
                      ns = S3;
```

```
51
                  end
52
53
                  S3: begin
54
                      sel_a = 0; sel_dpra = 0; // i and i + 1
55
                      en_p = 1; en_q = 1;
56
                      ns = S4;
57
                  end
58
59
                  S4: begin
60
                      if (rev_order) begin
61
                          en_flag = 1; flag_in = 1;
62
                      end
63
                      sel_a = 0; sel_d = 1; // mem[i] = q
64
                      srt_we = rev_order;
65
                      ns = S5;
66
                  end
67
68
                  S5: begin
69
                      sel_a = 1; sel_d = 0; // mem[i + 1] = p
70
                      srt_we = rev_order;
                      ns = S6;
71
72
                  end
73
74
                  S6: begin
75
                      en_i = 1; sel_i = 1;
                      if (loop_bound) begin
76
77
                          if (flag_out) ns = S2;
78
                          else ns = S7;
79
                      end
                      else ns = S3;
81
                 end
82
83
                  S7: begin
84
                     done_rev = 1;
85
                      ns = S0;
86
                  end
87
             endcase
         end
88
89
     endmodule
```

。 数据通路代码如下:

```
module sort (
2
        input clk,
                              // 时钟
3
                               // 复位
        input rstn,
4
        input run,
                               // 启动排序
5
                              // 排序结束标志
        output reg done,
6
        output [15:0] cycles,
                              // 排序耗费时钟周期数
7
8
        // SDU_DM接口
9
        input [31:0] addr,
                              // 读/写地址
        output [31:0] dout,
                              // 读取数据
10
11
        input [31:0] din,
                              // 写入数据
12
        input we,
                              // 写使能
                              // 写时钟
        input clk_ld
13
14
    );
15
        wire [31:0] spo, dpo;
        wire [31:0] i_out, p_out, q_out, n_out;
```

```
17
18
          wire en_i, sel_i;
19
          register #(
              .WIDTH(32)
20
21
          ) REG_I (
22
              .clk (clk),
23
              .rstn (rstn),
24
              .en
                     (en_i),
25
              . d
                     (sel_i ? i_out + 1: 1),
26
              . q
                     (i_out)
27
          );
28
29
          wire en_p;
30
          register #(
              .WIDTH(32)
31
          ) REG_P (
32
              .clk (clk),
33
34
              .rstn (rstn),
35
              .en
                     (en_p),
36
              . d
                     (spo),
37
              . q
                     (p_out)
38
          );
39
40
          wire en_q;
41
          register #(
              .WIDTH(32)
42
43
          ) REG_Q (
44
              .clk (clk),
45
              .rstn (rstn),
46
              .en
                     (en_q),
              . d
47
                     (dpo),
48
                     (q_out)
              . q
49
          );
50
51
          wire en_n;
52
          register #(
53
              .WIDTH(32)
54
          ) REG_N (
55
              .clk (clk),
56
              .rstn (rstn),
57
              .en
                     (en_n),
58
              . d
                     (dpo),
59
              . q
                     (n_out)
          );
60
61
62
          wire en_flag, flag_in, flag_out;
63
          register #(
64
              .WIDTH(1)
          ) REG_FLAG (
65
66
              .clk (clk),
67
              .rstn (rstn),
68
              .en
                     (en_flag),
69
              .d
                     (flag_in),
70
                     (flag_out)
              . q
71
          );
72
          wire [31:0] a_in, d_in, dpra;
73
74
          wire sel_a, sel_d, sel_dpra;
```


```
75
           wire srt_we;
 76
           assign a_in = (done ? addr : (sel_a ? (i_out + 1): i_out));
 77
           assign d_in = sel_d ? q_out : p_out;
 78
           assign dpra = sel_dpra ? 0 : (i_out + 1);
 79
 80
           dist_mem_gen_0 DM (
 81
               .a(a_in[7:0]),
                                                 // input wire [7:0] a
 82
               .d((done ? din : d_in)),
                                                 // input wire [31:0] d
 83
               .dpra(dpra[7:0]),
                                                 // input wire [7:0]
       dpra
               .clk(done ? clk_ld : clk),
                                                 // input wire clk
 84
 85
               .we(done ? we : srt_we),
                                                 // input wire we
 86
                                                 // output wire [31:0]
               .spo(spo),
       spo
 87
               .dpo(dpo)
                                                 // output wire [31:0]
       dpo
          );
 88
 89
 90
           assign dout = spo;
 91
 92
           wire loop_bound, rev_order;
 93
 94
           assign loop_bound = (i_out == n_out - 1);
 95
           assign rev_order = (p_out > q_out);
 96
 97
           wire run_ps;
 98
99
           take_posedge PS_RUN(
100
               . X
                     (run),
101
               .clk (clk),
102
               .rstn (rstn),
                     (run_ps)
103
               . у
           );
104
105
106
           wire done_rev;
107
           control_unit CU(
108
109
               .clk
                            (clk),
110
               .rstn
                            (rstn),
111
               .run
                            (run_ps),
               .loop_bound (loop_bound),
112
113
               .rev_order
                            (rev_order),
114
               .flag_out
                            (flag_out),
115
               .sel_dpra
                            (sel_dpra),
116
               .en_n
                            (en_n),
117
               .en_flag
                            (en_flag),
118
               .flag_in
                            (flag_in),
119
               .en_i
                            (en_i),
120
               .sel_i
                            (sel_i),
121
               .sel_a
                            (sel_a),
122
               .en_p
                            (en_p),
123
               .en_q
                            (en_q),
124
               .sel_d
                            (sel_d),
125
               .srt_we
                            (srt_we),
126
               .done_rev
                            (done_rev)
127
           );
128
129
           always @(posedge clk, negedge rstn) begin
```

```
130
              if (!rstn) begin
131
                  done <= 1;
132
133
              else done <= done ^ done_rev;
134
          end
135
136
          cycle_counter CCNT(
              .clk
137
                    (clk),
138
              .rstn (rstn),
139
              .done (done),
140
              .cycles (cycles)
141
          );
      endmodule
142
```

■ 这不是最外层模块,最外层模块负责与SDU_DM结合。

仿真结果与分析

- 1. 对寄存器堆的仿真:
 - 这部分仿真主要是为了确认时序的正确性以及对0号寄存器处理的正确性。




- 2. 对排序的仿真:
 - 。 这部分的仿真较为复杂,主要是在结果不正确时,确认出现错误的第一个位置;在此只展示一部分。



电路设计与分析


1. 寄存器堆:



。 可以看到至少在寄存器堆这个程序中, vivado还是比较智能的, 成功理解了我的想法......

2. 排序模块:

。 生成的RTL电路图比较杂乱……



。 时间情况:


	Setup		Hold		Pulse Width	
	Worst Negative Slack (WNS):	1.330 ns	Worst Hold Slack (WHS):	0.138 ns	Worst Pulse Width Slack (WPWS):	3.750 ns
	Total Negative Slack (TNS):	0.000 ns	Total Hold Slack (THS):	0.000 ns	Total Pulse Width Negative Slack (TPWS):	0.000 ns
	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0
	Total Number of Endpoints:	2631	Total Number of Endpoints:	2631	Total Number of Endpoints:	434
,	All user specified timing constra	inte are me	•			

。 资源使用情况


Name ^1	Slice LUTs (63400)	Slice Registers (126800)	F7 Muxes (31700)	F8 Muxes (15850)	Slice (15850)	LUT as Logic (63400)	LUT as Memory (19000)	Bonded IOB (210)	BUFGCTRL (32)
N sort_out	1428	742	159	4	466	1172	256	22	
> I nolabel_line38 (sdu_dm)	970	577	31	4	345	970	0	0	
✓ I SRT (sort)	458	165	128	0	136	202	256	0	
CCNT (cycle_counter)	25	25	0	0	8	25	0	0	
▼ CU (control_unit)	70	8	0	0	31	70	0	0	
> I DM (dist_mem_gen_0)	289	0	128	0	85	33	256	0	
PS_RUN (take_posedg	1	2	0	0	2	1	0	0	
▼ REG_FLAG (register	0	1	0	0	1	0	0	0	
▼ REG_I (register)	27	32	0	0	17	27	0	0	
▼ REG_N (register_0)	31	32	0	0	14	31	0	0	
▼ REG_P (register_1)	16	32	0	0	19	16	0	0	
REG_Q (register_2)	16	32	0	0	16	16	0	0	

测试结果与分析

• 电脑端显示如下:



- 。 前两行是排序前的输出,后两行为排序后。
- 显示的排序用时如下: (右移后的)



总结

- 上学期数电实验已经做过了类似的内容, 所以这次实验本身内容不算难。
 - 。 但是提供的SDU模块是个巨无霸,导致满足时间要求变得困难了一些。