LabH1 report

PB21000039 陈骆鑫

实验目的与内容

- 1. 完成适用于RISC-V的ALU模块的设计与仿真。
- 2. 完成MAV (求大小为4的滑动平均) 模块的设计、仿真和上板测试。
- 3. 完成32位ALU的上板测试。

逻辑设计

- 1. 请参照PPT画出你设计的各模块的框图和它们之间的关系,可以使用(在线)思维导图类软件进行绘制;
- 2. 请贴出你认为较为核心的代码以及自己有两点的设计代码,并加以解释说明。


1.ALU逻辑设计

- 在功能选择为0(减法)时,需要在收输出是否相等、有符号数小于和无符号数小于这三个信号。
 - 。 对于是否相等,我们可以直接使用verilog提供的==运算符。
 - 。由于没有声明signed时,verilog默认将数作为无符号数运算,我们也可以直接使用<运算符实现。
 - 。 对于有符号数小于:
 - 两个数符号位不同时,可以根据符号位直接得出大小关系。
 - 两个数符号位相同时,看作有符号数和看作无符号数时大小关系相同。
- 之后是8种运算的实现。
 - 。 注意到对于加、减和逻辑运算与、或、异或,看作有符号数和无符号数没有不同,可以直接使用verilog的对应运算符。
 - 对于逻辑左移、右移,看作有符号数和无符号数也没有不同,同样可以使用对应运算符。
 - 。 对于算术右移,如果使用>>>运算符,verilog默认将操作数看作无符号数,导致行为与逻辑右移相同,这显然是不正确的。一个简单的修改是以\$signed()函数将a转换为有符号数,再进行运算。
 - 。注意:对于左移、右移运算,操作数b的大小不应大于或等于a的位数;为确保这一点,在RV64I中,移位运算只使用寄存器的低6位。但由于这次实验中ALU要求可以指定数据宽度,这点并不能较好实现:数据宽度甚至不一定是2的次方,如果简单的使用b的低位,仍然无法保证运算合法。这里索性没有考虑b是否符合范围,直接将b作为运算符的第二个操作数;当CPU等项目需要使用专用ALU时,再视情况在外部或ALU内部做处理。
- ALU代码如下:

```
2
          parameter WIDTH = 32
  3
    ) (
  4
          input [WIDTH-1:0] a, b,
  5
          input [2:0] f,
  6
          output reg [WIDTH-1:0] y,
  7
          output [2:0] t
  8
      );
 9
          assign t[0] = (f == 0) ? (a == b) : 0;
          assign t[1] = (f == 0) ?((a[WIDTH-1] == b[WIDTH-1]) ? (a < b) :
 10
      (a[WIDTH-1] > b[WIDTH-1])) : 0;
          assign t[2] = (f == 0) ? (a < b) : 0;
 11
 12
          always @(*) begin
 13
 14
             y = 0;
              case (f)
 16
                  3'd0: y = a - b;
                  3'd1: y = a + b;
 17
                  3'd2: y = a \& b;
 18
 19
                 3'd3: y = a | b;
 20
                  3'd4: y = a \wedge b;
 21
                  3'd5: y = a >> b;
                  3'd6: y = a << b;
 22
 23
                  3'd7: y = \$signed(a) >>> b;
 24
              endcase
 25
          end
 26
    endmodule
```

2.MAV模块设计

- 要求4个数的滑动平均,只要维护最近3个数 mi1 , mi2 , mi3 和它们的和 sum3 , 就可以在数 d 新到来的第一个时钟周期内计算出滑动平均,第二个时钟周期完成维护变量的计算。
 - 。 为了在第一个时钟周期内计算出滑动平均,ALU在闲置状态下应始终置于 sum3+d 的状态。这样在 en 的上升沿到来时(本段 en 均指取边沿后的),可以立即用ALU输出算数右移两位更新答案。在同一个时钟周期,将 sum3 赋值为ALU输出(重复利用同一个结果以减少浪费)。
 - 。 第二个时钟周期内完成维护:将 sum3 赋值为 sum3-mi3,这样 sum3 的维护就已经完成了。 对最近三个数的维护类似于移位寄存器:令 mi1=d, mi2=mi1, mi3=mi2即可。
- 但注意到要求在输入的数小于4个,即已经保存的数小于3个时,应该直接输出 d 。这样,我们需要额外记录当前已经保存的数。
 - 。 简单的思路是直接保存一个计数器 cnt ,每次完成维护后让 cnt 自增。
 - 。但 cnt 自增需要利用ALU,会导致每次处理的时间增加一个时钟周期。一个更好的思路是另外构造一个4种状态的Moore型自动机,每次 en 上升沿从状态 0/1/2 转换为 1/2/3 ,而从状态 3只能转换到自身,并将是否为状态3作为输出。这样既能保持并行,又节省了资源。
- 注:如果使用外部的取边沿模块给 en 取边沿,则 en_ps 自然会相对 en 的上升沿延后一个时钟周期,这是不可避免的。一个解决办法是直接在内部保存一个周期前的 en 值,并使用 ~en_ls&en 作为 en_ps。
- 最终设计的数据通路如下图:



注: 圆形为FSM,方形为寄存器,椭圆形为选择器;带有三角形的为控制信号输入;不带有三角形的,左侧或上侧的为数据输入,右侧或下侧的为数据输出。

• 代码如下:

```
1
     module mav (
 2
         input clk,
 3
         input rstn,
 4
         input en,
 5
         input [15:0] d,
         output [15:0] m
 6
 7
     );
 8
         wire [15:0] alu_out, mi1_out, mi2_out, mi3_out, cnt_out, sum3_out;
 9
         // debounce DB_EN(.x(en), .clk(clk), .rstn(rstn), .y(en_db));
10
         assign en_db = en; // no debounce need while testing
         register #(.WIDTH(1)) EN_LS (.clk(clk), .rstn(rstn), .en(1),
11
     .d(en_db), .q(en_ls);
12
         assign en_ps = ~en_ls & en_db;
13
14
         cnt CNT(.clk(clk), .rstn(rstn), .en(en_ps), .cnt_le2(cnt_le2));
15
16
         register #(.WIDTH(16)) ANS (.clk(clk), .rstn(rstn), .en(en_ps),
     .d(cnt_le2 ? d : {{2{alu_out[15]}}}, alu_out[15:2]}), .q(m));
         register #(.WIDTH(16)) MI1 (.clk(clk), .rstn(rstn), .en(en_mis),
17
     .d(d), .q(mi1_out));
18
         register #(.WIDTH(16)) MI2 (.clk(clk), .rstn(rstn), .en(en_mis),
     .d(mi1_out), .q(mi2_out));
19
         register #(.WIDTH(16)) MI3 (.clk(clk), .rstn(rstn), .en(en_mis),
     .d(mi2_out), .q(mi3_out));
20
         register #(.WIDTH(16)) SUM3 (.clk(clk), .rstn(rstn), .en(en_sum3),
     .d(alu_out), .q(sum3_out));
21
22
         wire [2:0] f, t;
         alu \#(.WIDTH(16)) ALU(.a(sum3_out), .b(sel_alu_b ? mi3_out : d),
23
     .f(f), .y(alu_out), .t(t);
24
```

```
1
    module cnt(
 2
         input clk,
 3
         input rstn,
 4
         input en,
         output cnt_le2
 5
 6
     );
 7
         reg [1:0] cnt_cs, cnt_ns;
 8
         always @(posedge clk, negedge rstn) begin
9
             if (!rstn) begin
10
                cnt_cs <= 0;
             end
11
12
             else
13
                cnt_cs <= cnt_ns;</pre>
14
         end
15
         always @(*) begin
16
17
            cnt_ns = cnt_cs;
18
             case (cnt_cs)
19
                 0: if (en) cnt_ns = 1;
20
                 1: if (en) cnt_ns = 2;
                 2: if (en) cnt_ns = 3;
21
22
             endcase
23
         end
24
25
         assign cnt_le2 = (cnt_cs != 3);
26
     endmodule
```

```
1
     module cu(
 2
          input clk, rstn, en,
 3
          output reg sel_alu_b,
 4
          output reg en_mis, en_sum3,
 5
          output reg [2:0] f
 6
     );
 7
 8
          reg cs, ns;
          parameter S0 = 1'd0, S1 = 1'd1;
 9
          parameter f_{sub} = 3'd0, f_{add} = 3'd1;
10
11
12
          always @(posedge clk, negedge rstn) begin
              if (!rstn) begin
13
14
                 cs <= 0;
15
              end
16
              else cs <= ns;
17
          end
18
19
          always @(*) begin
20
              ns = cs;
21
              sel_alu_b = 0;
22
              en_mis = 0; en_sum3 = 0;
              f = 0;
23
24
              case(cs)
25
                  S0: begin
26
                      sel_alu_b = 0; f = f_add; // sum3 + d
```

```
27
                      if (en) begin
                           en_sum3 = 1;
28
29
                           ns = S1;
30
                      end
31
                      else ns = S0;
32
                  end
33
34
                  S1: begin
                      sel_alu_b = 1; f = f_sub; // sum3 - mi3
35
36
                      en_sum3 = 1;
                      en_mis = 1; // shift mi1 to mi3
37
38
                      ns = S0;
39
40
              endcase
41
          end
42
     endmodule
```

3.ALU_TEST模块设计

- 由于七段数码管只能显示8位16进制数,仿照上学期数电实验labH5,进行如下设计:
 - 。 ALU的五个端口各接一个寄存器,输出接数码管显示。
 - 。 cl , cr 切换当前数码管显示内容,共有 a , b , f , y 四种状态,分别对应指示灯0-3。 而 t 输出较短,直接对应最左侧三个指示灯。
 - 。 在前三种状态下,如果推上开关 sw[i] ,当前数 a 将会变为 (a<<4)+i ,即十六进制下左移一位,并填充新输入的数值。注意 f 只有三位,故此时效果等同于 f=i[3:0] 。
 - 。 这些功能可以用一个简单的状态机实现,部分思路与上学期实验相似。七段数码管显示直接复用了上学期的代码。
- 代码如下:

```
1
      module alu_test(
  2
           input [15:0] sw,
  3
           input cl, cr,
  4
           input clk, rstn,
           output reg [3:0] state,
  5
  6
           output
                     [2:0] t_out,
  7
           output
                     [6:0] cn,
  8
           output
                      [7:0] an
  9
           );
 10
           reg en_a, en_b, en_f;
           reg [31:0] a_in, b_in;
 11
 12
           wire [31:0] a_out, b_out, alu_out;
 13
           reg [2:0] f_in;
           wire [2:0] f_out;
 14
           \mbox{register $\#(.WIDTH(32))$ REG_A $(.clk(clk), .rstn(rstn), .en(en_a),$}
 15
       .d(a_in), .q(a_out));
 16
           register #(.WIDTH(32)) REG_B (.clk(clk), .rstn(rstn), .en(en_b),
       .d(b_in), .q(b_out));
           register #(.WIDTH(3)) REG_F (.clk(clk), .rstn(rstn), .en(en_f),
 17
       .d(f_in), .q(f_out));
 18
 19
           wire [2:0] t;
 20
           alu \#(.WIDTH(32)) ALU(.a(a\_out), .b(b\_out), .f(f\_out), .t(t),
       .y(alu_out));
 21
           register \#(.WIDTH(3)) REG_T (.clk(clk), .rstn(rstn), .en(1), .d(t),
       .q(t_out));
 22
```

```
23
         wire [15:0] sw_ps;
24
          wire [3:0] hd;
          take_posedge #(.WIDTH(16)) PS_SW (.x(sw), .clk(clk), .rstn(rstn),
25
     .y(sw_ps));
26
          encoder16_4 ECD(.in(sw_ps), .f(ipt), .out(hd));
27
28
          reg [1:0] sel_ddp;
29
         wire [31:0] ddp_in;
30
          selector4 #(.WIDTH(32)) SEL_DDP(.in0(a_out), .in1(b_out),
     .in2({29'd0, f_out}), .in3(alu_out), .sel(sel_ddp), .out(ddp_in));
31
32
          dynamic_display DDP(.clk(clk), .rstn(rstn), .d(ddp_in), .an(an),
     .cn(cn));
33
34
          debounce DB_cl(.x(cl), .clk(clk), .rstn(rstn), .y(cl_db));
          take_posedge PE_cl(.x(cl_db), .cl_k(cl_k), .rstn(rstn), .y(cl_ps));
35
          debounce DB_cr(.x(cr), .clk(clk), .rstn(rstn), .y(cr_db));
36
          take_posedge PE\_cr(.x(cr\_db), .clk(clk), .rstn(rstn), .y(cr\_ps));
37
38
39
          parameter S0 = 2'd0, S1 = 2'd1, S2 = 2'd2, S3 = 2'd3;
40
41
          reg [1:0] cs, ns;
42
43
         always @(posedge clk, negedge rstn) begin
             if (!rstn) cs <= S0;
45
              else cs <= ns;
46
         end
47
48
         always @(*) begin
49
             ns = cs;
50
             en_a = 0; en_b = 0; en_f = 0;
              a_in = a_out; b_in = b_out; f_in = f_out;
51
52
              sel_ddp = 0;
53
             state = 4'b0001;
54
             case (cs)
55
                  S0: begin
56
                      sel_ddp = 0;
57
                      state = 4'b0001;
58
                      if (ipt) begin
59
                          en_a = 1; a_in = {a_out[27:0], hd};
60
                      end
                      if (cl_ps) ns = S3;
62
                      else if (cr_ps) ns = S1;
63
                  end
64
                  S1: begin
65
                      sel_ddp = 1;
67
                      state = 4'b0010;
68
                      if (ipt) begin
69
                          en_b = 1; b_in = {b_out[27:0], hd};
70
                      end
                      if (cl_ps) ns = S0;
72
                      else if (cr_ps) ns = S2;
73
                  end
74
75
                  S2: begin
76
                      sel_ddp = 2;
77
                      state = 4'b0100;
```


```
78
                      if (ipt) begin
79
                          en_f = 1; f_in = hd[2:0];
80
81
                      if (cl_ps) ns = S1;
82
                      else if (cr_ps) ns = S3;
83
                  end
84
                  S3: begin
85
86
                      sel_ddp = 3;
87
                      state = 4'b1000;
                      if (cl_ps) ns = S2;
88
29
                      else if (cr_ps) ns = S0;
90
91
              endcase
92
         end
     endmodule
93
```

仿真结果与分析

1.ALU**仿**真


• 首先使用手动构造的几组数据做初步检验:

```
1
      module alu_tb_handmade;
  2
          reg signed [31:0] a, b;
  3
          reg [2:0] f;
  4
          wire [31:0] y;
  5
          wire [2:0] t;
  6
  7
          alu #(.WIDTH(32)) ALU (.a(a), .b(b), .f(f), .y(y), .t(t));
  8
  9
          initial begin
 10
 11
              // binary and decimal aritmetic test
              a = 5; b = 11;
 12
 13
              f = 0; #1; f = 1; #1; f = 2; #1; f = 3; #1; f = 4; #1;
              a = 3; b = -4;
 14
 15
              f = 0; #1; f = 1; #1; f = 2; #1; f = 3; #1; f = 4; #1;
              a = -5; b = -7;
 16
 17
              f = 0; #1; f = 1; #1; f = 2; #1; f = 3; #1; f = 4; #1;
              a = 6; b = 6;
 18
              f = 0; #1; f = 1; #1; f = 2; #1; f = 3; #1; f = 4; #1;
 19
 20
 21
              #2;
 22
              // binary shift test
 23
 24
              a = 32'b1010_1001; b = 4;
 25
              f = 5; #1; f = 6; #1; f = 7; #1;
 26
              a = 32'b1111_1111_1111_1111_1111_1111_1011_0000; b = 8;
 27
              f = 5; #1; f = 6; #1; f = 7; #1;
 28
          end
 29
      endmodule
```



• 之后随机生成数据 (可以配合计算机验证)

```
1
      module alu_tb;
  2
           reg [31:0] a, b;
  3
           reg [2:0] f;
           wire [31:0] y;
  4
  5
           wire [2:0] t;
  6
           alu #(.WIDTH(32)) ALU (.a(a), .b(b), .f(f), .y(y), .t(t));
  7
  8
  9
           integer seed = 100;
 10
           initial begin
 11
                   forever begin
 12
 13
                   a = $random();
 14
                   f = $random();
                   b = \frac{n}{m}
 15
 16
                   if (f >= 5) begin
                       b = b[4:0];
 17
 18
                   end
 19
                   #5;
 20
               end
 21
           end
 22
       endmodule
```



2.MAV**仿真**

• 该部分仿真有两个目的,分析模块的正确性,以及确认是否能在当周期立即得到结果。



。可以发现满足要求。


3.ALU_TEST模块

由于ALU已经经过测试,此部分不做仿真,直接上板测试。

电路设计与分析

1.ALU模块

• RTL电路图:




• 资源使用: (非时序电路, 无Time Report)

	Resource	Utilization	Available	Utilization %
0	LUT	410	63400	0.65
	IO	102	210	48.57

2.MAV模块

• RTL电路图: (大图,可放大)



• 时间情况:

	Setup		Hold		Pulse Width			
	Worst Negative Slack (WNS):	5.505 ns	Worst Hold Slack (WHS):	0.119 ns	Worst Pulse Width Slack (WPWS):	4.500 ns		
0	Total Negative Slack (TNS):	Total Negative Slack (TNS): 0.000 ns Total Hold Slack (THS): 0.000 ns Total F		Total Pulse Width Negative Slack (TPWS):	0.000 ns			
0	Number of Failing Endpoints: 0		Number of Failing Endpoints: 0		Number of Failing Endpoints:	0		
	Total Number of Endpoints:	147	Total Number of Endpoints:	147	Total Number of Endpoints:	85		
	All user specified timing constra	ints are me	t.					

• 资源使用:

	Name 1	Slice LUTs (63400)	Slice Registers (126800)	Slice (15850)	LUT as Logic (63400)	Bonded IOB (210)	BUFGCTRL (32)
	∨ N mav	35	84	18	35	35	1
	I ALU (alu)	0	0	4	0	0	0
	ANS (registerparameterized0)	0	16	5	0	0	0
	I CNT (cnt)	16	2	6	16	0	0
0	I CU (cu)	1	1	1	1	0	0
	▼ EN_LS (register)	1	1	1	1	0	0
	MI1 (registerparameterized0_0)	0	16	6	0	0	0
	■ MI2 (registerparameterized0_1)	1	16	8	1	0	0
	■ MI3 (registerparameterized0_2)	16	16	9	16	0	0
	I SUM3 (registerparameterized0_3)	0	16	4	0	0	0

3.ALU_TEST模块

- 此部分由于状态机未单独提取出,RTL电路图较杂乱,不再展示。
- 时间性能如下:

	Setup		Hold		Pulse Width			
	Worst Negative Slack (WNS):	4.312 ns	Worst Hold Slack (WHS):	0.162 ns	Worst Pulse Width Slack (WPWS): 4.500 ns			
0	Total Negative Slack (TNS):	0.000 ns	Total Hold Slack (THS):	0.000 ns	Total Pulse Width Negative Slack (TPWS): 0.000 ns			
Ü	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints: 0			
	Total Number of Endpoints:	399	Total Number of Endpoints:	399	Total Number of Endpoints: 252			
	All was an acidical time in a sametra							

• 使用资源如下:


	Name 1	Slice LUTs (63400)	Slice Registers (126800)	F7 Muxes (31700)	Slice (15850)	LUT as Logic (63400)	Bonded IOB (210)	BUFGCTRL (32)
0	∨ N alu_test	741	254	4	209	741	42	1
	I ALU (alu)	0	0	0	15	0	0	0
	> I DB_cl (debounce)	82	54	0	24	82	0	0
	> I DB_cr (debounce_0)	83	54	0	26	83	0	0
	> I DDP (dynamic_display)	65	36	0	22	65	0	0
	PE_cl (take_posedgeparameterized0)	2	2	0	2	2	0	0
	PE_cr (take_posedgeparameterized0_1)	2	2	0	2	2	0	0
	I PS_SW (take_posedge)	34	32	0	15	34	0	0
	I REG_A (register)	192	32	0	72	192	0	0
	I REG_B (register_2)	184	32	0	81	184	0	0
	REG_F (registerparameterized0)	113	3	4	47	113	0	0
	▼ REG T (register parameterized0 3)	0	3	0	1	0	0	0

• 注意: 这里的时间和资源情况是整个模块的情况。如果想要单独考虑ALU的情况,应该考虑像数电实验labH1一样,给输入输出接上寄存器后,调整时钟周期直接跑综合、实现。

测试结果与分析


- 1. 请拍照并附上实验上板结果,以佐证设计的正确性;
- 2. 对实验上板结果进行简要的说明。

1.MAV上板测试



与PPT中相同输入顺序,输入到6时,结果为4.

2.ALU_TEST**上板测试**



这是第一个操作数为2, 第二个操作数为3, 功能为0 (减法+比较) 时的输出。

总结

- 本次实验完成了ALU模块及其上板测试,并利用ALU实现了求4个数的滑动平均。
- 这次实验总体给人的感觉是上来就上强度了。看起来本次实验内容不多,实际上很多地方实现很有难度。