

Contents


- 1. Unix 사용법
- 2. NC-Verilog를 이용한 simulation
- 3. Simvision을 이용한 파형 분석
- 4. Design Vision을 이용한 합성
- 5. Labs



- 파일 유틸리티
- mv <oldFileName> <newFileName>
 - 파일이나 디렉토리의 이름변경. 현재 파일의 디렉토리 변경
- pwd
 - ☞ 현재의 작업 디렉토리가 무엇인지 출력
- cd <directoryName>
 - 해당 디렉토리로 이동. 디렉토리 이름을 주어지지 않은 경우엔 홈 디렉토리로 이동
- ◆ cp <oldFileName> <newFileName> (파일 복사)
- ♦ rmdir <directoryName> (디렉토리 제거)
- mkdir <directoryName> (디렉토리를 만들기)
- ◆ rm <fileName> (파일 삭제)

Unix 사용방법

- 절대 경로와 상대 경로
 - ◈ 현재 위치가 class 디렉토리에 있다고 가정할때



절대경로	상대경로	
르네 6 포	0410I	
/school/class/A	А	
/school/B	/B	
/company/C	//company/C	

• 디렉토리 용보기: Is [-a] [-l]

Unix 사용방법


- 텍스트 에디터 종류
- 1) 명령어 vi
- 2) 명령어 gvim
 - GUI 환경사용
- 3) 명령어 gedit
 - GUI 환경사용




- NC-Verilog로 디자인을 compile 및 simulation 하는 방법
 - 1) 정식 명령어: ncverilog +access+rwc 파일명(*.v)
 - 2) 실습환경에서 설정된 alias 명령어: nc 파일명(*.v)




- Design Browser Window
 - 프롬프트 상에서 simvision을 타이핑하고 Enter를 누르면 다음과 같은 window가 뜬다. 실행위치: user의 lab# 디렉토리



- Design Browser Window
 - ♦ database (*.trn, *.dsn, *.vcd) 열기를 선택한다. (첫 번째 방법)




- Design Browser Window
 - ♦ database (*.trn, *.dsn, *.vcd) 열기를 선택한다. (두 번째 방법)




Design Browser Window

*.trn(transition files)이나 *.dsn(design files) 또는 *.vcd (vcd files)를 선택




Design Browser Window

◈ 보기 원하는 신호들을 드래그하여 선택하고 waveform 아이콘을 선택



Waveform Window

◈ 파형을 축소 확대 하며 출력 값을 확인한다.




Waveform Window

- + Zoom in incrementally
- Zoom out incrementally
- Display all of the waveform data in the window
- Display the waveform data between cursor
- Move cursor to previous edge of selected signals
- Move cursor to next edge of selected signals


Waveform Window

◈ 진수를 바꾸려면 Format -> Radix -> (Binary or Decimal or ...)




Simvision을 이용한 파형 분석

• 전체과정






- Graphical Interface
 - ◈ 'design_vision & '를 실행한다. 실행위치: user의 lab# 디렉토리
 - Design-Vision 은 기본적으로 TCL 기반의 명령어를 사용한다.




Check Default Setup (1)

Pop-up Menu 중 File → Setup... 을 선택한다.




- Check Default Setup (2)
- Window의 Defaults 항목에서 Link Library(* *.db)와 Target Library(*.db), Symbol Library(*.sdb)에 자신이 사용하고자 하는 library를 setting한다.




- Check Default Setup (3)
 - Link libray: * class.db (your_library.db 는 삭제)
 - Target library: class.db (your_library.db 는 삭제)
 - Symbol library: class.sdb (your_library.sdb 는 삭제)
 - class.db 및 class.sdb 위치:
 - 현재 위치가 lab# 일 때: ../techlib/

- Design Read
 - 합성하고자 하는 source code를 읽는다.
 - File → Read… ☐ File → Analyze…, Elaborate…




Symbol View (1)


Hier.1 ' 창에서 Top module의 이름을 선택한 다음
 Schematic → New Symbol View 를 선택한다.



- Symbol View (2)
 - 설계자가 만든 module의 입출력 포트를 확인할 수 있다.




- Schematic View (1)
 - Schematic → New Design Schemaitc View 를 선택한다.




Schematic View (2)

■ 합성 전의 게이트 수준의 회로를 확인해 볼 수 있다.




Views




Clock Constraints (1)

- ◆ Symbol View 상태에서 Clock Port를 선택한다.
- → 그 다음 Attributes → Specify Clock... 을 선택한다.




Design Vision을 이용한 합성

- Clock Constraints (2)
 - ◆ 원하는 clock의 period와 edge를 설정한다.
 - Don't Touch Network를 선택한다.



- Design Constraints (1)
- ◆ Optimization 과정을 위한 Constraints를 설정한다.
 - Attributes → Optimization Constraints → Design Constraints...
 를 선택한다.




Design Constraints (2)

- Optimization 과정을 위한 Constraints를 설정한다.
 - Popup된 창에서 Max Area, Max fanout 등 을 설정한다.

Optimization constra	ints	
	Constraint va	
Max arga :	0	
Max dynamic power:		
Max leakage power:		
Max total power:		
Design rules	The State	
Max tanout: 15		
Max transition:		
ок 1	Cancel	Apply

- Design Optimization (1)
 - ◆ Optimization 과정을 수행한다.
 - Design → Compile Design...을 수행한다.




Design Vision을 이용한 합성

- Design Optimization (2)
 - ◆ Optimization 의 단계를 결정하는 부분으로서 보통 Medium을 선택하여 수행한다.


П			G 68 25 (475-07
Mapping option Map design Map effort Arga effort	medium 💌		☐ Incremental mapping ☐ Allow boundary conditions ☐ Auto ungroup ☐
Dealgn rule opt Fix dealgn ru Optimize ma Fix dealgn ru Fix hold time	iles and optimize mapping exping only iles only	Verification o	ign
Background on Background	empilation options		1200
1000	Acedela.		
Logi Skaring			

Design Vision을 이용한 합성

- Design Optimization (3)
 - Optimization 수행한 후 다음과 같은 계층 구조를 볼 수 있으며,
 Schematic View를 통하여 게이트 수준의 회로 구성을 볼 수 있다.




- Report Area (1)
 - ◆ 합성된 회로의 area, timing, power 등의 정보를 얻는
 다.
 - Design → Report Area... 를 선택하여 크기를 확인한다.




Design Vision을 이용한 합성

- Report Area (2)
 - 다음과 같은 Popup 창이 나오면 OK 버튼을 누른다.
 - Report 창이 뜨면 정보를 확인한다.





- Report Timing (1)
 - Timing → Report Timing Path... 를 선택하여 지연시간을 확인한다.



Design Vision을 이용한 합성


- Report Timing (2)
 - 다음과 같은 Popup 창이 나오면 OK 버튼을 누른다.
 - Report 창이 뜨면 정보를 확인한다






Netlist Save (1)

◆ File → Save As... 를 선택한다.



- Netlist Save (2)
 - ◆ Format은 VERILOG (v)를 선택하고 원하는 이름으로 저장한다.



[Tool 사용 예제 위치]

directoy: ./example/

• design: ./example/spram_g.v ← RTL 디자인

[RTL level 실습]

- 1) RTL simulation
 - ➤ ./example/nc spram_g_tb.v ← NC-verilog를 사용한 simulation
- 2) 상기 '1)'의 RTL simulation 결과를 Simvision을 통해 signal wave form 확인
 - ./example/spram_g_64x16_shm/spram_g_64x16_shm.trn 파일에 simulation 결과가 저장되며,

Simvision 을 사용하여 simulation 결과 확인

Tool 사용 실습- (2/2)

[Gate level 실습]

- 1) Gate-level logic synthesis
 - ▶ DesignVison (DC) 으로 spram_g.v 디자인 파일을 logic synthesis 후 spram_g_syn.v 이름으로 저장
 - "주의: Synthesis 후 그 결과를 파일로 저장할 경우 파일이름이 RTL 원본 디자인 파일 이름과 다르게 할 것 (같게 되면 원본 디자인 파일이 override 됨)"

2) Gate-level simulation


- ➤ spram_g_tb.v 파일 내용을 수정
 - → `define GATE_SIM 활성화(uncomment 처리) 시킨 후 저장
- NC-verilog를 사용한 simulation
 - → ./example/nc spram_g_tb.v
- > simulation 결과 확인
 - → ./example/spram_g_64x16_syn_shm/spram_g_64x16_syn_shm.trn 에 simulation 결과가 저장되며 Simvision 을 사용하여 결과 확인



IDEC


Lab. 1: 4-to-1 Mux

4-to-1 Mux block



· 4-to-1 Mux block spec.

- 3-bit 4 data inputs (a, b, c, d)
- 3-bit data output (y)
- 2-bit select input (sel)
- Use "case" statement
- Default output value is '0' for 'x' or 'z' on the "sel" input
- 모듈이름: mux4_1
- 모듈 설계 파일이름: mux4_1.v,
- 모듈의 게이트레벨 합성파일이름: mux4_1_syn.v (netlist file)
- Test bench 파일이름: mux4_1_tb.v (주어짐)
- 4-to-1 Mux block waveform (RTL Sim.)
- RTL sim. 과 Gate sim. 결과 비교하기



Lab. 1: 4-to-1 Mux


· 4-to-1 Mux block test bench

```
`timescale 1ns / 1ps
//`define GATE_SIM
`ifndef GATE SIM
 'include "mux4_1.v" // design for RTL sim.
`else
 'include "mux4_1_syn.v" // design for gate sim.
  'include "../techlib/class.v" // tech. lib. for gate sim.
`endif
module tb mux4 1;
wire[1:0] out;
reg[2:0] a, b, c, d;
reg[1:0] sel;
// Connect DUT to test bench
mux4_1 u_mux(out, a, b, c, d, sel);
```

```
initial
begin
`ifndef GATE_SIM
  $shm_open("mux4_1_shm"); // for RTL design
`else
  $shm_open("mux4_1_syn_shm"); // for netlist design
`endif
   $shm probe("AMCTF");
   a = 3'b111;
   b = 3'b100:
   c = 3'b010:
   d = 3'b110;
   sel = 2'b00;
   #10 \text{ sel} = 2'b01;
   #10 \text{ sel} = 2'b10;
   #10 sel = 2'b11;
   #40 $finish;
end
endmodule
```

Lab. 2: 4-to-1 Mux_wrong

• 4-to-1 Mux wrong block




- 4-to-1 Mux_wrong block spec.
 - Lab.1 4-to-1 Mux 의 verilog code 에서 sensitivity list 상의 입력포트 'c' 를 삭제 한 후 RTL Sim. 및 Gate Sim. 결과를 비교하기.
 - 모듈이름: mux4_1_wrong
 - 모듈 설계 파일이름: mux4_1_wrong.v,
 - 모듈의 게이트레벨 합성파일이름:

mux4_1_wrong_syn.v (netlist file)


- Test bench 파일이름: mux4_1_wrong_tb.v (주어짐)

• 4-to-1 Mux_wrong block waveform (RTL Sim.)



Lab. 3: Comparator


Comparator block



Comparator block waveform

Comparator block spec.

- -두 개의 입력을 비교하여 등가 여부를 판별
- -y1은 a1, a2의 비교 결과 출력
- y2은 b1, b2의 비교 결과 추력
- → y1 두 수가 같을 때: logic 값 '1' 출력
 - 두 수가 다를 때: logic 값 '0' 출력
- → y2 모듈 설계이름: comparator
 - Input ports: a1, a2, b1, b2 [각 3-bit]
 - output ports: y1, y2 [각 1-bit]
 - 모듈 설계 파일이름: comparator.v,
 - 모듈의 게이트레벨 합성파일이름: comparator syn.v (netlist file)
 - Test bench 파일이름: comparator_tb.v (만들기)




IDEC

Lab. 4: 4-bit up counter

• 4-bit up counter block




4-bit up counter test bench diagram



- 4-bit up counter spec.
- 4-bit synchronous up counter.
- Active high, synchronous reset.
- Active high enable
- 모듈이름: up_counter
- 모듈 설계 파일이름: up_counter.v,
- 모듈의 게이트레벨 합성파일이름: up_counter_syn.v (netlist file)
- Test bench 파일이름: up_counter_tb.v (제공됨)

4-bit up counter waveform



Lab. 4: 4-bit up counter

```
`timescale 1ns / 1ps
//`define GATE SIM
`ifndef GATE SIM
 'include "up counter.v" // design for RTL sim.
`else
 'include "up counter syn.v" // design for gate sim.
 `include "../techlib/class.v" // tech. lib. for gate sim.
`endif
module up counter tb();
// Declare inputs as regs and outputs as wires
reg clock, reset, enable;
wire [3:0] counter out;
// Connect DUT to test bench
up counter U counter (clock, reset, enable, counter out);
// Clock generator
always begin
 #5 clock = ~clock; // Toggle clock every 5 ticks
end
```

```
// Initialize all variables
initial begin
`ifndef GATE SIM
 $shm open("up counter shm"); // for RTL design
'else
  $shm open("up counter syn shm"); // for netlist design
`endif
 $shm probe("AMCTF");
  $display ("time\t clk reset enable counter");
 $monitor ("%g\t %b %b %b %b",
             $time, clock, reset, enable, counter out);
  clock = 1;  // initial value of clock
 reset = 0; // initial value of reset
 enable = 0; // initial value of enable
 #5 reset = 1; // Assert the reset
 #10 reset = 0; // De-assert the reset
 #10 enable = 1; // Assert enable
 #200 enable = 0; // De-assert enable
 #5 $finish; // Terminate simulation
end
                                                         51
endmodule
```



Thank you!