


摩爾定律，精簡指令集

1. 電晶體數量密度依 [Moore's law](#) 每3年增加為4倍的一個主要原因是？



為什麼增加的速度如此固定？

2. 如果計算機的速度每3年增加為4倍，9年后變為幾倍？（[交大 lec02](#)

08:52)

1. ① 製程大小穩定下降

② 僅做光學技術縮小，並不是架構上的改變

2. $9 \div 3 = 3$ (經3個週期)

9年後變為 $4 \times 4 \times 4 = 64$ 倍

($1 \text{ EFLOPS} = 10^9 \text{ GFLOPS}$)

③ 1985 Cray-2: 1.9 GFLOPS

2026 超級電腦: 1.2~2 EFLOPS

Moore's Law: 效能(電晶體數量) 每2年翻一倍

(實際) $\frac{2 \times 10^{18}}{2 \times 10^9} = 10^9$ (倍)

(理論)

2026 - 1958 = 37 年

翻倍次數: $37 \div 3 = 12$

增長倍率: $4^{12} \approx 4 \times 10^9$

符合 Moore's Law

④ Intel Core i9-13900K

速度: 1000 GFLOPS

⑤ ~~9 TFLOPS = 1000 GFLOPS~~

若 ~~Intel Core i9 用 2 TFLOPS~~

i9
Cray-2 $\frac{1000}{2}$ (GFLOPS) = 500 倍 #

4. 散熱問題

5. CISC, RISC的主要差別是什麼？各有什麼優缺點？現在的手機都使

用CISC, 還是RISC？為什麼？

5. CISC: 複雜指令集 → 一條指令可以執行多個低階操作

RISC: 精簡指令集 → 每條指令只做一件事

	優	缺
CISC:	編譯後程式碼佔用空間小 用高階語言開發較簡單	複雜、耗電
RISC:	功耗低	程式碼佔用 空間大

手機幾乎全都用 RISC ⇒ 原因: 省電

6. RISC盡量在CPU的暫存器（是最快的記憶體元件，和CPU同步沒延遲）裡工作，避免額外的讀寫記憶體時間延遲。稱為載入-儲存架構（load-store architecture）。精簡指令集計算機（RISC）指令架構（例如PowerPC、SPARC、RISC-V、ARM架構和MIPS架構）都是載入-儲存架構。

記憶體CAS 延遲 (CL) 是：收到讀寫要求後，記憶體準備資料所需要的時間。考慮記憶體CAS 延遲 (CL)，DDR5-5000MHz/CL40 的記憶體頻率為？和頻率3G的CPU的暫存器相差幾倍？載入-儲存架構是不是必須的？以DDR5-3200 為例, 其I/O bus is clocked at 一半：

1600MHz

① $5000 \div 2 = 2500 \text{ MHz}$

記憶體頻率 = 2500 Hz

② 運作頻率與 CPU 核心同步

CPU 是 3 GHz 時，暫存器反應速率 3000 MHz

$\frac{3000}{2500} = 1.2 \text{ 倍}$

$\times 40 = 48$

暫存器需花 1 cycle

記憶體 CL = 40 cycle

$$\frac{\frac{1}{2500} \times 40}{\frac{1}{3000}} = 48$$

③ 對 RISC 來說是必須的。

RISC 能維持高效能流水線的基礎

