Les instructions courantes de l'ARM Cortex-M3

Vincent Mahout vincent.mahout@insa-toulouse.fr

January 12, 2017

Liste des suffixes "condition" possibles

Suffixe	Condition	Fanions
EQ	Égalité (EQual)	Z = 1
NE	Non égalité (Non Equal)	Z = 0
CS	Dépassement de capacité (Carry Set)	C = 1
HS	Plus grand ou égal (non signé) (Higher or Same)	
CC	Pas de dépassement de capacité (Carry Clear)	C = 0
LO	Plus petit (non signé) (Lower)	
\mathbf{MI}	Négatif (Minus)	N = 1
\mathbf{PL}	Positif (PLus)	N = 0
VS	Dépassement (signé) (oVerflow Set)	V = 1
VC	Pas de dépassement (signé)	V = 0
	$(sign\'e)(oVerflow\ Clear)$	
HI	HI Plus grand (non signé)	
	(Unsigned HIgher)	
LS	Plus petit ou égal (non signé)	$C=0 \ OU \ Z=1$
	(Unsigned Lower or Same)	
GE	Plus grand ou égal(signé)	N = V
	(Signed Greater than or Equal)	
LT	Plus petit (signé) (Signed Less Than)	$N \neq V$
\mathbf{GT}	Plus grand (signé) (Signed Greater Than)	Z = 0 ET N = V
LE	Plus petit ou égal(signé)	$Z = 1 \text{ OU N} \neq V$
	(Signed Less than or Equal)	

CMP a,b B??				
	a,b signés	a,b non signés		
=	EQ	EQ		
<	MI	LO		
\leq	LE	LS		
>	GT	HI		
>	GE	HS		

Les instructions arithmétiques $\,$

NOP	16/32		Pas d'opération
NOP <c></c>	_		ne fait rien
ADC	16/32		Addition avec Carry
ADC{S} <c< td=""><td>> {<rd></rd></td><td>>,} <rn>, #<const></const></rn></td><td>$Rd \leftarrow Rn + const$</td></c<>	> { <rd></rd>	>,} <rn>, #<const></const></rn>	$Rd \leftarrow Rn + const$
			+ fanion C
$ADC{S}< c$	> { <rd></rd>	>,} <rn>, <rm> {,<shift>}</shift></rm></rn>	$\mathrm{Rd} \leftarrow \mathrm{Rn} \ + \mathrm{shift}(\mathrm{Rm})$
		•	+ fanion C
ADD	16/32		Addition simple
$ADD{S}< c$	> { <rd></rd>	>,} <rn>,#<const></const></rn>	$Rd \leftarrow Rn + const$
$ADD{S}< c$	> { <rd></rd>	$>$, $<$ Rn $>$, $<$ Rm $>$ $\{$, $<$ shift $>$ $\}$	$Rd \leftarrow Rn + shift(Rm)$
		>,} SP, # <const></const>	$\mathrm{Rd} \leftarrow \mathrm{SP} + \mathrm{const}$
	> { <rd></rd>	>,} SP, <rm>{,<shift>}</shift></rm>	$Rd \leftarrow SP + shift(Rm)$
MLA	32		Multiplication et addition
	Rd>, <i< td=""><td>Rn>, <rm>, <ra></ra></rm></td><td>$\mathrm{Rd} \leftarrow (\mathrm{Rn} \ * \ \mathrm{Rm}) + \mathrm{Ra}$</td></i<>	Rn>, <rm>, <ra></ra></rm>	$\mathrm{Rd} \leftarrow (\mathrm{Rn} \ * \ \mathrm{Rm}) + \mathrm{Ra}$
MLS	32	Mu	ltiplication et soustraction
MUL	16/32	Multiplica	tion - Résultats sur 32 bits
	> { <rd></rd>	>,} <rn>, <rm></rm></rn>	$Rd \leftarrow Rn * Rm$
RSB	16/32		Soustraction inversée
RSB{S} <c></c>	> { <rd></rd>	,} <rn>, #<const></const></rn>	$\mathrm{Rd} \leftarrow \text{-} \; \mathrm{Rn} + \mathrm{const}$
	> { <rd></rd>	,} <rn>, <rm> {,<shift>}</shift></rm></rn>	$Rd \leftarrow -Rn + shift(Rm)$
SBC	16/32		Soustraction avec Carry
SBC{S} <c></c>	> { <rd></rd>	,} <rn>, #<const></const></rn>	$Rd \leftarrow Rm - const$
			+ fanion C
SBC{S} <c></c>	> { <rd></rd>	$,\} < Rn>, < Rm> \{, < shift>\}$	$Rd \leftarrow Rm - shift(Rm)$
CDIII		I	+ fanion C
SDIV	32		Division signée
	$\langle \text{Rd} \rangle, \}$	<rn>, <rm></rm></rn>	$Rd \leftarrow Rn \div Rn$
SMLAL	32	Multiplication	n signée et addition 64 bits
SMLAL <c></c>	$ ightarrow < \mathrm{Rd}_{pf} >$	>, $<$ Rd _{PF} $>$, $<$ Rn $>$, $<$ Rm $>$	$[\mathrm{Rd}_{PF}:\mathrm{Rd}_{pf}]\leftarrow\mathrm{Rn}*\mathrm{Rm}$
CNATITI			$+[\mathrm{Rd}_{PF}:\mathrm{Rd}_{pf}]$
SMULL	32		gnée - résultats sur 64 bits
		$>, < $ Rd $_{PF}>, < $ Rn $>, < $ Rm $>$	$[\operatorname{Rd}_{PF}:\operatorname{Rd}_{pf}] \leftarrow \operatorname{Rn} * \operatorname{Rm}$
SSAT	32		Saturation signée
SSAT <c> <</c>	<rd>,#<</rd>	$< mm5>, < Rn> \{, < shift>\}$	$\operatorname{si}\left(\operatorname{Rn}<0\right)\operatorname{Rd}\leftarrow$
			$\min(-2^{(imm5-1)}, \text{shift}(\text{Rn}))$
			$\operatorname{si}\left(\operatorname{Rn}>0\right)\operatorname{Rd}\leftarrow$
			$\max(2^{(imm5-1)} - 1, \text{shift}(Rn))$

SUB	16/32		Soustraction simple
$SUB\{S\}{<}c{>}$	{ <rd>}</rd>	\cdot , <rn>,#<const></const></rn>	$Rd \leftarrow Rn - const$
$SUB{S}{<}c>$	{ <rd>}</rd>	· , <rn>, <rm> {,<shift>}</shift></rm></rn>	$Rd \leftarrow Rn - shift(Rm)$
$SUB\{S\}{<}c{>}$	{ <rd>}</rd>	\cdot ,SP,# $<$ const $>$	$Rd \leftarrow SP - const$
$SUB\{S\}{<}c{>}$	{ <rd>}</rd>	· ,SP, <rm> {,<shift>}</shift></rm>	$Rd \leftarrow SP - shift(Rm)$
UDIV	32		Division non signée
UDIV $<$ c $>$ {	<rd>,} ·</rd>	<rn>, <rm></rm></rn>	$Rd \leftarrow Rn \div Rm$
UMLAL	32	Multiplication n	on signée et addition 64 bits
UMLAL <c></c>	$<\!\operatorname{Rd}_{pf}\!>$	<Rd _{PF} $>$, $<$ Rn $>$, $<$ Rm $>$	$[\mathrm{Rd}_{PF}:\mathrm{Rd}_{pf}]\leftarrow\mathrm{Rn}*\mathrm{Rm}$
			$+ \left[\operatorname{Rd}_{PF} : \operatorname{Rd}_{pf} ight]$
UMULL	32	Multiplication non s	signée - Résultats sur 64 bits
$\overline{\mathrm{UMUL}}<\mathrm{c}><$	$< \overline{\mathrm{Rd}_{pf}}>,$	$<\!\!\operatorname{Rd}_{PF}\!\!>,<\!\!\operatorname{Rn}\!\!>,<\!\!\operatorname{Rm}\!\!>$	$[\mathrm{Rd}_{PF}:\mathrm{Rd}_{pf}]\leftarrow\mathrm{Rn}*\mathrm{Rm}$
USAT	32		Saturation non signée
USAT <c> <</c>	Rd>,#<	$\text{cimm5}>, <\text{Rn}>\{, <\text{shift}>\}$	$Rd \leftarrow$
			$\max(2^{(imm5-1)} - 1, \text{ shift(Rn)})$

Les instructions logique et de manipulation de bits

AND	16/32		ET logique
AND{S}	<c> {<i< td=""><td>Rd>,} <rn>, #<const></const></rn></td><td>$\mathrm{Rd} \leftarrow \mathrm{Rn} \; \mathrm{AND} \; \mathrm{const}$</td></i<></c>	Rd>,} <rn>, #<const></const></rn>	$\mathrm{Rd} \leftarrow \mathrm{Rn} \; \mathrm{AND} \; \mathrm{const}$
AND{S}	<c> {<i< td=""><td><math display="block">Rd>, \\ <rn>, <rm> \\ (,<shift>)</shift></rm></rn></math></td><td>$Rn \leftarrow Rn \ AND \ shift(Rm)$</td></i<></c>	$Rd>, \\ , \\ (,)$	$Rn \leftarrow Rn \ AND \ shift(Rm)$
ASR	16/32	D	écalage arithmétique à droite
ASR{S}	<c $>$ $<$ R c	l>, <rm>, #<imm5></imm5></rm>	$Rd \leftarrow Rm >>_{imm5}$
ASR{S}<	<c $>$ $<$ R c	l>, <rn>, <rm></rm></rn>	$\mathrm{Rd} \leftarrow \mathrm{Rn} >>_{Rm}$
BFC	32	1	Effacement de champs de bits
BFC <c></c>	<rd>,</rd>	# <pf>, #<nb></nb></pf>	$\text{Rd}[\text{pf+Nb-1}:\text{pf}] \leftarrow 0$
BFI	32		Recopie de champs de bits
BFI <c></c>	<rd>,<</rd>	<rn>, #<pf>, #<nb></nb></pf></rn>	$Rd[pf+Nb-1:pf] \leftarrow Rn[Nb:0]$
BIC	16/32	Efface	ement de bits par masque ET
BIC{S}<	<c> {<r< td=""><td>d>,} <rn>, #<const></const></rn></td><td>$\mathrm{Rd} \leftarrow \mathrm{Rn} \; \mathrm{AND} \; \overline{(\mathrm{const})}$</td></r<></c>	d>,} <rn>, #<const></const></rn>	$\mathrm{Rd} \leftarrow \mathrm{Rn} \; \mathrm{AND} \; \overline{(\mathrm{const})}$
BIC{S}<	<c> {<r< td=""><td>d>,} <rn>, <rm> {,<shift>}</shift></rm></rn></td><td>$Rd \leftarrow Rn \ AND \ \overline{(shift(Rm))}$</td></r<></c>	d>,} <rn>, <rm> {,<shift>}</shift></rm></rn>	$Rd \leftarrow Rn \ AND \ \overline{(shift(Rm))}$
CLZ	32	Dénombre les bits de PF	à 0 devant le premier bit à 1 $$
CLZ <c></c>	<Rd $>$,	<rm></rm>	$Rd \leftarrow CLZ(Rn)$
EOR	16/32		OU Exclusif
EOR{S}	<c> {<f< td=""><td>Rd>,} <rn>, #<const></const></rn></td><td>$\mathrm{Rd} \leftarrow \mathrm{Rn} \; \mathrm{XOR} \; \mathrm{const}$</td></f<></c>	Rd>,} <rn>, #<const></const></rn>	$\mathrm{Rd} \leftarrow \mathrm{Rn} \; \mathrm{XOR} \; \mathrm{const}$
EOR{S}	<c> {<f< td=""><td>Rd>, < Rm>, < Rm> , < shift></td><td>$Rd \leftarrow Rn \ XOR \ shift(Rm)$</td></f<></c>	Rd>, < Rm>, < Rm> , < shift>	$Rd \leftarrow Rn \ XOR \ shift(Rm)$

LSL 16/32	Décalage logique à gauche
LSL{S} <c> <rd>, <rm>, #<imm5></imm5></rm></rd></c>	$Rd \leftarrow Rm << imm5$
LSL{S} <c> <rd>, <rn>, <rm></rm></rn></rd></c>	$Rd \leftarrow Rn << Rm$
LSR 16/32	Décalage logique à droite
LSR{S} <c> <rd>, <rm>, #<imm5></imm5></rm></rd></c>	$Rd \leftarrow Rm >> imm5$
LSR{S} <c> <rd>, <rn>, <rm></rm></rn></rd></c>	$Rd \leftarrow Rn >> Rm$
MVN 16/32	Complément à 1 logique
$MVN\{S\}{<}c{>}< Rd{>},\#{<}const{>}$	$Rd \leftarrow NOT(const)$
$MVN\{S\}{<}c{>}<{Rd}{>},<{Rm}{>}\left\{ ,<{shift}{>}\right\}$	$Rd \leftarrow NOT(shift(Rn))$
NEG 16/32	Complément à 2
NEG <c> {<rd>,} <rm></rm></rd></c>	$\mathrm{Rd} \leftarrow \mathrm{-Rm}$
ORN 16/32	OU logique complémenté
$ORN\{S\}{<}c{>}\;\{<\!Rd{>},\}\;{<}Rn{>},\;\#{<}const{>}$	$Rd \leftarrow Rm$
	OU NOT(const)
ORN{S} <c> {<rd>,} <rn>, <rm> {,<shift>}</shift></rm></rn></rd></c>	$Rd \leftarrow Rm$
OPP	OU NOT(shift(Rm))
ORR 16/32	OU logique
ORR{S} <c> {<rd>,} <rn>, #<const></const></rn></rd></c>	$Rd \leftarrow Rm \ OR \ const$
$ORR{S}{Rd>,},{,}$	$Rd \leftarrow Rm \ OR \ shift(Rm)$
RBIT 32	Transposition de bits
RBIT <c> <rd>, <rm></rm></rd></c>	$Rd[31-k] \leftarrow Rm[k] \text{ avec } k = 0 \dots 31$
REV 16/32	Inversion octets PF et pf
m REV < c > < Rd >, < Rm >	$Rd[31:24] \leftarrow Rm[7:0]$
	$Rd[23:16] \leftarrow Rm[15:8]$ $Rd[15:8] \leftarrow Rm[23:16]$
	$Rd[7:0] \leftarrow Rm[23:10]$ $Rd[7:0] \leftarrow Rm[31:24]$
REV16 16/32	Inversion octet PF et pf par $\frac{1}{2}$ mot
REV16 <c> <rd>, <rm></rm></rd></c>	$Rd[31:24] \leftarrow Rm[23:16]$
	$Rd[23:16] \leftarrow Rm[31:24]$
	$Rd[15:8] \leftarrow Rm[7:0]$
	$Rd[7:0] \leftarrow Rm[15:8]$
REVSH 16/32	Inversion signée d'un $\frac{1}{2}$ mot
REVSH <c> <rd>, <rm></rm></rd></c>	$Rd[31:8] \leftarrow Promotion signée (Rm[7:0])$
	$Rd[7:0] \leftarrow Rm[15:8]$
ROR 16/32	Rotation vers la droite
ROR{S} <c> <rd>>, <rm>>, #<imm5></imm5></rm></rd></c>	$Rd \leftarrow rotation(Rm, imm5 bits)$
ROR{S} <c> <rd>, <rn>, <rm></rm></rn></rd></c>	$Rd \leftarrow rotation(Rn, Rm \ bits)$

RRX	32		Rotation étendue vers la droite		
ROR{S}<	c > < Rd2	>, <rn>, <rm></rm></rn>	$Rd \leftarrow rotation([Rn,C], Rm bits$		
SBFX	32	Promotion signée	sur 32 bits d'un champs de bits		
SBFX <c></c>	<rd>,</rd>	<rn>, #<pf>, #<nb></nb></pf></rn>	$Rd[Nb-1:0] \leftarrow Rn[pf+Nb-1:pf]$		
			$Rd[31:Nb] \leftarrow Rd[pf+Nb-1]$		
SXTB	16/32	Promot	ion signée sur 32 bits d'un octet		
SXTB <c></c>	<Rd $>$,	$<$ Rm $>$ $\{$, $<$ rotation $>$ $\}$	$Rd \leftarrow rotation_{32}(Rn)[7:0]$		
			$Rd[31:8] \leftarrow Rd[7]$		
SXTH	16/32	Promotic	on signée sur 32 bits d'un $\frac{1}{2}$ mot		
SXTH <c></c>	<rd>,</rd>	$<\!\!\mathrm{Rm}\!\!>\{,<\!\!\mathrm{rotation}\!\!>\}$	$Rd \leftarrow rotation_{32}(Rn)[15:0]$		
			$Rd[31:8] \leftarrow Rd[15]$		
UBFX	16/32	Promotion non signée	sur 32 bits d'un champs de bits		
UBFX <c></c>	<rd>,</rd>	$<$ Rn $>$, $\#<$ pf $>$, $\#<$ Nb $>$ Rd[Nb-1 : 0] \leftarrow Rn[pf+Nb-1 : pf]			
			$Rd[31 : Nb] \leftarrow 0$		
UXTB	16/32	Promotion n	non signée sur 32 bits d'un octet		
UXTB <c></c>	> <rd>,</rd>	$Rd \leftarrow rotation_{32}((Rn)[7:0])$			
			$Rd[31:8] \leftarrow 0$		
UXTH	16/32	Promotion no	on signée sur 32 bits d'un $\frac{1}{2}$ mot		
UXTH <c></c>	> <rd>,</rd>	$, <$ Rm $> {, <$ rotation $>} $ Rd \leftarrow rotation ₃₂ ((Rn)[15 : 0]			
			$Rd[31:8] \leftarrow 0$		

Les instructions de transfert interne

ADR	16/32	Chargement d'adresse CODE	
ADR <c></c>	<rd>, <</rd>	(label>	$\mathrm{Rd} \leftarrow \mathrm{adresse} \; \mathrm{du} \; \mathrm{label}$
MOV	16/32		Transfert interne de registre
MOV{S}<	c> < Rd	>, # <const></const>	$Rd \leftarrow const$
MOV{S}<	c > < Rd >	>, <rm></rm>	$\mathrm{Rd} \leftarrow \mathrm{Rm}$
MOVT	32	Affectation des 16 bits de pf d'un registre	
MOVT <c></c>	> <rd>,</rd>	# <imm16></imm16>	$Rd[16:31] \leftarrow imm16$
MRS	32	Lecture d'un registre spécial	
MSR <c> ·</c>	<Rn $>$, $<$ s	spec_reg>	$Rn \leftarrow spec_reg$
MSR	32	Ecriture sur un registre spécial	

Les instructions de test

CMN	16/32	Addition sans affectation - Modification des fanions	
CMN <c></c>	> <rn>,</rn>	$\#{<}{\rm const}{>}$	$Fanions \leftarrow test(Rn + const)$
CMN <c></c>	> <rn>,</rn>	$<\!\!\mathrm{Rm}\!\!>\!\!\{,\!<\!\!\mathrm{shift}\!\!>\!\!\}$	$Fanions \leftarrow test(Rn + shift(Rm))$
CMP	16/32	Soustraction san	s affectation - Modification des fanions
CMP <c></c>	<rn>,</rn>	$\#{<}{const}{>}$	$Fanions \leftarrow test(Rn - const)$
CMP <c></c>	<rn>,</rn>	$<\!\!\mathrm{Rm}\!\!>\!\!\{,\!<\!\!\mathrm{shift}\!\!>\!\!\}$	$Fanions \leftarrow test(Rn - shift(Rm))$
TEQ	32 OU exclusif sai		s affectation - Modification des fanions
$\boxed{ \text{TEQ}{<}\text{c}{>}<&\text{Rn}{>},\#{<}\text{const}{>} }$		$\#{<}{\rm const}{>}$	$Fanions \leftarrow test(Rn\ XOR\ const\)$
TEQ <c></c>	TEQ <c> <rn>, <rm>{,<shift>}</shift></rm></rn></c>		$Fanions \leftarrow test(Rn\ XOR\ shift(Rm))$
TST	16/32	ET logique san	s affectation - Modification des fanions
TST <c> <rn>, #<const></const></rn></c>		$\#{<}{\mathrm{const}{>}}$	$Fanions \leftarrow test(Rn\ AND\ const\)$
TST <c></c>	<rn>,</rn>	$<$ Rm $>$ { $,<$ shift $>$ }	$Fanions \leftarrow test(Rn\ AND\ shift(Rm))$

1 Les instructions de saut

В	16/32		Branchement simple
$B{<}c{>}< label{>}$			$PC \leftarrow label$
BL	32		Branchement avec lien
BL <c> <label></label></c>			$LR \leftarrow @ \text{ de retour}$
			$PC \leftarrow label$
BLX	16		Branchement avec lien par registre
$BLX{<}c{>}<\!Rm{>}$			$LR \leftarrow @ \text{ de retour}$
			$PC \leftarrow Rm$
BX	16		Branchement par registre
BX < c > < Rm >			$PC \leftarrow Rm$
CBZ, CBNZ	16	В	ranchement conditionné sur la nullité d'un registre
CBZ < c > < Rm > -	<label $>$		$PC \leftarrow label \ si \ (Rm = 0)$
CBNZ <c> <rm></rm></c>	> <label></label>	>	$PC \leftarrow label si (Rm \neq 0)$
IT	16		Condition et saut de type sialors
$IT\{x\{y\{z\}\}\}\$ <firs< td=""><td>stcond></td><td></td><td>Fixe l'exécution du bloc d'instructions suivantes (max 4)</td></firs<>	stcond>		Fixe l'exécution du bloc d'instructions suivantes (max 4)
TBB, TBH	32		Table de saut relatif
TBB <c> [<rn>,</rn></c>	<rm>]</rm>		$Pc \leftarrow PC + Rn[Rm]$
TBH <c> [<rn>,</rn></c>	<rm>,</rm>	LSL #1]	$\mathrm{PC} + \mathrm{Rn}[\mathrm{Rm}]$

${\bf 2}\quad {\bf Les\ instructions\ de\ load/store}$

LDR et STR sont exprimées ici en version 32 bits mais se déclinent en 8 ou 16 bit en ajoutant 'B' ou 'H' au mnémonique.

LDR	Char	gement d'un registre avec u	n mot mémoire	
LDR <c> <r< th=""><th>t>, [<r< th=""><th>n> {, #±<imm>}]</imm></th><th></th><th>$Rt \leftarrow \mathcal{M}_{32}(Rn \pm imm)$</th></r<></th></r<></c>	t>, [<r< th=""><th>n> {, #±<imm>}]</imm></th><th></th><th>$Rt \leftarrow \mathcal{M}_{32}(Rn \pm imm)$</th></r<>	n> {, #± <imm>}]</imm>		$Rt \leftarrow \mathcal{M}_{32}(Rn \pm imm)$
LDR <c> <r< th=""><th>t>, [<r< th=""><th>n>, #±<imm>]!</imm></th><th></th><th>$Rn{\leftarrow}Rn{+}imm$</th></r<></th></r<></c>	t>, [<r< th=""><th>n>, #±<imm>]!</imm></th><th></th><th>$Rn{\leftarrow}Rn{+}imm$</th></r<>	n>, #± <imm>]!</imm>		$Rn{\leftarrow}Rn{+}imm$
				puis Rt $\leftarrow \mathcal{M}_{32}(Rn)$
LDR <c> <r< th=""><th>t>, [<r< th=""><th>n>], #±<imm></imm></th><th></th><th>$Rt \leftarrow \mathcal{M}_{32}(Rn)$</th></r<></th></r<></c>	t>, [<r< th=""><th>n>], #±<imm></imm></th><th></th><th>$Rt \leftarrow \mathcal{M}_{32}(Rn)$</th></r<>	n>], #± <imm></imm>		$Rt \leftarrow \mathcal{M}_{32}(Rn)$
				puis Rn←Rn+imm
LDR <c> <r< th=""><th>t>, $<$lal</th><th>bel></th><th></th><th>$Rt \leftarrow label$</th></r<></c>	t>, $<$ lal	bel>		$Rt \leftarrow label$
LDR < c > < R	t>, [PC	, #± <imm>]</imm>		$Rt \leftarrow \mathcal{M}_{32}(Pc \pm imm)$
LDR <c> <r< td=""><th>t>, [<r< th=""><td>$n>, < Rm> \{LSL, \# < shift>\}]$</td><td></td><td>$Rt \leftarrow \mathcal{M}_{32}(Rn + shift(Rm))$</td></r<></th></r<></c>	t>, [<r< th=""><td>$n>, < Rm> \{LSL, \# < shift>\}]$</td><td></td><td>$Rt \leftarrow \mathcal{M}_{32}(Rn + shift(Rm))$</td></r<>	$n>, < Rm> \{LSL, \# < shift>\}]$		$Rt \leftarrow \mathcal{M}_{32}(Rn + shift(Rm))$
STR	Décha	rgement d'un registre vers	ın mot mémoire	
STR < c > < R	t>, [<r< th=""><td>n> {,#±<imm>}]</imm></td><td></td><td>$\mathcal{M}_{32}(\mathrm{Rn}\pm\mathrm{imm})\leftarrow\mathrm{Rt}$</td></r<>	n> {,#± <imm>}]</imm>		$\mathcal{M}_{32}(\mathrm{Rn}\pm\mathrm{imm})\leftarrow\mathrm{Rt}$
STR < c > < R	t>, [<r< th=""><th>$m>$, <math>\#\pm<imm>]!</imm></math></th><th></th><th>$Rn{\leftarrow}Rn{+}imm$</th></r<>	$m>$, $\#\pm]!$		$Rn{\leftarrow}Rn{+}imm$
				puis $\mathcal{M}_{32}(Rn)\leftarrow Rt$
STR < c > < R	t>, [$<$ R	$n>$], $\#\pm<$ im $m>$		$\mathcal{M}_{32}(\mathrm{Rn}) \leftarrow \mathrm{Rt}$
				puis Rn←Rn+imm
		n>, <rm> {, LSL #<shift>}]</shift></rm>		$\mathcal{M}_{32}(\operatorname{Rn+shift}(\operatorname{Rm}))\leftarrow\operatorname{Rt}$
LDM	16/32			r d'adresses ascendantes
LDM < c > < R			$R_k \leftarrow \mathcal{M}_{32}(Rn)$	1 + 4 * (k - i) avec $k = ij$
LDM < c > < R	$R_k > !, \{R_i\}$	$-\mathrm{R}_{j}\}$	$R_k \leftarrow \mathcal{M}_{32}(Rn$	(k+4*(k-i)) avec $k=ij$
I DI (DD		T		puis Rn \leftarrow Rn + $4*(j-i)$
LDMDB	32			d'adresses descendantes
LDMDB <c></c>			 	4 * (k - i + 1) avec $k = ij$
LDMDB <c></c>	$\langle \mathbf{R}_k \rangle !,$	$\{R_i-R_j\}$	$R_k \leftarrow \mathcal{M}_{32}(\text{Rn} - \mathcal{M}_{32})$	4*(k-i+1)) avec $k = ij$
IDDD		Τ		puis Rn \leftarrow Rn - $4*(j-i)$
LDRD	32			Chargement double
LDRD <c> <</c>	Rt>, < 1	Rt2>, < litteral>		$Rt \leftarrow \mathcal{M}_{32}(litteral)$
LDDD	D	Dia [DC 1		$Rt2 \leftarrow \mathcal{M}_{32}(litteral+4)$
LDRD <c> <</c>	Rt>, <1	Rt2>, [PC, $\#\pm<\text{imm}>$]		$Rt \leftarrow \mathcal{M}_{32}(PC+imm)$
I DDD ()	Dr. D	ues [ab s [// Lat s s]]		$Rt2 \leftarrow \mathcal{M}_{32}(PC+imm+4)$
LDRD <c> <</c>	Rt>,< B	$Rt2>,[{,\#\pm}]$		$Rt \leftarrow \mathcal{M}_{32}(Rn+imm)$
I DDD (a)	D4> < D	049 [< Dro		$Rt2 \leftarrow \mathcal{M}_{32}(Rn + imm + 4)$
	1111/>,< I	$2t2>,[,\#\pm]!$		$Rn\leftarrow Rn+imm$ puis $Rt\leftarrow \mathcal{M}_{32}(Rn+imm)$
				et Rt2 $\leftarrow \mathcal{M}_{32}$ (Rn+imm+4)
LDRD <c> <</c>	Rt> < R	Rt2>,[<rn>],#±<imm></imm></rn>		$\frac{\text{Rt}\leftarrow\mathcal{M}_{32}(\text{Rn}+\text{imm}+1)}{\text{Rt}\leftarrow\mathcal{M}_{32}(\text{Rn}+\text{imm})}$
	, \	2 1 2 11/1/ 		$Rt2 \leftarrow \mathcal{M}_{32}(Rn+imm+4)$
				puis Rn←Rn+imm

STM	16/32	Déchargement multiple vers des adresses ascendantes		
STM < c > < 1	$R_k > , \{R_i$	$-R_j$	$\mathcal{M}_{32}(\operatorname{Rn} + 4*(k-i)) \leftarrow \operatorname{R}_k \text{ avec } k = ij$	
STM <c> <</c>	$R_k > !, \{R$	$_{i} ext{-} ext{R}_{j}\}$	$\mathcal{M}_{32}(\operatorname{Rn} + 4*(k-i)) \leftarrow \operatorname{R}_k \text{ avec } k = ij$	
			puis Rn \leftarrow Rn + 4 * $(j-i)$	
STMDB	32	Déchargemen	t multiple vers des adresses descendantes	
STMDB <c></c>	$<$ R $_k>$,	$\{R_i-R_j\}$	$\mathcal{M}_{32}(\operatorname{Rn} - 4 * (k - i + 1)) \leftarrow \operatorname{R}_k \operatorname{avec} k = ij$	
STMDB <c></c>	$<$ R $_k>$!	$\{R_i-R_j\}$	$\mathcal{M}_{32}(\operatorname{Rn} - 4 * (k - i + 1)) \leftarrow \operatorname{R}_k \text{ avec } k = ij$	
			puis Rn \leftarrow Rn - $4*(j-i)$	
STRD	32		Déchargement double	
STRD <c> <</c>	<Rt $>$, $<$ I	$Rt2>,[\{,\#\pm\}]$	$\mathcal{M}_{32}(\mathrm{Rn+imm}) \leftarrow \mathrm{Rt}$	
			$\mathcal{M}_{32}(\text{Rn}+\text{imm}+4)\leftarrow\text{Rt}2$	
STRD <c> <</c>	<Rt $>$, $<$ I	$Rt2>,[,\#\pm]!$	Rn←Rn+imm	
			puis $\mathcal{M}_{32}(Rn+imm)\leftarrow Rt$	
			et $\mathcal{M}_{32}(Rn+imm+4)\leftarrow Rt2$	
STRD < c > <	<Rt $>$, $<$ I	$Rt2>,[],\#\pm$	$\mathcal{M}_{32}(\mathrm{Rn+imm}) \leftarrow \mathrm{Rt}$	
			$\mathcal{M}_{32}(\mathrm{Rn}+\mathrm{imm}+4)\leftarrow\mathrm{Rt}2$	
			puis Rn←Rn+imm	
POP	16/32		Déstockage depuis la pile système	
POP <c> {F</c>	$\{R_i-R_j\}$		$\mathbf{R}_k \leftarrow \mathcal{M}_{32}(\mathrm{SP} + 4*(k-i)) \text{ avec } k = ij$	
			puis $SP \leftarrow SP + 4 * (j - i)$	
PUSH	16/32		Stockage vers la pile système	
PUSH <c> {</c>	$\{R_i-R_j\}$		$\mathcal{M}_{32}(SP - 4*(k-i+1)) \leftarrow R_k \text{ avec } k = ij$	
			puis SP \leftarrow SP - $4*(j-i)$	