Behavioral Simulaion

Synthese

```
.) File --> Build Project
    cd src
    VHDL-Files wähle(TB und pll nicht notwendig)
    OK
.) hierachisch ordnen
    pak,...ent-, arc-,...vga
.) File --> Save as
    cd syn(Dateiname: vga)
    [Falls Project schon vorhanden: open project[filename.prj]
.) Device Options
    Impl.Options
    Device: Altera Stratix EP1S25 -6
    Impl.Results: Resultfilenam: vga.vqm
    VHDL: Top Level Entity: vga
.) 25.175; FSM-Compiler, Res.Sharing
```

Quartus

- .) New Project Wizard
- .) Files hinzufügen(vga.vqm, vpll.vhd, vga_pll.bdf, ---.bsf)
- .) Einstellungen im Project Wizard machen
- .) Processing --> Start Compilation
- .) TCL-Script in download-Verzeichnis kopieren

RUN (vga.vhm für Pre-Layout)

.) Nochmal --> Processing --> Start Compilation

Download

- .) Tools --> Programmer
- .) Checkbox mit Configure auswählem und bei Hardwaresetup den Byteblaster
- .) Downloadbutton drücken(File.heißt diesmal vga pll.sof)