Implementação de uma Versão simplificada do caminho de dados do RISC-V.

Letícia Cristina A. Silva¹, Melissa Alanis S. Oliveira¹

¹Ciência da Computação – Universidade Federal de Viçosa (UFV) Florestal – MG – Brazil

leticia.c.silva@ufv.br, melissa.alanis@ufv.br

1. Introdução

A presente documentação aborda questões acerca da **implementação simplificada do caminho de dados do processador RISC-V**, sendo à equipe designado um subconjunto de instruções, as quais serão implementadas ao longo deste Trabalho Prático - tanto em simulação, quanto físico. O principal objetivo deste documento é relatar o percurso das instruções ao perpassarem o caminho de dados, implementado em **Verilog**, e serem, assim, sintetizados no **FPGA DE2-115 (Cyclone IV, Altera)**.

2. Desenvolvimento dos Módulos

Para a implementação do caminho de dados, a equipe baseou-se no modelo fornecido na especificação do trabalho, com os respectivos **módulos** e o **controle**. A partir do recebimento de um **arquivo.asm** (**instrucoes.asm**), tem-se a leitura das instruções, já transformadas em binário com o auxílio do **primeiro Trabalho Prático**, e o processamento destas no caminho de dados. Além disso, também foram utilizados **arquivos.asm** para inicializar o banco de registradores (**registradores.asm**) e a memória de dados (**dados.asm**).




Figure 1. Modelo do Caminho de Dados utilizado

Com relação às instruções, por mais que as padronizadas pelo modelo da especificação sejam add, sub, and, or, lw, sw e beq; a equipe recebeu o seguinte conjunto para ser trabalhado: **lh, sh, add, or, andi, sll, bne**. Vale salientar que o fato de algumas das instruções recebidas pelo grupo (**Half-words de 16 bits**) serem diferentes das "padrões" de 32 bits influencia diretamente no tratamento destas na **Memória de Dados**. A seguir, tem-se a imagem de uma tabela que contém a descrição das respectivas funções de acordo com os seus formatos - que variam entre os **formatos R, I e S**.

Formato S:

SH	imm[11:5]	rs2	rs1	funct3: 001	imm[4:0]	opcode: 0100011
BNE	imm[11:5]	rs2	rs1	funct3: 001	imm[4:0]	opcode: 1100011

Formato I:

LH	imm[11:0]	rs1	funct3: 001	rd	opcode: 0000011
ANDI	imm[11:0]	rs1	funct3: 111	rd	opcode: 0010011

Formato R:

ADD	funct7: 0000000	rs2	rs1	funct3: 000	rd	opcode: 0110011
OR	funct7: 0000000	rs2	rs1	funct3: 110	rd	opcode: 0110011
SLL	funct7: 0000000	rs2	rs1	funct3: 001	rd	opcode: 0110011

Figure 2. Instruções recebidas pela equipe

2.1. Módulo Program Counter (PC)

O PC constitui-se como um dos elementos cruciais do processador RISC-V, sendo este o responsável pelo armazenamento do endereço da próxima instrução que será buscada na memória de instrução e, ao ser executada, cruzará o caminho de dados. Neste módulo, o PC realiza um tipo de "**retroalimentação**", em que o endereço de saída, após passar pelo cálculo da próxima instrução, sempre retorna como o endereço do pc, tornando o fluxo do caminho de dados, assim, contínuo.

```
module PC(
   input clock,
   input reset,
   input wire [31:0] endereco_pc, // Endereco que vem do PC
   output reg [31:0] endereco_saida // Vem do PC+4 ou PC+imm
);
always @(posedge clock) begin
```

2.2. Módulo Memória de Instrução

A memória de instrução armazena todo o **conjunto de instruções**, uma em cada posição da memória, que cruzarão o caminho de dados, uma a uma. É nela que o endereço vindo Program Counter (PC) procurará pela instrução correspondente, sendo esta estará pronta para ser executada. Partindo para o seu módulo abaixo, observa-se que, a depender do seu tipo, cada instrução é armazenada na memória de maneira distinta, de maneira a obedecer os padrões do RISC-V para que os demais módulos operem corretamente ao manipular estes endereços.

```
module MemInstrucoes (
     input wire [31:0] endereco, // Endereco da instrucao a ser lida
     output reg [31:0] instrucao_saida, // Instrucao lida
                               // Registrador de origem 1
     output reg [4:0] rs1,
                                         // Registrador de origem 2
     output reg [4:0] rs2,
                                        // Registrador de destino
     output reg [4:0] rd,
                                        // OpCode da instrucao
     output reg [6:0] opcode,
     output reg [2:0] funct3,
                                         // Campo funct3 (3 bits)
     output reg [6:0] funct7
                                       // Campo funct7 (7 bits)
10
 );
      reg [31:0] memoria_instrucoes [0:50];
12
13
      // Atribuicao da instrucao ao endereco calculado do pc
14
      always @(endereco) begin
15
          instrucao_saida <= memoria_instrucoes[endereco/4];</pre>
16
17
                   <= instrucao_saida[6:0];
                                               // Campos opcode
18
          funct3 <= instrucao_saida[14:12]; // Campos funct3 (3 bits)</pre>
19
20
          // Decodificando as instrucoes
21
          case (opcode)
              7'b0110011: begin // Tipo R: ADD, OR e SLL
                  funct7 <= instrucao_saida[31:25]; // Funct7 (7 bits)</pre>
24
                        <= instrucao_saida[19:15]; // Reg 1 (5 bits)</pre>
25
                        <= instrucao_saida[24:20]; // Reg 2 (5 bits)</pre>
26
                        <= instrucao_saida[11:7]; // Reg de destino (5</pre>
                     bits)
28
              end
29
              7'b0010011: begin // Tipo I: ANDI
30
                  rs1 <= instrucao_saida[19:15]; // 5 bits para o
31
                    registrador fonte
                  rd <= instrucao_saida[11:7]; // 5 bits para o
32
                     registrador de destino
              end
```

```
34
35
                7'b0000011: begin // Tipo I: LH
36
                           <= instrucao_saida[19:15]; // Reg 1 (5 bits)</pre>
37
                           <= instrucao_saida[11:7]; // Reg de destino (5</pre>
38
                        bits)
                end
39
40
              7'b0100011: begin // Tipo S: SH
41
                    rs1 <= instrucao saida[19:15]; // Reg 1 (5 bits)
42
                    rs2 <= instrucao saida[11:7]; // Reg 2 (5 bits)
43
                end
44
45
46
                7'b1100011: begin // Tipo B: BNE
47
48
                            <= instrucao_saida[19:15]; // Reg 1 (5 bits)</pre>
                            <= instrucao_saida[24:20]; // Reg 2 (5 bits)</pre>
49
                end
50
           endcase
51
52
      end
  endmodule
```

2.3. Módulo Banco de Registradores

É neste módulo que estão armazenados todos os **32 registradores** que compõem as instruções, com os seus respectivos valores, vindos do arquivo registradores.asm, que serão manipulados ao longo dos percursos no caminho de dados. A cada instrução lida, o registrador recebe respectivamente o seus valores de **leitura** e **escrita**, a depender da operação, e retorna, após buscar no banco, os registradores que serão manipulados na **ALU**. Vale salientar que o dado de escrita será um input do módulo quando o sinal de escrita (que vem do controle e sinaliza quando um dado não é de leitura) estiver ativo (1) e o registrador de destino (rd) for diferente de 0. Portanto, o banco de registradores é um vetor de 32 posições que armazena os registradores, com seus respectivos 32 bits também.

```
module BRegistradores(
     input clock,
                                    // Sinal de controle para escrita
     input reg_escrita,
     input [4:0] endereco_regd,
                                    // Registrador de destino
     input [4:0] endereco_reg1,
     input [31:0] dado_escrita, // Dado a sor
                                    // Registrador de origem 1
     output reg [31:0] valor_reg1, // Valor do registrador de origem 1
     output reg [31:0] valor_reg2 // Valor do registrador de origem 2
 );
10
11
     reg [31:0] registradores[0:31]; // Vetor com 32 registradores de 32
         bits
13
     always @(posedge clock) begin
14
          //$display("regd: %b", endereco_regd);
15
16
         if (reg_escrita && endereco_regd != 0) begin //Registrador 0 eh
              somente de leitura, portanto nao eh possivel escrever nele
```

```
registradores[endereco_regd] = dado_escrita;
          end
19
         // $display("dado: %b", dado escrita);
20
      end
23
      always @(endereco_reg1, registradores[endereco_reg1]) begin
          valor_reg1 = registradores[endereco_reg1];
24
          //$display("leitura: %b dado:", endereco_reg1, valor_reg1);
25
      end
26
      always @(endereco reg2, registradores[endereco reg2]) begin
27
          valor_reg2 = registradores[endereco_reg2];
28
          // $display("leitura: %b dado:", endereco_reg2, valor_reg2);
20
      end
30
31
  endmodule
```

2.4. Módulo ImmGen

Neste módulo importante para determinadas funções, faz-se necessária a **extensão de sinal** no valor do imediato para que este possa ser utilizado corretamente com os respectivos **32 bits** nas operações da ALU ou, no caso do **BNE**, para que este seja somado com a instrução e o desvio possa ir para o Program Counter (PC) com o endereço certo do rótulo. Como o imediato tem **12 bits**, o trecho de código abaixo o lê, de acordo com a sua respectiva instrução, e estende o **bit mais significativo** do número binário em 20 bits, ou seja, o imediato passa a ter **32 bits**, sem perder o seu valor e, principalmente, o seu sinal.

```
module ImmGen (
      input [31:0] instrucao,
      input [6:0] opcode,
      output reg [31:0] imm_estendido
 );
      always @(*) begin
          case (opcode)
              7'b0010011: // Tipo I: ANDI
                  imm_estendido = {{20{instrucao[31]}}, instrucao
                      [31:20]};
              7'b0000011: // Tipo I: LH
10
                  imm_estendido = {{20{instrucao[31]}}, instrucao
                      [31:20]};
              7'b0100011: // Tipo S: SH
                  imm_estendido = {{20{instrucao[31]}}}, instrucao[31:25],
13
                      instrucao[11:7]};
              7'b1100011: // Tipo B: BNE
14
                  imm_estendido = {{19{instrucao[31]}}, instrucao[7],
15
                     instrucao[30:25], instrucao[11:8], 1'b0};
                           imm_estendido = 32'b0; // Valor padrao para
              default:
16
                 casos desconhecidos
          endcase
17
      end
 endmodule
```

2.5. Módulo ALU

No módulo da **Unidade Lógica Aritmética** (ALU), por sua vez, tem-se a realização das operações aritméticas e lógicas relacionadas às instruções - como soma, subtração, and,

or, entre outros. Dessa maneira, a partir do recebimento de dois valores, que podem ser estes dois registradores ou apenas um registrador e um imediato, a ALU realiza uma operação. Tal comando depende do seu módulo de controle, que neste trabalho é o **ALU-Control**, pois este interpreta e combina o sinal **ALUop** (baseado no opcode) - que vem do controle com base na instrução que está sendo executada - e a **Funct3**, gerando um sinal que especifica exatamente à Unidade Lógica Aritmética a operação que ela deve fazer.

• Módulo ALU

```
module ALU (
      input clock,
      input wire [3:0] resultado_alu_control,
      input wire [31:0] valor1,
      input wire [31:0] valor2,
      output reg [31:0] resultado_alu,
      output reg resultado_desvio //Retorna 1 se os numeros forem
         diferentes
8
  );
10
      always @(negedge clock) begin
          resultado_desvio <= 0;
11
          case(resultado_alu_control)
12
               4'b0000: begin
13
                   resultado_alu <= valor1 & valor2; // andi
14
15
               end
               4'b0001: resultado_alu <= valor1 | valor2; // or
16
               4'b0010: resultado_alu <= valor1 + valor2; // add, sh e lh
               4'b0011: resultado_alu <= valor1 << valor2[4:0]; // sll</pre>
18
19
               4'b0110: begin
               resultado_alu <= valor1 - valor2; // bne</pre>
20
               if (resultado_alu != 0) //Retorna 1 se os numeros forem
                  diferentes
                   resultado desvio <= 1;
24
               else
                   resultado_desvio <= 0;
25
26
               default: resultado_alu <= 32'b0;</pre>
27
          endcase
28
      end
29
 endmodule
```

• Módulo ALUControl

```
/*ALUop:

00 - para acesso a memoria

01 - bne

10 - para tipo R

11 - ANDI

ALU Control

0000 - AND

0001 - OR

0010 - SOMA

10 0011 - DESLOCAMENTO
```

```
12 0110 - SUBTRACAO
14
15 module ALUControl (
     input wire [1:0] ALUop, //Vem do controle, ajuda a descobri qual
16
         tipo de instrucao sera executada
      input wire [2:0] funct3, // Campo funct3 (3 bits)
      output reg [3:0] operacao_selecionada // Operacao que a ALU vai
18
         realizar
19 );
20
 always @(*) begin
21
      case (ALUop)
          2'b00: operacao_selecionada = 4'b0010; // lh e sh (SOMA)
23
          2'b01: operacao_selecionada = 4'b0110; // bne (SUBTRACAO)
24
          2'b10: begin
25
              case(funct3)
26
                   3'b110:operacao_selecionada = 4'b0001; // or (OR)
27
                  3'b000:operacao_selecionada = 4'b0010; //add (SOMA)
28
                  3'b001:operacao_selecionada = 4'b0011; //sll (
29
                      DESLOCAMENTO)
              endcase
30
          end
31
          2'b11: operacao_selecionada = 4'b0000; // andi (AND)
          default: operacao_selecionada = 4'b1111; // Valor desconhecido
34
      endcase
 end
35
  endmodule
```

Caso a instrução seja um desvio, que no conjunto fornecido à equipe é um **BNE** (branch if not equal), a ALU realiza uma operação de subtração em que, se esta resultar em um valor diferente de 0 (pois o zero refletiria na igualdade dos dois valores), temse uma alteração no caminho de execução do programa por meio do cálculo do desvio, sendo este um **AND** entre a **branch** (1) e o **resultado desvio** (1 quando os valores forem diferentes), o resultado dessa operação determina qual endereço será enviado para o PC.

2.6. Módulo Memória de Dados

Este módulo se constitui como essencial, principalmente para o funcionamento das instruções LH (Load Halfword) e SH (Store Halfword), que precisam acessá-lo para armazenar ou carregar os dados. Ao receber o endereço resultante da ALU, ou o dado de escrita - caso uma operação de escrita esteja sendo realizada - o módulo toma uma decisão baseada nos sinais de controle que foram conjuntamente enviados à memória de dados. Caso o sinal de escrita seja 1 (verdadeiro), o dado de escrita é armazenado no endereço indicado (Store); já o sinal de leitura, quando 1, retorna o dado presente no endereço fornecido para que seja lido (Load). Destaca-se que um multiplexador, executado posteriormente à memória de dados, decidirá, com base no sinal de controle MemToReg, se o que será escrito no banco de registradores é o resultado da ALU ou o dado lido da memória.

```
module MemDados (
input wire clock,
input wire [31:0] endereco, // Endereco de memoria
```

```
input wire sinal_escrita,
                                      // Sinal de controle para escrita
      input wire sinal_leitura,
                                      // Sinal de controle para leitura
      output reg [31:0] dado_saida
                                      // Dado lido da memoria
 );
      reg [31:0] memoria_dados [0:63]; // 64 enderecos de 32 bits
      reg [5:0] temp;
                                       // Endereco de memoria ajustado (
10
         dividido por 4)
      reg byte;
                                       // Determina o byte a ser escrito/
11
         lido
      // Ajuste do endereco e determinacao do byte a ser acessado
13
     always @(*) begin
14
          temp = endereco >> 2;
                                 // Endereco de memoria (dividido por 4
15
             para alinhamento de palavras)
16
         byte = endereco[1];
                              // Determina o byte de 0 ou 1
     end
17
18
      // Leitura da memoria
19
      always @(*) begin
20
          if (sinal_leitura) begin
              if (byte == 1'b0) begin
                  dado_saida <= {{16{memoria_dados[temp][15]}},</pre>
                     memoria_dados[temp][15:0]]; // Leitura dos bytes 0
                     e 1
              end else begin
                  dado_saida <= {{16{memoria_dados[temp][31]}},</pre>
26
                     memoria_dados[temp][31:16]}; // Leitura dos bytes 2
27
              end
28
          end
     end
29
30
      // Escrita na memoria
31
      always @(negedge clock) begin
33
          if (sinal_escrita) begin
34
              if (byte == 1'b0) begin
35
                  memoria_dados[temp][15:0] <= valor_reg2[15:0]; //</pre>
36
                     Escrita nos bytes 0 e 1
              end else begin
                  memoria_dados[temp][15:0] <= valor_reg2[15:0]; //</pre>
38
                     Escrita nos bytes 2 e 3
              end
39
          end
40
41
      end
 endmodule
```

2.7. Módulo Controle

O módulo de controle é o grande responsável pelo gerenciamento dos sinais que estão sendo enviados no momento em que as instruções perpassam o caminho de dados. Dessa forma, a partir do opcode delas, é possível definir todas as operações as quais a instrução deve passar, a fim de que ela seja executada da maneira correta. Percebe-se, no código

abaixo, que os sinais são enviados da maneira supracitada.

```
module Controle (
      input wire [6:0] opcode,
      input wire [6:0] funct7,
      input wire [2:0] funct3,
      output reg [1:0] ALUop,
                                         // Sinal de controle da ALU
                                         // Sinal de leitura da memoria
      output reg sinal_leitura,
      output reg sinal_escrita,
                                          // Sinal de escrita na memoria
                                          // Sinal de escrita no
      output reg reg_escrita,
         registrador
      output reg ALUSrc, // Se eh imediato ou reg2 que vai entrar na alu
      10
                               // Se os dados sao da memoria ou da alu
11
      output reg MemToReg
12
 );
13
      always @(opcode) begin
14
15
          case (opcode)
               7'b0000011: begin // Load (lh)
16
                   ALUop <= 2'b00; // Acesso a memoria
                   sinal_leitura <= 1;</pre>
18
                   sinal_escrita <= 0;
19
                   reg escrita <= 1;
20
                   ALUSrc <= 0; //AVALIAR
21
                   branch <= 0;
                   MemToReg <= 1;</pre>
23
              end
24
               7'b0100011: begin // Store (sh)
25
                   ALUop <= 2'b00; // Acesso a memoria
                   sinal leitura <= 0;
27
                   sinal_escrita <= 1;</pre>
28
                   reg_escrita <= 0;</pre>
29
                   ALUSrc <= 1;
30
                   branch <= 0;
31
                   MemToReg <= 0;</pre>
32
33
              end
              7'b0110011: begin // Tipo R
34
                   ALUop <= 2'b10; // OR, ADD e SLL
35
                   sinal_leitura <= 0;</pre>
36
                   sinal_escrita <= 0;</pre>
37
                   req_escrita <= 1;
38
                   ALUSrc <= 0;
39
                   branch \leq 0;
40
41
                   MemToReg <= 0;</pre>
42
              end
               7'b0010011: begin // Tipo I
43
                   ALUop <= 2'b11; // ANDI
44
                   sinal_leitura <= 0;</pre>
45
                   sinal escrita <= 0;
46
                   reg escrita <= 1;
47
                   ALUSrc <= 1;
48
                   branch <= 0;
49
                   MemToReg <= 0;</pre>
50
51
              end
               7'b1100011: begin // Resultado de desvio (bne)
52
                   ALUop <= 2'b01; // bne (subtracao para comparacao)
```

```
sinal_leitura <= 0;
                     sinal_escrita <= 0;
                     reg_escrita <= 0;</pre>
56
                     ALUSrc <= 0;
57
                     branch <= 1;
59
                     MemToReg <= 0;</pre>
                end
60
                default: begin //Caso entre um valor indefinido, tudo sera
61
                    0
                     ALUop <= 2'b00;
62
                     sinal leitura <= 0;
63
                     sinal_escrita <= 0;</pre>
                     reg_escrita <= 0;</pre>
65
                     ALUSrc <= 0;
66
                     branch \ll 0;
67
68
                     MemToReg <= 0;</pre>
                end
            endcase
70
       end
  endmodule
```

2.8. Módulo Processador

Por fim, o módulo do Processador realiza a integração de todos os demais módulos do trabalho prático, bem como a declaração dos sinais a serem utilizados nas instâncias, o clock e o reset.

```
module Processador (
      input clock,
      input reset
  );
      // Declara o de sinais
      wire [31:0] endereco_pc;
      wire [31:0] endereco_soma4;
      wire [31:0] endereco_desvio;
10
      wire [31:0] valor_regd;
11
      wire [31:0] valor_reg1;
12
      wire [31:0] valor_reg2;
13
      wire [31:0] valor2;
14
      wire [31:0] resultado_alu;
15
      wire [31:0] dado_saida;
16
17
      wire [31:0] imm_estendido;
      wire [31:0] endereco;
18
      wire [31:0] dado_escrita;
19
      wire [31:0] endereco_saida;
20
      wire [31:0] instrucao_saida;
      wire [4:0] rd;
      wire [3:0] operacao_selecionada;
      wire [4:0] endereco_reg1;
24
25
      wire [4:0] endereco_reg2;
      wire [4:0] endereco_regd;
26
      wire [6:0] opcode;
27
      wire [2:0] funct3;
28
      wire [6:0] funct7;
```

```
//wire [11:0] imediato;
31
      wire [1:0] ALUop;
      wire sinal_leitura;
      wire branch;
34
      wire sinal_escrita;
35
      wire reg_escrita;
      wire ALUSrc;
36
      wire resultado_desvio;
37
      wire MemToReq;
38
      wire sinal_mux;
39
40
41
42
      assign sinal_mux = resultado_desvio & branch;
43
      assign endereco_desvio = endereco_saida + imm_estendido;
44
45
      assign endereco_soma4 = endereco_saida + 32'h4;
46
      // Instancia do modulo PC
47
      PC pc_inst (
48
           .clock(clock),
49
50
           .reset (reset),
           .endereco_pc(endereco_pc),
51
           .endereco_saida(endereco_saida)
52
53
      );
54
      // Instancia do modulo MemInstrucoes
55
      MemInstrucoes mem_inst (
56
           .endereco(endereco_saida),
           .instrucao_saida(instrucao_saida),
58
           .rs1(endereco_reg1),
59
           .rs2(endereco_reg2),
60
           .rd(endereco_regd),
61
           .opcode (opcode),
62
           .funct3(funct3),
63
           .funct7(funct7)
65
      );
66
      // Instancia do modulo BRegistradores
67
      BRegistradores reg_inst (
68
           .clock(clock),
           .reg_escrita(reg_escrita),
70
           .endereco_regd(endereco_regd),
           .endereco_reg1 (endereco_reg1),
72
           .endereco_reg2 (endereco_reg2),
73
           .dado_escrita(dado_escrita),
74
           .valor_reg1(valor_reg1),
75
76
           .valor_reg2(valor_reg2)
77
      );
78
      ImmGen immgen_inst (
79
           .instrucao(instrucao_saida
80
81
           .imm_estendido(imm_estendido),
82
           .opcode (opcode)
83
      );
85
```

```
// Instancia do modulo ALU
87
       ALU alu inst (
88
           .clock(clock),
80
            .resultado_alu_control(operacao_selecionada),
91
            .valor1(valor_reg1),
            .valor2(valor2),
92
            .resultado_alu(resultado_alu),
93
            .resultado_desvio(resultado_desvio)
94
95
       );
96
       // Instancia do modulo MemDados
97
       MemDados memdados_inst (
            .clock(clock),
99
            .endereco(resultado_alu),
100
101
            .valor_reg2(valor_reg2),
            .sinal_escrita(sinal_escrita),
102
            .sinal_leitura(sinal_leitura),
103
            .dado_saida(dado_saida)
104
105
       );
       // Instancia do modulo ALUControl
107
       ALUControl alucontrol_inst (
108
            .ALUop (ALUop),
109
            .funct3(funct3),
110
            .operacao_selecionada(operacao_selecionada)
       );
113
       // Instancia do modulo Controle
114
       Controle controle inst (
            .opcode (opcode),
116
117
            .funct7(funct7),
           .funct3(funct3),
118
            .ALUop (ALUop),
            .sinal_leitura(sinal_leitura),
120
121
            .sinal_escrita(sinal_escrita),
            .reg_escrita(reg_escrita),
            .ALUSrc(ALUSrc),
123
            .branch (branch),
124
            .MemToReg (MemToReg)
       );
126
128
       // Instancia do mux
129
       mux muxpc_inst (
130
            .valor1(endereco_soma4),
132
            .valor2(endereco_desvio),
133
            .sinal_mux(sinal_mux),
            .endereco_saida(endereco_pc)
134
       );
135
136
      // Instancia do mux
137
       mux muxalu_inst (
138
           .valor1(valor_reg2),
139
140
           .valor2(imm_estendido),
           .sinal_mux(ALUSrc),
141
```

```
.endereco_saida(valor2)
      );
       // Instancia do mux
144
      mux muxmemreg_inst (
145
           .valor1(resultado_alu),
147
           .valor2(dado_saida),
           .sinal_mux(MemToReg),
148
           .endereco_saida(dado_escrita)
149
151
       );
  endmodule
```

3. Resultados e Conclusão

O caminho de dados está funcionando exatamente como esperado para todas as instruções atribuídas ao grupo (17), gerando as saídas esperadas tanto para o banco de registradores, quanto para a memória de dados. Abaixo realizamos alguns teste com todas as instruções implementadas:

• Teste 1: Foram testas as instruções add, or, sll e andi, sendo que inicialmente os registradores utilizados possuiam os seguintes valores:

```
add x3, x2, x2
sll x4, x1, x2
or x5, x3, x1
andi x6, x1, 3
```

Figure 3. Instruções executadas no teste 1

Figure 4. Registradores antes do teste 1

Após executar as instruções os resultados obtidos foram exatamente os esperados:

```
Registradores:
Registrador [
                         0]:
                                       0
Registrador [
                         1]:
Registrador [
                         2]:
                                       2
Registrador [
                         3]:
                                       4
Registrador [
                         4]:
                                      28
Registrador [
                         5]:
                                       7
Registrador [
                         6]:
                                       2
Registrador
                                       0
```

Figure 5. Registradores após o teste 1

• Teste 2: Foram testas as instruções add, or, lh, sh, bne e andi, sendo que inicialmente os registradores utilizados possuiam os mesmos valores do teste anterior, e o valor localizado na posição 0 da memória de dados é 1111 (15):

```
add x3, x2, x2

lh x7, 0(x0)

bne x0, x1, 2

andi x6, x1, 3

add x3, x2, x2

or x5, x3, x1

sh x3, 0(x0)
```

Figure 6. Instruções executadas no teste 2

Após executar as instruções os resultados obtidos foram exatamente os esperados, tanto no banco de resgistrador, quanto na memória de dados:

Registradores:		
Registrador [0]:	0
Registrador [1]:	7
Registrador [2]:	4
Registrador [3]:	4
Registrador [4]:	0
Registrador [5]:	0
Registrador [6]:	0
Registrador [7]:	15
Registrador [8]:	0
Registrador [9]:	0
Registrador [10]:	0

Figure 7. Registradores após o teste 2

Memoria	de dados:	
Dados [0] =	4
Dados [1] =	0
Dados [2] =	0
Dados [3] =	0
Dados [4] =	0
Dados [5] =	0

Figure 8. Memória de dados após o teste 2

Por fim, conclui-se que a implementação do caminho de dados do RISC-V foi um sucesso e os objetivos estabelecidos na especificação do trabalho prático foram compreendidos e atendidos corretamente pela equipe.

4. Referências

- cristinaleticia/TPII-OC: Implementação Caminho de Dados RISC-V. Disponível em: https://github.com/cristinaleticia/TPII-OCI Acesso em: 11 ago. 2024.
- 2. Computer Organization and Design RISC-V Edition: The Hardware Software Interface, David A. Patterson, John L. Hennessy. Editora Morgan Kaufmann, 2ª Edição, 2020.
- 3. Sathira Basnayake (18 may 2020). **Simple 8-bit Processor Design and Verilog implementation (Part 1)**. https://studentsxstudents.com/simple-8-bit-processor-design-and-verilog-implementation-part-1-8735fac284b, [Acesso em 11 ago].
- 4. Francisquini, R. (22 jun 2018). **Projetando um Processador Simples em Verilog** Rodrigo Francisquini Medium. https://medium.com/@francisquini/projetando-um-processador-simples-em-verilog-ea1b67f36da2, [Acesso em 11 ago].