Lab 5 Counter and Birthdate Display

助教:林冠翰、廖辰綜






Outline

- ❖ 課程目標
- ❖循序顯示0~7
- ❖ 生日碼顯示器
- ❖ 驗收內容 & 配分

課程目標

- ❖ 承上個Lab,大家已經知道如何使用Nexy4 DDR FPGA開發版上的七段顯示器、開關等功能,本次課程將教大家
 - ▶ 使用Counter、BCD,在七段顯示器上依序顯示0~7
 - ▶ 實作Code Converter組合電路,並控制七段顯示器顯示0~7 或生日碼


課堂練習_循序0~7



* sw15 (rst)

▶ 0:維持在0


▶ 1:循序顯示0~7



展示範例 (需放映投影片)

循序0~7_程式說明

❖ 以counter為input,七段顯示器上各段LED為output,利用課堂中所學到的 min SOP (sum of product)來化簡我們的布林函數,以下為範例程式:



cnt[2:0]	a	b	С	d	e	f	g
0(000)	0	0	0	0	0	0	1
1(001)	1	0	0	1	1	1	1
2(010)	0	0	1	0	0	1	0
3(011)	0	0	0	0	1	1	0
4(100)	1	0	0	1	1	0	0
5(101)	0	1	0	0	1	0	0
6(110)	0	1	0	0	0	0	0
7(111)	0	0	0	1	1	0	1

```
▶ 因為實驗目的是顯示0~7
,因此3bit剛好可以完全表
示我們讓 counter每一個
clock cycle就加一,以達到循
序的效果。
```

▶ 因為 cnt經過每一個 clock cycle都會加一,也就 代表每一個cycle的輸出會不同。使用BCD - 7seg (7447)的真值表並利用 min sop所化簡的布林函 數可讓我們在七段顯示器上依序顯示0~7。

實作流程

- ❖ 同學在寫demo作業時先利用testbench確認自己撰寫的Code 功能正確後,再上板子進行驗證
 - ▶ 程式模擬 (於命令提示字元輸出,觀察結果是否與目標一致)
 - ▶ 周邊整合 (將verilog中的input、output與 FPGA上的腳位連接)
 - ▶ 上板驗證(觀察七段顯示器)

循序顯示0~7_程式模擬

❖ 開啟資料夾 lab5/範例/cnt0_7 並於路徑處輸入cmd開啟命令提示字元 □ D\acadamic\LPAP\lab5\题例\cnt0_7 輸入cmd ✓



- ❖ 輸入「iverilog –o test tb_lab5.v」
 - ▶ 輸入檔案的第一個字母後按「tab」即會出現第一字母相同的檔案
- ❖ 輸入「vvp test」
- ❖ 即可觀察到 output根據cnt的不同在輸出

循序顯示0~7_周邊整合

UCF (User Constraint File)

- ▶ 參考Lab4第七頁,因本次實驗之須用到最右邊的七段顯示器,所以我們只需另ANO為O即可
- ▶ 七段顯示器輸出的數字則由BCD-7seg的輸出「seg_data」來決定
- ▶ rst設定在sw15

```
assign \{AN7,AN6,AN5,AN4,AN3,AN2,AN1,AN0\} = 8'b1111_1110; //turn on the 8th 7seg LED assign <math>\{CG,CF,CE,CD,CC,CB,CA\} = seg\_data;
```

```
LED控制pin腳位
##7 segment display
set property -dict { PACKAGE PIN T10
                                 IOSTANDARD LVCMOS33 } [get_ports
                                                                     #IO_L24N_T3_A00_D16_14 Sch=ca
set_property -dict { PACKAGE_PIN R10
                                                               CB }
                                                                     #I0_25_14 Sch=cb
                                 IOSTANDARD LVCMOS33
                                                    [get ports
set_property -dict { PACKAGE PIN K16
                                 IOSTANDARD LVCMOS33 } [get ports
                                                                   ; #I0_25_15 Sch=cc
                                                                   ; #IO L17P T2 A26 15 Sch=cd
set property -dict { PACKAGE PIN K13
                                 IOSTANDARD LVCMOS33 }
                                                    [get ports
set property -dict { PACKAGE PIN P15
                                 IOSTANDARD LVCMOS33 } [get ports
                                                                     #IO L13P T2 MRCC 14 Sch=ce
set_property -dict { PACKAGE PIN T11
                                 IOSTANDARD LVCMOS33 } [get ports
                                                                     #IO L19P T3 A10 D26 14 Sch=cf
set property -dict { PACKAGE PIN L18
                                 IOSTANDARD LVCMOS33 } [get ports
                                                                   ; #IO L4P T0 D04 14 Sch=cg
set_property -dict { PACKAGE_PIN J17
                                 IOSTANDARD LVCMOS33 } [get ports
                                                                    ]; #IO L23P T3 FOE B 15 Sch=an[0]
set property -dict { PACKAGE PIN J18
                                 IOSTANDARD LVCMOS33 } [get ports
                                                                    ]; #IO L23N T3 FWE B 15 Sch=an[1]
set property -dict { PACKAGE PIN T9
                                 IOSTANDARD LVCMOS33 } [get ports
                                                                    set_property -dict { PACKAGE_PIN J14
                                 IOSTANDARD LVCMOS33 } [get ports
                                                                    set_property -dict { PACKAGE PIN P14
                                 IOSTANDARD LVCMOS33 } [get ports
                                                                    set property -dict { PACKAGE PIN T14
                                 IOSTANDARD LVCMOS33 } [get ports
                                                                    set_property -dict { PACKAGE PIN K2
                                 IOSTANDARD LVCMOS33 } [get ports
                                                                    set property -dict { PACKAGE PIN U13
                                 IOSTANDARD LVCMOS33 } [get ports -
```

verilog中的rst


set_property -dict { PACKAGE_PIN V10 | IOSTANDARD LVCMOS33 } [get_ports { rst |]; #IO_L21P_T3_DQS_14 Sch=sw[15]

七段顯示器驅動腳位

生日碼顯示器

❖ 前面解說完 Counter和 7447之間的關係之後,接下來我們要介紹 Code Converter 使我們可以延伸應用前面的 design,在七段顯示器上依序顯示生日。

課堂練習_生日碼顯示器




FPGA周邊

sw15 (rst)

▶ 0:維持在1(生日碼 第一個數字)


▶ 1:循序顯示生日碼



展示範例 (需放映投影片)

Code Converter 實作 (1/2)

- min SOP (Sum of Product)
 - ▶ 生日碼顯示器可以沿用前一個範例的想法,一樣以 cnt為輸入,只是這次在 Code Converter的 output會依序顯示出預先設計的生日,再利用7447將生日輸出至七段顯示器



```
//**BCD_to_75EG**//
always@(*) begin

seg_data[6] = (|birth_num[3] & |birth_num[2] & |birth_num[1]) | (|birth_num[3] & birth_num[2] & birth_num[0]);

seg_data[5] = (|birth_num[3] & |birth_num[2] & birth_num[0]) | (|birth_num[3] & |birth_num[1]);

seg_data[4] = (|birth_num[3] & birth_num[2] & |birth_num[1]) | (|birth_num[2] & |birth_num[1]) | (|birth_num[2] & |birth_num[0]) | (|birth_num[2] & |birth_num[0]) | (|birth_num[2] & |birth_num[0]) | (|birth_num[2] & |birth_num[2] & |birth_num[0]) | (|birth_num[3] & |birth_num[0]) | (|birth_num[3] & |birth_num[0]) | (|birth_num[3] & |birth_num[0]) | (|birth_num[3] & |birth_num[2] & |birth_num[2] & |birth_num[0]) | (|birth_num[3] & |birth_num[3] & |birth_num[0]) | (|birth_num[3] & |birth_num[0]) | (|birth_num[3] & |birth_num[3] & |
```

Code Converter 實作 (2/2)

- High-level Verilog description
 - ► 每次都要找 min SOP其實很費力,在 verilog 語法中有一個方法為「case」,可以使 input快速轉換成我們需要的輸出,這邊就以生日碼顯示器作為範例。
- Code Converter

根據括弧中的 input 會有相對應的output, 括弧中可為定值或變數,也可放運算子

```
case(cnt)
    3'b000:
         seg_number = 4'd1;
     3'b001:
          seg number = 4'd9;
     3'b010:
          seg number = 4'd7;
     3'b011:
          seg_number = 4'd6;
     3'b100:
          seg number = 4'd0;
     3'b101:
         seg number = 4'd3;
     3'b110:
         seg_number = 4'd1;
    3'b111:
         seg number = 4'd9;
endcase
```

BCD to 7seg (7447)

```
always@(*) begin
  case(seg_number)
    4'd0:seg_data = 7'b100_0000;
    4'd1:seg_data = 7'b111_1001;
    4'd2:seg_data = 7'b010_0100;
    4'd3:seg_data = 7'b011_0000;
    4'd4:seg_data = 7'b001_1001;
    4'd5:seg_data = 7'b001_0010;
    4'd6:seg_data = 7'b000_0010;
    4'd7:seg_data = 7'b101_1000;
    4'd8:seg_data = 7'b000_0000;
    4'd9:seg_data = 7'b001_0000;
    default: seg_number = seg_number;
endcase
```

生日碼顯示器_周邊整合

❖ 因生日碼顯示器的input、output皆與循序顯示 0~7的範例相同,故UFC皆與p.8相同,在此不 再贅述

```
assign \{AN7,AN6,AN5,AN4,AN3,AN2,AN1,AN0\} = 8'b1111_1110; //turn on the 8th 7seg LED assign <math>\{CG,CF,CE,CD,CC,CB,CA\} = seg\_data;
```

```
LED控制pin腳位
##7 segment display
set_property -dict { PACKAGE_PIN T10
                                  IOSTANDARD LVCMOS33 } [get_ports
                                                                       #IO_L24N_T3_A00_D16_14 Sch=ca
set_property -dict { PACKAGE_PIN R10
                                  IOSTANDARD LVCMOS33
                                                                CB }
                                                                       #I0_25_14 Sch=cb
                                                      [get ports
set_property -dict { PACKAGE PIN K16
                                  IOSTANDARD LVCMOS33 } [get ports
                                                                     ; #I0_25_15 Sch=cc
set property -dict { PACKAGE PIN K13
                                                                     ; #IO L17P T2 A26 15 Sch=cd
                                  IOSTANDARD LVCMOS33 }
                                                      [get_ports
set property -dict {
                  PACKAGE PIN P15
                                  IOSTANDARD LVCMOS33 } [get ports
                                                                       #IO L13P T2 MRCC 14 Sch=ce
set property -dict { PACKAGE PIN T11
                                  IOSTANDARD LVCMOS33 } [get ports
                                                                       #IO L19P T3 A10 D26 14 Sch=cf
set property -dict { PACKAGE PIN L18
                                  IOSTANDARD LVCMOS33 } [get ports
                                                                     ; #IO L4P T0 D04 14 Sch=cg
                                  IOSTANDARD LVCMOS33 } [get ports
set property -dict { PACKAGE PIN J17
                                                                     ]; #IO L23P T3 FOE B 15 Sch=an[0]
                                  IOSTANDARD LVCMOS33 } [get ports
set property -dict { PACKAGE PIN J18
                                                                     ]; #IO L23N T3 FWE B 15 Sch=an[1]
set property -dict { PACKAGE PIN T9
                                  IOSTANDARD LVCMOS33 } [get ports
                                                                     set property -dict { PACKAGE PIN J14
                                  IOSTANDARD LVCMOS33 } [get ports
                                                                     set_property -dict { PACKAGE PIN P14
                                  IOSTANDARD LVCMOS33 } [get ports
                                                                     ]; #IO_L8N_T1_D12_14 Sch=an[4]
set property -dict { PACKAGE PIN T14
                                  IOSTANDARD LVCMOS33 } [get ports
                                                                     set_property -dict { PACKAGE PIN K2
                                  IOSTANDARD LVCMOS33 } [get ports
                                                                     set property -dict { PACKAGE PIN U13
                                  IOSTANDARD LVCMOS33 } [get ports -
```


七段顯示器驅動腳位

verilog中的rst


set_property -dict { PACKAGE_PIN V10 | IOSTANDARD LVCMOS33 } [get_ports { rst |]; #IO_L21P_T3_DQS_14 Sch=sw[15]

驗收內容&配分

❖ 利用 testbench於命令提示字元中顯示生日(20%)



- ❖ 將循序輸出0~7與生日碼顯示器結合
 - 》以sw14為開關,為0時最右邊的七段顯示器會依序顯示0~7,為1時則會依序顯示出自己的生日 (60%)
 - ★ Demo時需準備可證明自己生日之證件!
 - ★ 當日demo請攜帶usb,儲存你在vivado生成的.bit檔,現場直接燒錄即可,請不要 在現場generate bitstream



❖ 於回饋單上描述比較兩種方法在開發版上合成的差異 (20%)

附錄

Min SOP

- ❖ 卡諾圖是一種以圖形化的方式來進行布林代數化簡的表示圖。
- ❖ 由於卡諾圖本身亦記錄布林函數的數值,因此我們也可以視 其為一種特別版本的真值表

❖ 範例

a/b	b	b'		
a	1	1		
a'	1	0		

紅色圈選處所代表的函數為 a (因為 b的數值不會影響結果)

綠色圈選處所代表的函數為 b (因為 a的數值不會影響結果)

故化簡後布林函數為F=a+b

Code Converter

Code Converter Table Example

count[2:0]	birthday[3:0]		
0(000)	1		
1(001)	9		
2(010)	7		
3(011)	6		
4(100)	0		
5(101)	3		
6(110)	1		
7(111)	9		

Birthday [3:0]	a	b	С	d	e	f	g
0 (0000)	0	0	0	0	0	0	1
1 (0001)	1	0	0	1	1	1	1
2 (0010)	0	0	1	0	0	1	0
3 (0011)	0	0	0	0	1	1	0
4 (0100)	1	0	0	1	1	0	0
5 (0101)	0	1	0	0	1	0	0
6 (0110)	0	1	0	0	0	0	0
7 (0111)	0	0	0	1	1	0	1
8 (1000)	0	0	0	0	0	0	0
9 (1001)	0	0	0	0	1	0	0

