

Operação		Instrução <i>assembly</i>	Flags af	etadas	Descrição					
Aritmética	Add	ADD Rd, Rn, <operand2></operand2>	N Z	C V	$\mathrm{Rd} := \mathrm{Rn} + \mathrm{operand2}$					
	with carry	ADC Rd, Rn, Rm	N Z	$^{\circ}$ $^{\circ}$ $^{\circ}$	ho =  ho =  ho +  ho =  ho +  ho =  ho					
	Subtract	SUB Rd, Rn, <operand2></operand2>	N Z	$\mathbb{C} \left[ V \right]$	m Rd:=Rn - $ m operand 2$					
	with carry	SBC Rd, Rn, Rm	N Z	f C = f V						
Lógica	AND	AND Rd, Rn, Rm	N Z		$Rd := Rn \ AND \ Rm$					
	OR	ORR Rd, Rn, Rm	N Z		$\mathrm{Rd}:=\mathrm{Rn}\;\mathrm{OR}\;\mathrm{Rm}$					
	Exclusive-OR	EOR Rd, Rn, Rm	N Z		ho =  ho  ho =  ho					
Deslocamento	Logical shift left	LSL Rd, Rn, # <immed_4></immed_4>	N Z	C	$Rd[15:immed\_4] := Rn[15-immed\_4:0];$					
					$\operatorname{Rd}[\operatorname{immed}\_4\text{-}1\text{:}0] := 0$					
	Logical shift right	LSR Rd, Rn, # <immed_4></immed_4>	N Z	C	$Rd[15\text{-immed}\_4:0] := Rn[15\text{:immed}\_4];$					
					$\operatorname{Rd}[15:15\text{-}\mathrm{immed}\_4+1] := 0$					
	Arithmetic shift right	ASR Rd, Rn, # <immed_4></immed_4>	N Z	C	$Rd[15\text{-immed}\_4:0] := Rn[15\text{:immed}\_4];$					
					$\operatorname{Rd}[15:15 ext{-immed}\_4 ext{+}1] := \operatorname{Rn}[15]$					
	Rotate right	ROR Rd, Rn, # <immed_4></immed_4>	N Z (	C	$Rd[15\text{-immed}\_4:0] := Rn[15\text{:immed}\_4];$					
					Rd[15:15-immed 4+1] := Rn[15:15-immed 4-1:0]					
	Rotate right extended	RRX Rd, Rn	N Z		Rd[14:0] := Rn[15:1]; Rd[15] := Carry; Carry := Rn[0]					
Comparação	Compare	CMP Rn, Rm	N Z	C V	Realiza a operação Rn - Rm e atualiza as flags do CPSR					
Transferência	Move	MOV Rd, <operand2l></operand2l>			$\mathrm{Rd} := \mathrm{operand}2\mathrm{L}$					
de dados entre	NOT	MVN Rd, Rm	N Z		$ m Rd := 0xFFFF \ EOR \ Rm$					
registos	to higher byte	MOVT Rd, # <immed_8></immed_8>			$\operatorname{Rd}[15:8] := \operatorname{immed}_{8}$					
	and restore CPSR	MOVS PC, LR	N Z	$^{\circ}$ V	$\mathrm{PC} := \mathrm{LR}; \ \mathrm{CPSR} := \mathrm{SPSR}$					
	register to PSR	MSR PSR, Rm			$  \ \mathrm{PSR} := \mathrm{Rm} \ (\mathrm{bits} \ 0 \ \mathrm{a} \ 5)$					
	PSR to register	MRS Rd, PSR			m Rd := PSR					
Transferência	Load									
de dados com a	Word	LDR Rd, <a_mode1></a_mode1>			$ holdsymbol{\operatorname{Rd}}:=[\operatorname{address}]$					
memória	Byte	LDRB Rd, <a_mode3></a_mode3>			Rd[7:0] := [address]; Rd[15:8] := 0					
	Store									
	Word	STR Rd, <a_mode2></a_mode2>			[address] := Rd					
	Byte	STRB Rd, <a_mode3></a_mode3>			[address] := Rd[7:0]					
Manipulação da	Push	PUSH Rm			SP := SP - 2; [SP] := Rm					
Pilha	Pop	POP Rd			$oxed{\operatorname{Rd}}:=[\operatorname{SP}];\operatorname{SP}:=\operatorname{SP}+2$					
Controlo	Branch	B{cond} label			R15 := label					
	with link	BL label			R14 := R15 + 2; R15 := label					

Tabela 1 – Conjunto de instruções do P16.

© 2022 Tiago M. Dias (v1.0.5)





Modo de Endereçamento 1 ( <a_mode1>)</a_mode1>					
Indireto		[Rn]	Equivalente a [Rn, $\#0$ ]		
Indexado	Com constante	[Rn, # <immed_4>]</immed_4>	$address := Rn + immed_4[3:1]:0$		
	Por registo	[Rn, Rm]	$\operatorname{address} := \operatorname{\mathtt{Rn}} + \operatorname{\mathtt{Rm}}$		
Relativo		labelS	address := labelS		

Tabela 2 – Modos de endereçamento possíveis para acesso à palavra (leitura).

Modo de Endereçamento 2 ( <a_mode2>)</a_mode2>					
Indireto		[Rn]	Equivalente a [Rn, #0]		
Indexado	Com constante	[Rn, # <immed_4>]</immed_4>	$address := Rn + immed_4[3:1]:0$		
	Por registo	[Rn, Rm]	$\operatorname{address} := \operatorname{\mathtt{Rn}} + \operatorname{\mathtt{Rm}}$		

Tabela 3 – Modos de endereçamento possíveis para acesso à palavra (escrita).

Modo de Endereçamento 3 ( <a_mode3>)</a_mode3>					
Indireto	[Rn]	Equivalente a [Rn, $\#0$ ]			
Indexado Com constant	e [Rn, # <immed_3>]</immed_3>	$address := Rn + immed_3$			
Por registo	[Rn, Rm]	$\operatorname{address} := \operatorname{\mathtt{Rn}} + \operatorname{\mathtt{Rm}}$			

**Tabela 4** – Modos de endereçamento possíveis para acesso ao byte.

Operando	<operand2></operand2>	<pre><operand2l></operand2l></pre>			
Constante	# <immed_4></immed_4>	# <immed_8></immed_8>			
Registo	Rm	Rm			

Tabela 5 – Tipos possíveis para o segundo operando.

{cond}	Descrição
ZS / EQ	Zero Set / Equal
ZC / NE	Zero Clear / Not equal
CS / HS	Carry Set / Unsigned higher or same
CC / LO	Carry Clear / Unsigned lower
LT	Signed less than
GE	Signed greater than or equal

**Tabela 6** – Condições de salto possíveis.

В	Bits dos registos PSR						
	Reservado	M	I	N	V	С	Z
15	5	5	4	3	2	1	0

**Tabela 7** – Campos dos registos PSR.

## Legenda das tabelas:

Podem referenciar qualquer registo do banco de registos (R0 - R15). Rd, Rm

Pode referenciar um dos registos da parte baixa do banco de registos (R0 - R7). Rn

Ver a Tabela 5. <operand2> Ver a Tabela 5. <operand2L>

Uma constante codificada com n-bits na própria instrução usando o código binário natural. <immed\_n>

Uma constante codificada com n-bits na própria instrução usando o código binário dos complementos. <offset\_n>

Pode referenciar o Current Processor Status Register (CPSR) ou o Saved Processor Status Register (SPSR). <PSR>

Ver a Tabela 2.  $<a_mode1>$ Ver a Tabela 3. <a mode2> Ver a Tabela 4. <a\_mode3>

Ver a Tabela 6. Omitir no caso de saltos incondicionais. {cond}

Deve referenciar um endereço na vizinhança de  $\pm 1~\mathrm{KB}$  da instrução em causa. label Deve referenciar um endereço na vizinhança de +128 B da instrução em causa. labelS

2 © 2022 Tiago M. Dias (v1.0.5)