

## Exercício da aula 17

Pretende-se completar o projeto de uma microarquitetura de ciclo único para um processador que implementa o modelo de programação apresentado em [1], já estudado numa aula prática. A Figura 1 apresenta o diagrama lógico da microarquitetura em causa.




Figura 1: Microarquitetura objeto de estudo.

- 1. Indique a funcionalidade realizada pelo subcircuito Ext. Justifique a sua resposta com base no funcionamento das instruções bzs, mov e str [1].
- 2. Identifique as operações realizadas pelo bloco ALU apresentado na Figura 2 e indique o valor do sinal OP associado a cada operação.




Figura 2: Microarquitetura objeto de estudo.

3. Usando uma tabela com o formato indicado na Tabela 1, apresente os valores das saídas do bloco Instruction Decoder em função dos seus sinais de entrada. Explicite os casos de indiferença (don't care) e, se aplicável, as saídas obtidas diretamente do código da instrução.

Instrução	OPCODE	FLAGS	S0	SI	SE	ER	SC	OPA	EP	nRD	nWR	SD
add rd, rn												

Tabela 1: Especificação do funcionamento do bloco Instruction Decoder.



- 4. Apresente o diagrama lógico do bloco Instruction Decoder considerando uma implementação baseada numa ROM.
- 5. Indique, em bits, a capacidade da memória ROM considerada no ponto 4. Justifique a sua resposta.
- 6. Indique, justificando, a instrução que condiciona a frequência máxima a atribuir ao sinal de relógio do processador (MCLK).
- 7. Comente a seguinte afirmação: "Codificar as instruções usando os opcode indicados na Tabela 2 possibilita otimizar a implementação do bloco Instruction Decoder."

Inst	rução	opcode			
add	rd,	rn	000		
b	rn		100		
bzs	lab	el	101		
cmp	rm,	rn	001		
ldr	rd,	[rn]	110		
mov	rd,	#imm3	010		
str	rd,	[#imm3]	111		

Tabela 2: Códigos de operação (opcode) das instruções.

## Referências

[1] Dias, Tiago: Codificação de Instruções – Exercício para resolver em aula prática. ISEL – IPL, Lisboa, Portugal, março 2023.