




数字电路 **与** 逻辑设计

学习指导

刘培植 主 编

胡春静 郭 琳 孙文生 刘丽华 副主编



北京邮电大学出版社
www.buptpress.com

数字电路与逻辑设计学习指导

刘培植 主 编

胡春静 郭 琳 副主编
孙文生 刘丽华



北京邮电大学出版社
[www. buptpress. com](http://www.buptpress.com)

内 容 简 介

本书为教育部普通高等教育“十一五”国家级规划教材《数字电路与逻辑设计》的辅助学习参考资料。本书给出了各章节的基本学习要求、知识要点;总结了数字电路的主要分析和设计方法;对重点和难点问题进行了分析和例题详解;鉴于数字电路设计的灵活性,对可有多种解题方案的习题,给出不同解题方法;根据作者的设计实践,给出了一些实用电路设计,可直接用于数字电路和数字系统的设计中;附录给出了北京邮电大学近几年研究生考试中数字电路部分的题目和答案,可供考研学生学习参考。

图书在版编目(CIP)数据

数字电路与逻辑设计学习指导/刘培植主编. --北京:北京邮电大学出版社,2011.9
ISBN 978-7-5635-2729-8

I. ①数… II. ①刘… III. ①数字电路—逻辑设计—研究生—教材 IV. ①TN79

中国版本图书馆 CIP 数据核字(2011)第 171824 号

书 名: 数字电路与逻辑设计学习指导
主 编: 刘培植
副 主 编: 胡春静 郭 琳 孙文生 刘丽华
责任编辑: 刘颖
出版发行: 北京邮电大学出版社
社 址: 北京市海淀区西土城路 10 号(邮编:100876)
发 行 部: 电话: 010-62282185 传真: 010-62283578
E-mail: publish@bupt.edu.cn
经 销: 各地新华书店
印 刷: 北京联兴华印刷厂
开 本: 787 mm×1 092 mm 1/16
印 张: 22
字 数: 536 千字
印 数: 1—3 000 册
版 次: 2011 年 9 月第 1 版 2011 年 9 月第 1 次印刷

ISBN 978-7-5635-2729-8

定 价: 39.00 元

如有印装质量问题,请与北京邮电大学出版社发行部联系。

前 言

本书为教育部普通高等教育“十一五”国家级规划教材《数字电路与逻辑设计》的辅助学习参考资料。

随着数字技术、应用方式的发展与进步,数字电路的分析、设计也朝着大规模、高速度和基于计算机辅助分析及设计的方向快速发展。在各类嵌入式系统的设计中,已经普遍采用可编程逻辑器件及硬件描述语言进行相关接口、控制电路的设计。逻辑电路设计具有综合性、灵活性与实践性的特点,这就要求在学习基本理论和分析、设计方法的同时,能够根据条件、环境,灵活运用知识和经验进行不同方案的设计,以期获得最佳方案。本书的目的是,在对基本学习要求、知识要点、分析设计方法进行精炼总结的基础上,适当扩展《数字电路与逻辑设计》教材的内容、丰富逻辑电路的分析和设计举例、提供更加实用性的电路设计案例等,以期使读者能够在灵活应用基本理论和方法、解决实际问题能力的训练等方面进行参考使用。

本书的主要内容包括:

(1) 给出了各章节的基本学习要求,通过了解、熟悉、掌握等不同要求,对教材内容的重要程度和理解掌握程度进行了定义。

(2) 总结了各章节的知识要点,通过更丰富的分析设计举例,可从不同的侧重点加深对基本理论和分析设计方法的理解和认识。

(3) 对重点、难点、综合分析设计问题,进行了详细分析,给出了解题方法和步骤。

(4) 介绍了一些数字通信系统中的实用电路,应用这些电路可以构成实用的应用系统,加强理论与实践的联系。

(5) 对同一设计问题,给出多种设计思路和设计方法,以期读者能够在解决实际问题时进行借鉴,获得最佳方案。

(6) 给出了北京邮电大学近几年一些专业研究生入学考试数字电路部分的

试题和答案,供读者参考。

本书各章节的内容与《数字电路与逻辑设计》教材的章节相对应,共分 10 章。第 1、2 章由刘丽华编写;第 3、4 章由胡春静编写;第 5、6 章及附录由刘培植编写;第 7、8 章由郭琳编写;第 9、10 章由孙文生编写。

鉴于数字电路设计中,设计方法可以非常灵活,设计方案可以多种多样,加之作者水平和经验的限制,书中会有错误和不足之处,希望读者给予批评指正。

编 者

目 录

第 1 章 数字技术基础	1
1.1 教学要求	1
1.2 基本知识点	1
1.2.1 数制与编码	1
1.2.2 逻辑代数基础	2
1.2.3 逻辑函数及其表示方法	3
1.2.4 逻辑函数的化简	3
1.3 例题解析	4
1.3.1 不同数制之间的转换与 BCD 编码	4
1.3.2 逻辑等式的证明	4
1.3.3 逻辑函数不同表示方法之间的转换	5
1.3.4 逻辑函数的代数法化简	6
1.3.5 逻辑函数的卡诺图法化简	6
1.4 习题解答	7
第 2 章 逻辑门电路	11
2.1 教学要求	11
2.2 基本知识点	11
2.2.1 数字集成电路的特点和分类	11
2.2.2 晶体管的开关特性	11
2.2.3 二极管逻辑门	12
2.2.4 三极管反相器	12
2.2.5 TTL 集成逻辑门	13
2.2.6 ECL 逻辑门	16
2.2.7 CMOS 逻辑门	16
2.2.8 不同工艺逻辑门之间的互联	18
2.3 例题解析	19
2.3.1 TTL 和 CMOS 门电路输入和输出特性的分析与计算	19

2.3.2	TTL 和 CMOS 门电路驱动能力的计算	23
2.3.3	TTL 和 CMOS 集成逻辑门的结构设计与分析	23
2.3.4	OC(OD)门上拉电阻的计算	26
2.4	习题解答	27
第 3 章	组合电路的分析与设计	33
3.1	教学要求	33
3.2	基本知识点	33
3.2.1	组合电路的特点	33
3.2.2	组合电路的分析	33
3.2.3	小规模组合逻辑电路的设计	33
3.2.4	组合逻辑电路的冒险	35
3.2.5	常用的中规模组合逻辑电路与应用	36
3.3	例题解析	39
3.4	习题解答	44
第 4 章	集成触发器	93
4.1	教学要求	93
4.2	基本知识点	93
4.2.1	时序电路的特点	93
4.2.2	触发器的基本特性及其记忆作用	93
4.2.3	基本 RS 触发器	94
4.2.4	各种钟控触发器的逻辑功能	94
4.2.5	集成 TTL 主从触发器	95
4.2.6	集成边沿触发器	95
4.2.7	CMOS 触发器	95
4.2.8	集成触发器的选用和参数	96
4.3	例题解析	96
4.4	习题解答	101
第 5 章	时序逻辑电路	113
5.1	教学要求	113
5.2	基本知识点	113
5.2.1	基本定义及概述	113
5.2.2	同步时序逻辑电路分析	117
5.2.3	异步时序逻辑电路的分析	120
5.2.4	常用时序电路的设计	122
5.2.5	一般时序逻辑电路的设计	125
5.2.6	采用小规模集成器件设计异步计数器	127

5.3 综合例题解析	129
5.4 习题解答	138
第 6 章 中规模时序集成电路及应用	192
6.1 教学要求	192
6.2 基本知识点	193
6.2.1 中规模异步计数器	193
6.2.2 中规模同步计数器	194
6.2.3 中规模计数器的应用	195
6.2.4 中规模移位寄存器	199
6.2.5 中规模移存器的应用举例	199
6.3 综合例题解析	202
6.4 习题解答	210
第 7 章 可编程逻辑器件	233
7.1 教学要求	233
7.2 基本知识点及例题	233
7.2.1 存储器及其在可编程逻辑实现方面的应用	234
7.2.2 简单 PLD 的结构特点	238
7.2.3 CPLD/FPGA 的特点	240
7.3 习题解答	243
第 8 章 硬件描述语言 VHDL	257
8.1 教学要求	257
8.2 基本知识点及例题	257
8.2.1 硬件描述语言的特点	257
8.2.2 应用 VHDL 进程时应注意的问题	261
8.2.3 状态机的应用	264
8.3 习题解答	269
第 9 章 数模和模数转换	293
9.1 教学要求	293
9.2 基本知识点	293
9.2.1 数模转换器	293
9.2.2 模数转换器	296
9.3 例题解析	298
9.4 习题解答	302

第 10 章 脉冲波形的产生与变换	314
10.1 教学要求	314
10.2 基本知识点	314
10.2.1 波形的基础知识	314
10.2.2 施密特触发器	314
10.2.3 单稳态触发器	315
10.2.4 多谐振荡器	317
10.3 例题解析	318
10.4 习题解答	321
附录:北京邮电大学“数字电路”课硕士研究生入学考试真题题选	328
试题 A 2007 年数字电路试卷	328
答案 A 2007 年数字电路试卷参考答案	331
试题 B 2008 年数字电路试卷	333
答案 B 2008 年数字电路试卷参考答案	336
试题 C 2010 年数字电路试卷	339
答案 C 2010 年数字电路试卷参考答案	343

第 1 章 数字技术基础

某些物理量的变化在时间和数值上都是离散的,也就是说它们的数值大小和每次的增减变化都是某一个最小单位的整数倍,这一类物理量称为数字量。把表示数字量的信号称为数字信号,处理数字信号的电路称为数字电路。由于计算机的普及和数字电路的优势,在很多情况下会将模拟信号进行取样、保持、量化、编码后,将模拟信号转为数字信号进行处理。

本章主要介绍数字信号的数制和编码方式,逻辑代数的各种逻辑运算和基本定理,逻辑函数的化简方法等内容。

1.1 教学要求

- (1) 掌握数制与二进制编码方式。
- (2) 掌握逻辑代数中的 3 种基本运算。
- (3) 掌握逻辑代数的基本公式、规则和定理。
- (4) 掌握逻辑函数的表示方法和标准表达式。
- (5) 掌握逻辑函数的代数法化简和卡诺图法化简方法。

1.2 基本知识点

1.2.1 数制与编码

1. 数制

数制是进位记数制的简称,用数字量表示物理量的大小时,需要用多位数码,通常把多位数码中每一位的构成方法以及从低位到高位进位的规则称为数制,表达每位数码的字符的个数称为基数。这里介绍十进制、二进制和十六进制数 3 种数制。

对于任意一个进位制 R ,表达如下: R 进制有 R 个数码,以 R 为基数,逢 R 进 1,当整数位为 n 位、小数位为 m 位时,按权展开式为

$$\begin{aligned}(N)_R &= k_{n-1} \times R^{n-1} + k_{n-2} \times R^{n-2} + \cdots + k_1 \times R^1 + k_0 \times R^0 + k_{-1} \times R^{-1} + k_{-2} \times R^{-2} + \cdots + k_{-m} \times R^{-m} \\ &= \sum_{i=-m}^{n-1} k_i \times R^i\end{aligned}$$

不同数制之间的转换规律如图 1.2.1 所示。




图 1.2.1 不同数制之间的转换规律

2. 编码

编码是指用特定的二进制码来表示自然数、字母和符号的过程，这里仅介绍两种比较简单又常用的编码，即二进制编码和二-十进制(BCD)编码。

二进制编码主要有自然二进制编码和格雷码(循环二进制码)两种，用 4 位二进制码来表示 16 种不同的信息。二-十进制编码用 4 位二进制码来表示十进制数的 0~9 共 10 个不同的信息。常见的 BCD 编码如表 1.2.1 所示。

表 1.2.1 常见的 BCD 编码

十进制码	8421 码	2421 码	余 3 码	余 3 格雷码	循环码(格雷码)
0	0000	0000	0011	0010	0000
1	0001	0001	0100	0110	0001
2	0010	0010	0101	0111	0011
3	0011	0011	0110	0101	0010
4	0100	0100	0111	0100	0110
5	0101	1011	1000	1100	0111
6	0110	1100	1001	1101	0101
7	0111	1101	1010	1111	0100
8	1000	1110	1011	1110	1100
9	1001	1111	1100	1010	1000

1.2.2 逻辑代数基础

逻辑代数是逻辑理论和概率论的数学基础，这里主要介绍逻辑代数的基本运算和公式，逻辑代数的表示和逻辑函数化简的方法。

基本逻辑运算有与、或、非 3 种，任何复杂的运算都可由这 3 种基本逻辑运算来实现。

一些常用的逻辑门有与非、或非、与或非、异或和同或门等。

逻辑代数主要需要掌握 9 条基本定律，3 条基本规则和 5 个常用公式。

在数字逻辑电路中,通常高电平用逻辑“1”表示,低电平用逻辑“0”表示。这种表示方式称为正逻辑;如果高电平用逻辑“0”表示,低电平用逻辑“1”表示,则称为负逻辑。对同一个电路,用正逻辑或者负逻辑来表示其输出与输入之间的逻辑关系时,表示为不同的逻辑表达式。

1.2.3 逻辑函数及其表示方法

任何具体事物的因果关系都可以用一个逻辑函数来描述。逻辑函数的表示方法主要有4种:真值表、逻辑式、逻辑图和卡诺图。必须掌握这4种表达方式之间的转换方法。

标准表达式有最小项之和和最大项之积两种形式。最大项和最小项之间的关系如下:

(1) m_i 和 M_i 互补,即 $M_i = \overline{m_i}$, $m_i = \overline{M_i}$ 。

(2) 以 m 个最小项之和表示的一个 n 个变量的函数 F ,其反函数 $\bar{F}$ 可用 M 个最大项之积表示。这 M 个最大项的编号与 m 个最小项的编号完全相同。

1.2.4 逻辑函数的化简

在函数的各种表达式中,“与或”表达式和“或与”表达式是最基本的,最简的“与或”表达式应该满足如下要求:

- (1) 与项的个数最少。
- (2) 与项中所包含的变量个数最少。

逻辑函数的化简主要有代数法和卡诺图法。代数法化简,就是反复运用逻辑代数的基本定律、基本规则和常用公式,消去表达式中的多余项和多余变量。

卡诺图是真值表的图形表示,它把函数的变量分为两组进行纵横排列,变量的取值方式按照循环码的规则进行组合, n 个变量组成 2^n 个方格,每个方格对应一个最小项或最大项的取值。用卡诺图化简逻辑函数为最简“与或”表达式的步骤如下:

- (1) 将函数化为最小项之和的形式。
- (2) 作出所要化简函数的卡诺图。
- (3) 画圈合并最小项。画圈的原则是:
 - ① 将相邻的1格圈出,圈的格数必须为2、4、8、16...即 2^n 。
 - ② 圈的个数应最少,保证乘积项最少。
 - ③ 每个圈的格数应最多,保证乘积项中的因子最少。
 - ④ 可以重复圈,不能漏圈,即不能漏掉1格。
- (4) 每个圈对应一个与项,将所有的与项相或。

在对实际情况处理时,有时会出现输入变量的某些取值组合不会出现的情况,也即输入变量的取值受到某些约束,则将这些输入变量的取值组合(最小项)称为约束项。有时函数在输入变量的某些组合情况下输出不确定,可能为0,也可能为1,这些输入变量的取值组合(最小项)称为任意项。由于约束项和任意项可以写进函数式中,也可以不写进去,对函数的取值都没有什么影响,所以可以将约束项和任意项统称为任意项(或无关项)。具有任意项的逻辑函数称为非完全描述的逻辑函数,对非完全描述的逻辑函数,在用卡诺图化简时,任意项可当做1处理,也可当做0处理,即可圈也可不圈,以有利于化简为原则。

1.3 例题解析

本章习题主要可以分为 5 种类型:不同数制之间的转换与 BCD 编码、逻辑等式的证明、逻辑函数不同表示方法之间的转换、逻辑函数的代数法化简、逻辑函数的卡诺图法化简。下面分别给出这几种题型的解题方法。


1.3.1 不同数制之间的转换与 BCD 编码

【例 1.3.1】 将十进制数 $(24.163)_{10}$ 转换成二进制数。(要求的转换精度达到小数点后 3 位。)

解:① 小数部分

$0.163 \times 2 = 0.326$	0	最高位
$0.326 \times 2 = 0.652$	0	
$0.652 \times 2 = 1.304$	1	最低位,达到了转换精度的要求

② 整数部分



所以转换结果为 $(24.163)_{10} = (11000.001)_2$ 。

【例 1.3.2】 将十进制数 49 转化为自然二进制码和二进制循环(格雷)码。

解: $(49)_{10} = (01001001)_{\text{自然二进制码}} = (01101000)_{\text{循环码}}$

【例 1.3.3】 将十进制数 49 转化为 BCD 余 3 码和 BCD 循环码。

解: $(49)_{10} = (01111100)_{\text{余3码}} = (01101000)_{\text{循环码}}$

1.3.2 逻辑等式的证明

证明逻辑等式成立的方法主要有两种。一种是分别列出等式两边逻辑式的真值表,如果真值表完全相同,则等式成立。另一种是利用逻辑代数的公式和定理或者是卡诺图将等式两边化为完全相同的逻辑形式,则等式成立。

【例 1.3.4】 证明以下等式成立

$$A \cdot B + \bar{A} \cdot C + B \cdot C = A \cdot B + \bar{A} \cdot C$$

解:方法一. 分别列出 $A \cdot B + \bar{A} \cdot C + B \cdot C$ 和 $A \cdot B + \bar{A} \cdot C$ 的真值表,由表 1.3.1 可知它们的真值表完全相同,故等式成立。

表 1.3.1 例 1.3.4 真值表

A	B	C	$A \cdot B + \bar{A} \cdot C + B \cdot C$	$A \cdot B + \bar{A} \cdot C$
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	1	1
1	0	0	0	0
1	0	1	0	0
1	1	0	1	1
1	1	1	1	1


方法二.

$$\begin{aligned}
 & A \cdot B + \bar{A} \cdot C + B \cdot C \\
 &= A \cdot B + \bar{A} \cdot C + A \cdot B \cdot C + \bar{A} \cdot B \cdot C \\
 &= A \cdot B + \bar{A} \cdot C
 \end{aligned}$$

1.3.3 逻辑函数不同表示方法之间的转换

【例 1.3.5】 给定逻辑函数式 $F = \bar{A}B\bar{C} + \overline{A(B+C)} + C$, 试画出其逻辑图和卡诺图。

解: 由于本题未对逻辑图中所使用的门进行限制, 所以直接采用非门、与门、或门等逻辑门取代逻辑表达式中的运算符号就可以了, 可以得到以下的逻辑图。



要得到其卡诺图, 可以先将逻辑式化为最小项之和的形式。

$$\begin{aligned}
 F &= \bar{A}B\bar{C} + \overline{A(B+C)} + C \\
 &= \bar{A}B\bar{C} + \bar{A} + \bar{B}\bar{C} + C \\
 &= \bar{A}B\bar{C} + \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + \bar{A}\bar{B}C + \bar{A}BC + \bar{A}\bar{B}C + \bar{A}BC + \bar{A}\bar{B}C
 \end{aligned}$$

得到其卡诺图为

AB		C			
		00	01	11	10
C	0	1	1	0	1
	1	1	1	1	1

1.3.4 逻辑函数的代数法化简

代数法化简就是采用逻辑代数的基本公式和定理,消去逻辑函数中多余的乘积项和每个乘积项中多余的因子,得到最简的逻辑函数式。

【例 1.3.6】 用代数法化简逻辑函数 $F=(A+B+\bar{C})(\bar{A}+D)(C+D)(B+D+E)$ 。

解:

$$\begin{aligned} F &= (A+B+\bar{C})(\bar{A}+D)(C+D)(B+D+E) \\ &= (A+B+\bar{C})(\bar{A}+D)(C+D)(B+D+E+A)(B+D+E+\bar{A}) \\ &= (A+B+\bar{C})(C+D)(\bar{A}+D) \end{aligned}$$

【例 1.3.7】 用代数法化简逻辑函数 $F=A\bar{B}+\bar{A}B+B\bar{C}+\bar{B}C$ 。

解:

$$\begin{aligned} F &= A\bar{B}+\bar{A}B(C+\bar{C})+B\bar{C}+(A+\bar{A})\bar{B}C \\ &= (A\bar{B}+A\bar{B}C)+(\bar{A}B\bar{C}+\bar{A}B\bar{C})+(B\bar{C}+\bar{A}B\bar{C})+(\bar{A}B\bar{C}+A\bar{B}C) \\ &= A\bar{B}+B\bar{C}+\bar{A}C \end{aligned}$$

1.3.5 逻辑函数的卡诺图法化简

【例 1.3.8】 用卡诺图法化简逻辑函数 $F(A,B,C,D) = \sum(1,3,4,5,6,7,9,11,13)$ 为最简和之积的逻辑式。

解:将 $F(A,B,C,D) = \sum(1,3,4,5,6,7,9,11,13)$ 填入卡诺图,如图 1.3.1 所示。

由于是要求最简和之积的逻辑式,可以围绕卡诺图中的“0”来进行画圈,如图 1.3.2 所示。最后可以得到其最简和之积的逻辑式为 $F=(\bar{A}+\bar{B}+\bar{C}) \cdot (B+D) \cdot (\bar{A}+D)$ 。

CD \ AB	00	01	11	10
00	0	1	0	0
01	1	1	1	1
11	1	1	0	1
10	0	1	0	0

图 1.3.1 例 1.3.8 的卡诺图

CD \ AB	00	01	11	10
00	0	1	0	0
01	1	1	1	1
11	1	1	0	1
10	0	1	0	0

图 1.3.2 例 1.3.8 的卡诺图的圈法

【例 1.3.9】 逻辑函数为 $F=B\bar{C}D+\bar{A}BC\bar{D}+A\bar{B}\cdot\bar{C}D+\bar{A}B\bar{C}$ 。已知该函数的约束条件为 $CD=0$, 请利用卡诺图进行化简并写出最简与或表达式。

解:首先将逻辑表达式 $F=B\bar{C}D+\bar{A}BC\bar{D}+A\bar{B}\cdot\bar{C}D+\bar{A}B\bar{C}$ 和约束条件 $CD=0$ 填入卡诺图,如图 1.3.3 所示,围绕卡诺图中的“1”来进行画圈,如图 1.3.4 所示,最后可以得到其最简与或表达式为 $F=\bar{A}B+AD$ 。

CD \ AB	00	01	11	10
	00	01	11	10
00	0	1	0	0
01	0	1	1	1
11	ϕ	ϕ	ϕ	ϕ
10	0	1	0	0

图 1.3.3 例 1.3.9 的卡诺图

CD \ AB	00	01	11	10
	00	01	11	10
00	0	1	0	0
01	0	1	1	1
11	ϕ	ϕ	ϕ	ϕ
10	0	1	0	0

图 1.3.4 例 1.3.9 的卡诺图的圈法

1.4 习题解答

1-1 写出下列各数的按权展开式(其中最后一位的 B、O、D、H 分别代表二进制、八进制、十进制和十六进制)。

(1) 1101011B

(2) 1011.11B

(3) 724.06O

(4) 108.01D

(5) 5F0DH

(6) 4CAE.9BH

解:按权展开式为

(1) $1 \times 2^6 + 1 \times 2^5 + 1 \times 2^3 + 1 \times 2^1 + 1 \times 2^0$

(2) $1 \times 2^3 + 1 \times 2^1 + 1 \times 2^0 + 1 \times 2^{-1} + 1 \times 2^{-2}$

(3) $7 \times 8^2 + 2 \times 8^1 + 4 \times 8^0 + 6 \times 8^{-2}$

(4) $1 \times 10^2 + 8 \times 10^0 + 1 \times 10^{-2}$

(5) $5 \times 16^3 + 15 \times 16^2 + 13 \times 16^0$

(6) $4 \times 16^3 + 12 \times 16^2 + 10 \times 16^1 + 14 \times 16^0 + 9 \times 16^{-1} + 11 \times 16^{-2}$

1-2 数制之间的转换。

(1) $(255)_{10} = ()_2 = ()_8 = ()_{16}$

(2) $(101101)_2 = ()_{10} = ()_8 = ()_{16}$

(3) $(101010.011)_2 = ()_{10} = ()_8 = ()_{16}$

(4) $(3FF)_{16} = ()_{10} = ()_8 = ()_2$

解:

(1) $(255)_{10} = (11111111)_2 = (377)_8 = (FF)_{16}$

(2) $(101101)_2 = (45)_{10} = (55)_8 = (2D)_{16}$

(3) $(101010.011)_2 = (42.375)_{10} = (52.3)_8 = (2A.6)_{16}$

(4) $(3FF)_{16} = (1023)_{10} = (1777)_8 = (1111111111)_2$

1-3 把下列十进制数转换为 8421、2421、格雷 BCD 码。

(1) 95 (2) 3471
 解: 十进制 8421BCD 码 2421BCD 码 格雷 BCD 码
 (1) 95 10010101 11111011 10000111
 (2) 3471 0011010001110001 0011010011010001 0010011001000001

1-4 把下列 8421BCD 码转换为十进制数。

(1) 0101 1000 (2) 1001 0011 0101 (3) 0011 0100 0111 0001

解: 8421BCD 码 十进制数

(1) 01011000 58
 (2) 100100110101 935
 (3) 0011010001110001 3471

1-5 求下列各式的对偶式和反演式。

(1) $F = AB + \bar{A}\bar{B}$
 (2) $F = [(A\bar{B} + C)D + E]B$
 (3) $F = AB\bar{C} + (A + \bar{B} + D)(\bar{A}\bar{B}\bar{D} + \bar{E})$
 (4) $F = (A + \bar{B})(\bar{A} + C)(B + \bar{C})(\bar{A} + B)$

解:

(1) 对偶式 $(A + B)(\bar{A} + \bar{B})$ 反演式 $(\bar{A} + \bar{B})(A + B)$
 (2) 对偶式 $[(A + \bar{B})C + D]E + B$ 反演式 $[(\bar{A} + B)\bar{C} + \bar{D}]\bar{E} + \bar{B}$
 (3) 对偶式 $(A + B + \bar{C})[A\bar{B}\bar{D} + (\bar{A} + B + \bar{D})\bar{E}]$ 反演式 $(\bar{A} + \bar{B} + C)[\bar{A}\bar{B}\bar{D} + (A + \bar{B} + D)E]$
 (4) 对偶式 $A\bar{B} + \bar{A}C + B\bar{C} + \bar{A}B$ 反演式 $\bar{A}B + A\bar{C} + \bar{B}C + A\bar{B}$

1-6 用真值表证明下列等式成立。

(1) $\overline{A + B} = \bar{A} \cdot \bar{B}$
 (2) $AB + \bar{A}\bar{B} = \overline{\bar{A}B + A\bar{B}}$

解:

(1) 真值表为

A	B	$\overline{A + B}$	$\bar{A} \cdot \bar{B}$
0	0	1	1
0	1	0	0
1	0	0	0
1	1	0	0

(2) 真值表为

A	B	$AB + \bar{A}\bar{B}$	$\overline{\bar{A}B + A\bar{B}}$
0	0	1	1
0	1	0	0
1	0	0	0
1	1	1	1

1-7 证明下列等式成立(方法不限)。

(1) $A \oplus 1 = \bar{A}$
 (2) $(A \oplus B) \oplus C = A \oplus (B \oplus C)$
 (3) $A \cdot (B \oplus C) = (AB) \oplus (AC)$

1-8 将下列表达式化为标准“或与”式。

(1) $F = (A \oplus B) + AB$
 (2) $F = (A + B)(B + C)(A + C)$
 (3) $F = AB + BC + AC$

$$(4) F = \overline{AB\bar{C} + AC\bar{D} + ABCE}$$

解:

$$(1) A + B$$

$$(2) (A + B + C)(A + B + \bar{C})(A + \bar{B} + C)(\bar{A} + B + C)$$

$$(3) (A + B + C)(A + B + \bar{C})(A + \bar{B} + C)(\bar{A} + B + C)$$

$$(4) (\bar{A} + \bar{B} + C + D)(\bar{A} + \bar{B} + C + \bar{D})(\bar{A} + B + \bar{C} + D)(\bar{A} + B + \bar{C} + \bar{D})(\bar{A} + \bar{B} + \bar{C} + D)$$

1-9 将下列表达式化为标准“与或”式。

$$(1) F = AB + \bar{A}\bar{B} + CD$$

$$(2) F = D + ABC$$

$$(3) F = AB + BC + AC$$

$$(4) F = \overline{A\bar{B} + C + \bar{B}\bar{D}(\bar{A} + B) + \bar{BC} + D}$$

解:

$$(1) \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}D + \bar{A}\bar{B}C\bar{D} + \bar{A}\bar{B}CD + \bar{A}BCD$$

$$+ A\bar{B}CD + AB\bar{C}\bar{D} + AB\bar{C}D + ABC\bar{D} + ABCD$$

$$(2) \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}D + \bar{A}\bar{B}C\bar{D} + \bar{A}\bar{B}CD + \bar{A}BCD + A\bar{B}CD + ABCD + \bar{A}\bar{B}CD + ABC\bar{D}$$

$$(3) ABCD + AB\bar{C}\bar{D} + ABC\bar{D} + AB\bar{C}D + \bar{A}BCD + \bar{A}BC\bar{D} + A\bar{B}CD + A\bar{B}C\bar{D}$$

$$(4) \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}C\bar{D} + \bar{A}\bar{B}\bar{C}D + \bar{A}B\bar{C}\bar{D} + \bar{A}B\bar{C}D + \bar{A}\bar{B}C\bar{D} + \bar{A}\bar{B}C\bar{D} + \bar{A}B\bar{C}\bar{D} + \bar{A}B\bar{C}D$$

1-10 用代数法化简下列函数为最简“与或”式。

$$(1) F = AB + A\bar{B} + \bar{A}B$$

$$(2) F = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + A\bar{B}\bar{C} + A\bar{B}C$$

$$(3) F = (\bar{A} + \bar{B})(\bar{A} + \bar{B})$$

解:

$$(1) F = A + \bar{A}B = A + B$$

$$(2) F = \bar{B}\bar{C} + \bar{A}\bar{B}C + A\bar{B} + A\bar{C} = \bar{B} + A\bar{C}$$

$$(3) 0$$

1-11 化下面函数为另一种标准形式(最小项表达式或最大项表达式)。

$$(1) F(A, B, C) = \sum_m(0, 2, 4, 6)$$

$$(2) F(A, B, C, D) = \sum_m(0, 1, 4, 5, 12, 13)$$

$$(3) F(A, B, C) = \prod_M(0, 1, 3, 6)$$

$$(4) F(A, B, C, D) = \prod_M(0, 1, 4, 6, 11, 14)$$

解:

$$(1) \prod_M(1, 3, 5, 7)$$

$$(2) \prod_M(2, 3, 6, 7, 8, 9, 10, 11, 14, 15)$$

$$(3) \sum_m(2, 4, 5, 7)$$

$$(4) \sum_m(2, 3, 5, 7, 8, 9, 10, 12, 13, 15)$$

1-12 用卡诺图法化简下列函数为最简“与或”式和“或与”式。

$$(1) F(A, B, C, D) = \sum_m (0, 4, 6, 10, 11, 13)$$

$$(2) F(A, B, C, D) = \sum_m (3, 4, 7, 10, 12, 14, 15)$$

$$(3) F(A, B, C, D) = \prod_M (0, 4, 5, 7, 8, 9, 10)$$

$$(4) F(A, B, C, D) = \prod_M (3, 5, 11, 13, 15)$$

$$(5) F(A, B, C, D) = \sum_m (0, 2, 7, 14) + \sum_{\phi} (6, 8, 10, 11, 15)$$

解: 与或式

或与式


$$(1) \bar{A}\bar{C}\bar{D} + \bar{A}B\bar{D} + A\bar{B}C + AB\bar{C}D \quad (A + \bar{D})(A + B + \bar{C})(\bar{A} + C + D)(\bar{A} + \bar{B} + \bar{C})(\bar{A} + B + C)$$

$$(2) B\bar{C}\bar{D} + \bar{A}CD + ABC + AC\bar{D} \quad (C + \bar{D})(B + C)(\bar{A} + B + \bar{D})(A + \bar{C} + D)$$

$$(3) AB + ACD + \bar{A}C\bar{D} + \bar{A}\bar{B}D \quad (A + C + D)(A + \bar{B} + \bar{D})(\bar{A} + B + C)(\bar{A} + B + D)$$

$$(4) \bar{D} + \bar{B}\bar{C} + \bar{A}BC \quad (\bar{B} + C + \bar{D})(\bar{A} + \bar{C} + \bar{D})(B + \bar{C} + \bar{D})$$

$$(5) BC + \bar{B}\bar{D} \quad (\bar{B} + C)(B + \bar{D})$$



第 2 章 逻辑门电路

本章主要介绍基本逻辑门(TTL 逻辑门、ECL 逻辑门和 CMOS 逻辑门)电路的构成、工作原理、接口参数等。

2.1 教学要求

- (1) 了解数字集成电路的特点和分类。
- (2) 熟悉晶体管的开关特性。
- (3) 了解二极管逻辑门工作原理。
- (4) 了解三极管反相器工作原理。
- (5) 掌握 TTL 集成逻辑门的工作原理和带负载能力的分析。
- (6) 了解 ECL 逻辑门的工作原理和应用方法。
- (7) 掌握 CMOS 逻辑门的工作原理和逻辑功能分析。
- (8) 掌握不同种类逻辑门之间的互联规则。

2.2 基本知识点

2.2.1 数字集成电路的特点和分类

在数字系统中,目前已广泛使用了半导体集成电路。半导体集成电路是采用外延生长、光刻、氧化物生成、离子注入等技术,将晶体管、电阻、电容等元件和内部电路连线一起做在一块半导体基片上所构成的电路单元。

集成电路按照其内部有源器件的不同可分为两类:双极型和绝缘栅场效应管集成电路。比较这两类集成电路,双极型晶体管集成电路的工作速度快、驱动能力强,但功耗大、集成度低;绝缘栅场效应管集成电路集成度高、功耗低,目前这类数字集成电路主要是指 CMOS 集成电路。

2.2.2 晶体管的开关特性

晶体管的开关特性是指晶体管在导通与截止两种状态转换过程中的特性,它表现在完成两种状态之间的转换需要一定的时间,决定了器件可以工作的最大速度。

二极管的反向恢复时间 $t_R = t_s + t_f$, 是指二极管由导通转为截止的时间, 由存储时间 t_s 和下降时间 t_f 两部分构成。二极管的开通时间是指二极管从反向截止到正向导通的时间, 由于 PN 结在正向电压作用下空间电荷区迅速变窄, 正向电阻很小, 所以二极管的开通时间很短, 相对于反向恢复时间而言开通时间几乎可以忽略不计。

三极管的开通时间 $t_{on} = t_d + t_r$, 是指从输入 V_i 正跳变开始到 I_c 上升到 $0.9I_c$ 所需的时间, 由延迟时间 t_d 和上升时间 t_r 两部分构成。三极管的关断时间 $t_{off} = t_s + t_f$, 是指从输入 V_i 负跳变开始到 I_c 下降到 $0.1I_c$ 所需时间, 由存储时间 t_s 和下降时间 t_f 两部分构成。

2.2.3 二极管逻辑门

本节介绍二极管“与门”电路和二极管“或门”电路。虽然由二极管构成的“与门”、“或门”电路, 结构非常简单, 也能完成与、或的逻辑操作, 但由于其输出的高、低电平值与输入的高、低电平值不相等, 相差一个二极管的导通压降, 因此当多个二极管逻辑门级联使用时, 由于输出高、低电平偏移值的累积, 将导致逻辑错误, 所以二极管逻辑门并无实际应用价值。

2.2.4 三极管反相器

由双极型三极管构成的反相器, 要求三极管工作在开关状态, 即输入为低电平时, 三极管截止, 输出为高电平; 输入为高电平时, 三极管饱和导通, 输出为低电平。

1. 三极管反相器的工作原理

双极型三极管反相器的电路如图 2.2.1 所示。




图 2.2.1 双极型三极管反相器

(1) 输入低电平 0 V 时, 由 $V_b = V_{iL} - \frac{V_{iL} - E_b}{R_1 + R_2} R_1$, 代入电路参数得: $V_b = -0.92\text{ V}$, 可见晶体管在输入低电平 0 V 条件下能够可靠截止。电路输出高电平为 $V_{OH} = E_c = 12\text{ V}$ 。

(2) 输入高电平 3 V 时, 由 $I_b = I_1 - I_2$, $I_1 = \frac{V_{IH} - V_{bes}}{R_1} = \frac{3 - 0.7}{1.5}\text{ mA} = 1.53\text{ mA}$, $I_2 = \frac{V_{bes} - E_b}{R_2} = \frac{0.7 + 12}{18}\text{ mA} = 0.71\text{ mA}$, 所以 $I_b = 0.82\text{ mA}$, 而基极临界饱和电流 $I_{bs} \approx \frac{E_c}{\beta R_c} = 0.4\text{ mA}$, 由于 $I_b > I_{bs}$, 所以晶体管进入饱和状态, 输出低电平 $V_{OL} = V_{ces} \approx 0.3\text{ V}$ 。

2. 三极管反相器的带负载能力

负载可分为两种情况：凡是负载电流 I_L 流进反相器的叫灌电流负载；负载电流 I_L 从反相器流出的，叫拉电流负载。反相器的灌电流负载和拉电流负载电路如图 2.2.2 所示。




图 2.2.2 反相器的灌电流负载和拉电流负载

对于图 2.2.2(a)所示的灌电流负载电路，三极管饱和导通，为使反相器正常工作，必须使反相器灌入负载电流后满足条件 $I_b > I_{bs}$ ，此条件限制了灌电流的最大值，故灌电流负载能力为三极管从饱和退到临界饱和时所允许灌入的最大负载电流 I_{Lmax} 。为增加灌电流负载能力，希望 I_{Rc} 尽可能小，即 R_c 大一些比较好。

对于图 2.2.2(b)所示的拉电流负载电路，三极管截止，输出高电平，电流 I_L 从反相器中往外流，为了保证电路正常工作，使输出高电平保持稳定，关键在于钳位二极管 VD 必须导通，即有电流通过。极限情况下， I_D 刚好为 0 时，对应负载电流为最大的拉电流，即，反相器的最大拉电流 $I_{Lmax} \leq I_{Rc}$ 。从增加拉电流负载能力看，应使 I_{Rc} 尽可能大，即 R_c 值越小越好，这与增强灌电流负载能力的要求是矛盾的，因此这种由单个晶体管构成的反相器电路在实际中并没有得到应用，在实际应用中广泛采用的是 TTL 电路。

2.2.5 TTL 集成逻辑门

TTL 集成电路工作速度快、驱动能力强，但功耗大、集成度低，所以目前主要应用在一些中、小规模的数字集成电路中。

1. TTL 与非门的电路结构和工作原理

图 2.2.3 为 74H 系列的 TTL 与非门电路，由输入级、中间级（反相级）和输出级构成。输入级由多发射极晶体管 VT_1 ，电阻 R_1 和钳位二极管 VD_1 、 VD_2 、 VD_3 组成，其作用是对输入变量 A、B、C 实现逻辑“与”的操作，钳位二极管 VD_1 、 VD_2 、 VD_3 的作用是限制输入端可能出现的负极性干扰脉冲。中间级由 VT_2 、 R_2 、 R_3 组成，它的作用是从 VT_2 的集电极和发射极同时输出两个电压变化方向相反的信号，作为输出级中三极管 VT_3 、 VT_4 和 VT_5 的驱动信号，且 VT_2 将前级电流放大以供给 VT_5 足够的基极电流。输出级由三极管 VT_3 、 VT_4 、 VT_5 和 R_4 、 R_5 组成推挽输出电路，它不仅输出阻抗低，带负载能力强，而且可以提高工作速度，降低功耗。




图 2.2.3 74H 系列的 TTL 与非门电路

(1) 输入全部为高电平(3.6 V)时, VT_1 处于发射结反偏、集电结正偏的倒置(反向)工作状态, VT_2 、 VT_5 饱和导通, VT_4 截止, 输出为低电平 $V_O = V_{OL} = V_{ces5} \approx 0.3 \text{ V}$ 。

(2) 输入端至少有一个为低电平(0.3 V)时, VT_1 处于深饱和状态, 即 $V_{ces1} \approx 0.1 \text{ V}$, $V_{cl} \approx 0.4 \text{ V}$, 因而 VT_2 、 VT_5 均截止。此时 VT_2 的集电极电流近似为 0, VT_3 、 VT_4 通过 R_2 提供基极电流而导通, 因此输出为高电平 $V_O = V_{OH} = V_{c2} - V_{be3} - V_{be4} \approx (5 - 0.7 - 0.7) \text{ V} = 3.6 \text{ V}$ 。

因此电路的输出和输入之间满足与非逻辑关系: $F = \overline{A \cdot B \cdot C}$ 。

由于 TTL 逻辑门具有较高的开关速度和很强的带负载能力, 使 TTL 电路得到了广泛的应用。为了满足高速度、低功耗、高抗干扰的要求, TTL 电路不断改进, 出现了大量结构和性能更好的 TTL 电路, 如 74LS, 74ALS 系列等。

2. TTL 与非门的特性参数

TTL 集成门电路的主要工作特性包括电压传输特性, 静态输入、输出特性和动态特性。

(1) 电压传输特性: 输出电压随输入电压变化的关系。在工程应用中需要关注输出高电平 V_{OH} 和输出低电平 V_{OL} 、阈值电压 V_T 、开门电平 V_{ON} 和关门电平 V_{OFF} 、高低电平噪声容限(V_{NH} 、 V_{NL})几个参数。

(2) 静态输入特性: 输入电流与输入电压之间的关系。

当输入电压有一个为低电平($< 0.3 \text{ V}$)时, VT_1 的发射极处于正偏接法, VT_1 的基极电位在 1 V 左右, 此时 VT_2 管的发射结和集电结都不可能导通, 可以认为 VT_1 的集电极电流基本为零。此时输入电流 $I_{IL} = -I_{b1} = -\frac{V_{CC} - v_{BE1} - V_{IL}}{R_1} = -\left(\frac{5 - 0.7 - 0.2}{3 \times 10^3}\right) \text{ mA} \approx -1.3 \text{ mA}$, 电流方向是往 TTL 门外流的。

输入短路电流 I_{IS} : 当 $V_1 = 0$ 时的输入电流称为输入短路电流, 典型值约为 -1.4 mA 。

当输入都为高电平($> 3 \text{ V}$)时, 此时的 VT_1 集电极(bc)处于正向偏置, 发射极(be)处于反向偏置, VT_1 处于倒置放大状态, 此时输入电流 $I_{IH} = \beta_F I_B = \beta_F \frac{V_{CC} - V_{B1}}{R_1} \approx 0.01 \times \frac{5 - 2.1}{3 \times 10^3} \mu\text{A} = 9.7 \mu\text{A}$, 电流方向是往 TTL 门内流的, 该输入电流很小, 也称为输入漏电流。

输入负载特性是指输入端的电压不是直接由电源引入而是在输入端加入电阻得到, 此时需要关注关门电阻 R_{OFF} 和开门电阻 R_{ON} 两个参数。

(3) 静态输出特性:输出电压随负载(输出)电流的变化情况。

与非门输出高电平时, VT_5 截止, VT_3 饱和, VT_4 导通, 负载电流为拉电流。随着负载的增加, VT_3 由浅饱和进入深饱和, 此时输出高电平将随着负载电流的增加而减小。为了保证稳定地输出高电平, 要求负载电流 $I_L \leq 14 \text{ mA}$, 但考虑到功耗, 实际使用时负载电流一般不能超过 0.4 mA 。

与非门输出低电平时, VT_5 饱和导通, VT_4 截止, 输出电流从负载流入 VT_5 , 形成灌电流。当灌电流增加时, VT_5 饱和程度减轻, 若灌电流进一步加大, 使 VT_5 脱离饱和进入放大状态, 输出低电平将很快增加, 这是不允许的。通常为了保证 $V_{OL} \leq 0.3 \text{ V}$, 应使 $I_L \leq 22 \text{ mA}$ 。

带负载能力反映 TTL 门驱动下级负载的能力, 带负载能力用扇出系数 N_O 来表示, N_O 是指一个门能驱动同类型门的个数。

(4) 动态特性: 需要关注输出信号滞后于输入信号的平均延迟时间、交流噪声容限和空载平均功耗几个参数。

3. 其他类型的 TTL 门电路

其他类型的 TTL 门电路主要是指或非门、与或非门和异或门几种电路结构, 由于这些门的输入、输出结构和与非门基本相同, 因此前面所讲的输入、输出特性对这些门电路同样适用。这里要注意, 由于输入端结构的不同, 当或非门的输入端并接使用时, 总的输入电流等于各输入端电流之和; 而当与非门的输入端并接使用时, 总的高电平输入电流等于各输入端电流之和, 总的低电平输入电流等于单个输入端的电流。

4. 集电极开路的门电路(OC 门)

把输出级改成集电极开路的三极管结构, 称为集电极开路的门电路, 简称 OC (Open Collector) 门, 电路如图 2.2.4 所示。电路中没有 VT_3 和 VT_4 组成的射极跟随器, VT_5 的集电极是开路的, 使用时须将 VT_5 的集电极经外接电阻 R_L 接到电源上。OC 门可以避免在推挽式输出的 TTL 门电路中不允许输出端直接并联使用的缺点, 另外由于 VT_5 的集电极经外接电阻可以接到另一个电源上, 可以增加 OC 门的驱动能力。当 OC 门在直接并联使用时可以完成“线与”的操作。OC 门的使用中需要特别关注上拉电阻值的选取, 上拉电阻值随着负载的不同而变化, 关键点在于当所有 OC 门的输出都为高电平时(输出晶体管截止), 上拉电阻应能提供足够的负载电流, 并保证输出高电平不低于其允许的最低值; 只有一个 OC 门输出为低电平(OC 门的输出晶体管 VT_5 饱和), 其他门输出晶体管(VT_5)截止, 流入 OC 门饱和晶体管 VT_5 的总电流为各负载门的输入电流及流过上拉电阻的电流之和, 该电流不能大于 OC 门允许的最大灌电流, 否则会使 VT_5 晶体管退出饱和区而使输出电平升高。




图 2.2.4 TTL 集电极开路的门电路

5. 三态门

三态逻辑(TSL)门除了具有普通 TTL 逻辑门低阻输出的逻辑 0 和逻辑 1 两种状态外,还具有高阻输出的第三态(或称禁止态),这时输出端相当于悬空,也即与其他电路断开。三态门主要应用于总线结构和需要双向传输的输入、输出结构中。

2.2.6 ECL 逻辑门

ECL(射极耦合逻辑)是一种非饱和双极型逻辑门电路,它和 TTL 逻辑电路不同之处在于 ECL 所含的三极管只工作在截止区和可变电阻区,因而三极管的基区没有多余的存储电荷,三极管基本没有存储时间,且电路的输入、输出逻辑幅度小(输入高电平为 -0.8 V ,低电平为 -1.6 V),其突出的优点就在于 ECL 电路的开关速度比 TTL 和 CMOS 逻辑都要快得多,但由于其功耗大、抗干扰能力差、集成度低等缺陷,目前 ECL 电路只有一些中、小规模集成电路,主要用在一些超高速的数字系统中。

基本 ECL 电路由一个差分电路(作为输入)、两个射极跟随器(作为输出)和参考电源 3 个部分组成。输出和输入之间实现“或”和“或非”的逻辑关系,ECL 门输出可直接相连,实现“线或”(WIRED-OR)逻辑。

2.2.7 CMOS 逻辑门

CMOS 电路即互补 MOS 电路,由于其静态功耗几乎为零的特点,目前在大规模和超大规模的数字电路系统中已得到了广泛的应用。

1. MOS 管的开关特性

由于 MOS 管 3 个电极之间都存在有寄生电容,电容上电压不可能突变,使得 MOS 管的输出电压与输入电压之间都存在延迟,MOS 管的开关特性需要关注开通时间 t_{on} 和关断时间 t_{off} 两个参数。

2. CMOS 反相器工作原理

图 2.2.5 为一个 CMOS 反相器电路,它由一个 NMOS 管 VT_1 和一个 PMOS 管 VT_2 构成。当输入低电平为 0 V 时, VT_1 截止, VT_2 线性导通,输出为高电平, $V_{\text{OH}}=V_{\text{DD}}$ 。当输入为高电平 5 V 时, VT_1 线性导通, VT_2 截止,输出为低电平 0 V 。因此该电路实现非的逻辑功能。

(1) 电压与电流传输特性

CMOS 反相器随着输入电压的改变,使得 NMOS 管 VT_1 和 PMOS 管 VT_2 工作在线性导通、饱和导通和截止 3 个不同的区域,导致 CMOS 反相器电压传输特性可分为 5 段,如图 2.2.6 所示,其中第一段和第五段属于稳定区,第二段到第四段为过渡区。反相器只在过渡区域出现较大的电流,输出达到稳定的高电平和低电平时,电流几乎为零,所以 CMOS 静态功耗极小。其输出高低电平可以分别达到电源电平和地电平,噪声容限可达电源电压的 45% 左右,而且抗干扰能力随电源电压提高而增强。

(2) 静态输入特性

由于 MOS 管的输入电阻非常大,因此输入端只要有很小的输入电流就会形成很大的栅电压导致 MOS 管被击穿而失效,目前实际生产的 CMOS 电路都采用了各种形式的输入端保护电路,保证加到 NMOS 管 VT_1 和 PMOS 管 VT_2 的栅源电压(V_{GS})最大不会超过 $V_{\text{DD}}+0.7\text{ V}$ 。

从输入特性可以看出,因输入电流基本为 0,故 CMOS 门带同类负载门的扇出系数很大,CMOS 输入端通过电阻接地时,对电阻值无限制;输入端悬空时,输出 $= 1/2V_{DD}$,故 CMOS 输入端不允许悬空。




图 2.2.5 CMOS 反相器




图 2.2.6 CMOS 反相器电压与电流传输特性

(3) 静态输出特性

CMOS 反相器输出低电平时, NMOS 管 VT_1 线性导通, PMOS 管 VT_2 截止, 输出低电平基本为 0; 此时负载电流 I_{OL} 从负载 R_L 注入 NMOS 管 VT_1 , 负载加重 (R_L 减小) 使 I_{OL} 增加, 输出低电平会被抬高。

CMOS 反相器输出高电平时, NMOS 管 VT_1 截止, PMOS 管 VT_2 线性导通, 输出高电平基本为电源电平; 此时负载电流 I_{OH} 从 PMOS 管 VT_2 注入负载 R_L , 负载加重 (R_L 减小) 使 I_{OH} 增加, 输出高电平会下降。

带负载能力: CMOS 反相器具有输入阻抗高的特点, 加上对电容负载充、放电都很快, 因此 CMOS 反相器带同类门负载时比 TTL 电路具有更大的扇出系数。但是若用 CMOS 门来驱动纯电阻负载或 TTL 门电路时, 与 TTL 门来比较, CMOS 门带负载能力较小。

(4) 动态特性

CMOS 的动态特性需要关注传输延迟时间和动态功耗两个参数。

传输延迟时间是由对负载电容的充放电引起的, 所以减小传输延迟时间必须减小 MOS 管的导通电阻, 增加电源电平和输入信号的高电平, 可以降低 MOS 管的导通电阻。

动态功耗 P_D 是指输出状态转变过程中产生的功耗, 它由瞬时导通功耗和充放电电流功耗两部分构成。瞬时导通功耗 P_T 是由 CMOS 本身的 NMOS 管和 PMOS 管在短时间内同时导通所消耗的功率。充放电电流功耗 P_C 是对负载电容充放电所消耗的功率。

3. 其他 CMOS 逻辑门电路

其他类型的 CMOS 门电路主要是指与非门、或非门和与或非门几种电路结构, 由于这些门的输入、输出结构和与反相器基本相同, 因此前面所讲的输入、输出特性对这些门电路同样适用。这里要注意, 虽然输入端结构不同, 其他类型的 CMOS 逻辑门输入端并联使用

时,总的输入电流都等于各输入端电流之和,这一点与 TTL 门电路不一样。

4. 漏极开路的 CMOS 门电路(OD 门)

与 TTL 电路一样,CMOS 逻辑门将 NMOS 管 VT_1 接成漏极开路形式时,称为 OD 门。其输出是一个漏极开路的 N 沟道增强型 MOS 管,用于输出缓冲驱动或输出电平的转换,以满足驱动大负载电流的需要,驱动电流可达 50 mA;OD 门也可实现“线与”逻辑,外接上拉电阻的计算方法与 TTL 的集电极开路(OC)电路相同。

5. 传输门电路

CMOS 的传输门电路及符号如图 2.2.7 所示, VT_1 为 N 沟道 MOS 管, VT_2 为 P 沟道 MOS 管。 VT_1 、 VT_2 的源极相连作输入, VT_1 、 VT_2 的漏极相连作输出,也可互换,互补的 C 、 $\bar{C}$ 作控制端。




图 2.2.7 CMOS 的传输门电路及符号

CMOS 传输门的应用非常广泛,如它被用于时序电路触发器中的基本元件,也可以作为动态电路的基本元件,组成各种复杂的逻辑电路,还可以作为模拟开关,用来传输连续变化的模拟信号。CMOS 传输门用两个互补管而不是只使用一个 PMOS 或 NMOS 管的原因是,当输入电压变化,一个 MOS 管导通电阻(如 R_{ON1})变大时,互补的另一个 MOS 管导通电阻变小,从而减小 CMOS 传输门的导通电阻,提高其驱动速度。

6. 三态门

三态输出 CMOS 门是在普通门电路的基础上增加控制端和控制电路构成,CMOS 三态门有多种形式的电路结构,目的都是在输入使能端的控制下,除了有正常的 CMOS 低阻输出的 0、1 态之外,增加一个输出的高阻态。

2.2.8 不同工艺逻辑门之间的互联

如果一个数字系统采用不同工艺的逻辑器件,在它们相互连接时应注意两点:第一点是前一级逻辑门的输出信号与后一级逻辑门的输入信号之间电平的配合;第二点是前一级逻辑门的输出信号与后一级逻辑门的输入信号之间电流的配合。这两点必须同时满足。

电平的配合是指驱动门的输出电压和被驱动门的输入电压之间必须同时满足以下规则:第一,驱动门高电平时的最小输出电压不能低于被驱动门输入高电平的最小值,即 $V_{OHmin}(\text{驱动门}) \geq V_{IHmin}(\text{被驱动门})$;第二,驱动门低电平的最高输出电压不能大于被驱动门输入低电平的最大值,即 $V_{OLmax}(\text{驱动门}) \leq V_{ILmax}(\text{被驱动门})$ 。

电流的配合是指驱动门的输出电流和被驱动门的输入电流之间必须同时满足以下规则:第一,驱动门的高电平输出电流不能小于被驱动门的高电平输入电流;第二,驱动门的低电平输出电流不能小于被驱动门的低电平输入电流。

其实以上这两点对于相同工艺逻辑门之间的互联也同样适用。

2.3 例题解析

本章习题主要可以分为 4 种类型: TTL 门电路输入和输出特性的分析与计算、TTL 和 CMOS 门电路驱动能力的计算、TTL 和 CMOS 集成逻辑门的功能设计与分析、OC(OD)门上拉电阻的计算。下面分别给出这几种题型的解题方法。

2.3.1 TTL 和 CMOS 门电路输入和输出特性的分析与计算

TTL 和 CMOS 门电路输入特性是指在不同的输入电路结构的情况下,输入电流随着输入电压变化的情况,TTL 和 CMOS 门电路输出特性是指输出电压在接不同负载情况下的变化情况。

1. 输入特性的分析与计算

由于 CMOS 的输入电阻非常大,所以其输入电流很小,大概在几个微安左右,所以下面对于输入特性的分析与计算只针对 TTL 门电路。

【例 2.3.1】 TTL 门电路如图 2.3.1 所示,要求计算在电源 V_1 分别接高、低电平时,输入端所接电阻 R_i 与输入电压之间的关系。

解:

(1) 当输入电源为高电平 $V_1 = V_{IH}$ 时,其输入等效电路如图 2.3.2 所示,此时要求 V_{in} 大于等于 V_{ihmin} 。即:

$$V_{in} = V_{IH} - R_i \times I_{ih} \geq V_{ihmin}$$

所以
$$R_i \leq \frac{V_{IH} - V_{ihmin}}{I_{ih}}$$

此时输入电流 I_1 等于输入高电平的漏电流 I_{ih} ,三极管工作在反向(倒置)工作态,电流大小大概在几十微安。

(2) 当输入电源为低电平 $V_1 = V_{IL}$ 时,其输入等效电路如图 2.3.3 所示,此时要求 V_{in} 小于等于 $V_{il,max}$ 。




图 2.3.1 输入端接电源和电阻




图 2.3.2 输入电源为高电平的等效电路




图 2.3.3 输入电源为低电平的等效电路

即:

$$V_{in} = V_{IL} + R_i \times I_{iL} \leq V_{iL,max}$$

所以

$$R_i \leq \frac{V_{iL,max} - V_{IL}}{I_{iL}} = \frac{V_{iL,max} - V_{IL}}{V_{CC} - V_{BE} - V_{IL}} R_1$$

此时输入电流 I_1 等于输入低电平电流 I_{iL} , 三极管工作在饱和区, 电流大小大概在 1 mA 左右。

注意在这里电阻计算的范围, 都是在外加输入电源的情况下得到的, 这与书中介绍的开门和关门电阻的计算是不一样的。

【例 2.3.2】 试写出如图 2.3.4 所示电路中, 在以下两种情况下输出与输入之间的关系。

(1) 所有逻辑门由 74 系列 TTL 门构成。

(2) 所有逻辑门由 4000 系列 CMOS 门构成。




图 2.3.4 例 2.3.2 题图

解:

(1) 所有逻辑门由 74 系列 TTL 门构成

F_1 电路: TTL 门输入端悬空相当于接高电平; 高电平输入电流为漏电流大概在 $40 \mu A$ 左右, 所以该电路所有输入端都输入高电平, $F_1 = 0$ 。

F_2 电路: TTL 门的开门电阻大概为 $2 k\Omega$ 左右, 所以接 $10 k\Omega$ 电阻的输入端相当于输入高电平, 因此 $F_2 = 1$ 。

F_3 电路: 该三态门电路的使能端为 EN, 该使能端接低电平时, 电路正常输出, 否则输出为高阻, 因此 F_3 为高阻输出。

F_4 电路: TTL 门的关门电阻大概为 800Ω 左右, 所以接 51Ω 电阻的输入端相当于输入低电平, 因此 $F_4 = 0$ 。

(2) 所有逻辑门由 4000 系列 CMOS 门构成

F_1 电路: 当 CMOS 门输入端悬空时, 会引起输出不稳定, 所以 CMOS 门的输入端不容许悬空。

F_2 电路: CMOS 门的输入高、低电平电流都非常小, 大概只有 $1 \mu A$ 左右, 所以接 $10 k\Omega$ 电阻的输入端相当于输入低电平, 因此 $F_2 = 0$ 。

F_3 电路: 与 TTL 电路相同。

F_4 电路: 接 51Ω 电阻的输入端相当于输入低电平, 因此 $F_4 = 0$ 。

【例 2.3.3】 某半导体逻辑器件的内部电路如图 2.3.5 所示。已知 PN 结的正向压降为 $0.7 V$, 晶体管的正向放大系数 $\beta_F = 100$, 反向放大系数 $\beta_R \approx 0$, $V_{CC} = 5 V$, 其他参数按理想器件考虑。

(1) 计算在 A、B 并联作为输入时, 输入电压为 $3 V$ 时的输入总电流 I_{IH} (定义电流正方向

向流入器件)。

(2) 计算在 A 、 B 并联作为输入时, 输入电压为 0 V 时的输入总电流 I_{IL} (定义电流正方向流入器件)。




图 2.3.5 例 2.3.3 题图

解:

(1) 输入电压为 3 V 时, VT_1 与 VT_1' 都工作在反向(倒置)工作态, 由于 $\beta_R \approx 0$, 所以输入总电流 $I_{\text{IH}} = 0\text{ mA}$ 。

(2) 输入电压为 0 V 时, VT_1 管的电流

$$I_{\text{IL}(VT_1)} = -\frac{V_{\text{CC}} - V_{\text{BE}}}{4.3\text{ k}\Omega} = -1\text{ mA}$$

所以

$$I_{\text{IL}} = -2\text{ mA}$$

注意输入电压为 0 V 时, VT_1 与 VT_1' 都工作在饱和工作区, 此时 VT_1 与 VT_1' 的发射极电流与正向放大系数 $\beta_F = 100$ 没有关系。

2. 输出特性的分析与计算

【例 2.3.4】 由 TTL 和 CMOS 门组成的电路如图 2.3.6 所示。已知 $V_{\text{DD}} = 5\text{ V}$, CMOS 门电路参数为 $I_{\text{OH}} = 0.5\text{ mA}$, $I_{\text{OL}} = 0.5\text{ mA}$, $V_{\text{OH}} \geq 3.5\text{ V}$, $V_{\text{OL}} \leq 0.5\text{ V}$ 。TTL 门电路参数为 $I_{\text{OH}} = 0.4\text{ mA}$, $I_{\text{OL}} = 15\text{ mA}$, $V_{\text{OH}} \geq 3.0\text{ V}$, $V_{\text{OL}} \leq 0.3\text{ V}$ 。试问输出与输入之间的关系是怎样的?




图 2.3.6 例 2.3.4 题图

解:

对于(a)(b)两种电路, 在输出与地之间接电阻作为逻辑门的下拉负载, 这种负载只会影响高电平输出可能达不到逻辑门的要求, 也即由于下拉负载太重(负载电阻值太小), 在逻辑门的输出电流达到 I_{OHmax} 时, 负载电阻上的压降小于逻辑门要求的输出高电平最小值 V_{OHmin} , 此时说明逻辑门所带的下拉负载太重, 无法正常驱动。对于电路(c), 只会影响低电

平输出可能达不到逻辑门的要求,也即由于上拉负载太重(负载电阻值太小),在逻辑门的输出电流达到 I_{OLmax} 时,负载电阻上的压降小于 $V_{DD} - V_{OLmax}$,此时说明逻辑门所带的上拉负载太重,无法正常驱动。

对于 CMOS 门电路:

(a) 逻辑门输出为高电平时,负载电阻上的压降 $\leq 3 \text{ k}\Omega \times 0.5 \text{ mA} = 1.5 \text{ V}$,所以该电路输出高电平无法达到 V_{OH} (3.5 V) 以上,负载太重,无法正常驱动。

(b) 逻辑门输出为高电平时,负载电阻上的压降 $\leq 30 \text{ k}\Omega \times 0.5 \text{ mA} = 15 \text{ V}$,所以该电路可以正常驱动, $F_2 = \overline{AB} \cdot \overline{CD}$ 。

(c) 逻辑门输出为低电平时,负载电阻上的压降 $\leq 1 \text{ k}\Omega \times 0.5 \text{ mA} = 0.5 \text{ V}$,而 $V_{DD} - V_{OLmax} = 4.5 \text{ V}$,所以该电路无法正常驱动。

对于 TTL 门电路:

① 对于(a)、(b)两种电路,结果与 CMOS 电路相同。

② 对于(c)逻辑门,输出为低电平时,负载电阻上的压降 $\leq 1 \text{ k}\Omega \times 15 \text{ mA} = 15 \text{ V}$,而 $V_{DD} - V_{OLmax} = 4.7 \text{ V}$,所以该电路可以正常驱动 $F_3 = \overline{AB} \cdot \overline{CD}$ 。

以上的计算结果也表明,对于 TTL 电路,由于其输出的低电平电流要比高电平电流大得多,所以它可以驱动更重的上拉负载。

【例 2.3.5】 如图 2.3.7 所示,为了保证 G1 能正确驱动 G2,试求 R 的容许值。设门电路的参数 $V_{CC} = 5 \text{ V}$, $V_{oh} = 3.4 \text{ V}$, $V_{ol} = 0.2 \text{ V}$, $V_{ihmin} = 2.0 \text{ V}$, $V_{ilmax} = 0.8 \text{ V}$; $I_{ih} = 10 \mu\text{A}$, $I_{is} = 1 \text{ mA}$, $I_{oh} = 500 \mu\text{A}$, $I_{ol} = 10 \text{ mA}$ 。




图 2.3.7 例 2.3.5 题图

解:

对图(a):串接的电阻 R 起到分压的作用。

① 输出低电平时,要求 $V_{i2} \leq V_{ilmax}$,所以有

$$V_{ol} + I_{il}R \leq V_{ilmax}$$

而

$$I_{il} = I_{is} = 1 \text{ mA}$$

所以

$$R \leq (0.8 - 0.2) / I_{il} \approx 0.6 \text{ k}\Omega$$

注意:流经 R 的电流,不能用 I_{ol} ,而只能用 I_{il} (负载电流)。

② 输出高电平时,要求 $V_{i2} \geq V_{ihmin}$,所以有

$$V_{oh} - I_{ih}R \geq V_{ihmin}$$

而

$$I_{ih} \approx 10 \mu\text{A}$$

所以

$$R \leq (3.4 - 2) / 0.01 \approx 140 \text{ k}\Omega$$

注意:流经 R 的电流,不能用 I_{oh} ,而只能用 I_{ih} (负载电流)。

所以 $R \leq 0.6 \text{ k}\Omega$,否则,当输出低电平时, V_{il} 可能超过 V_{ilmax} 。

对图(b):并接的电阻 R 起到分流的作用。

① 输出高电平时,要求 $I_{oh} - I_R \geq I_{ih}$, 所以有

$$0.5 \text{ mA} - V_{ohmin}/R \geq 0.01 \text{ mA}$$

注意:电阻 R 上的电平应该是 V_{ohmin} (这里等于 V_{oh}), 而不应该是 V_{ihmin} 。

所以

$$R_2 \geq 3.4 \text{ V} / 0.49 \text{ mA} = 6.9 \text{ k}\Omega$$

② 输出低电平时, I_{ol} 肯定大于 I_{il} , 自动满足。

2.3.2 TTL 和 CMOS 门电路驱动能力的计算

【例 2.3.6】 已知 TTL 门的参数为 $I_{IH} = 20 \mu\text{A}$, $I_{IL} = 0.4 \text{ mA}$, $I_{OH} = 0.5 \text{ mA}$, $I_{OL} = 8 \text{ mA}$, 试确定如图 2.3.8 所示连接的或非门能驱动多少个与非门。

解:

① 输出低电平时, $N I_{IL} \leq 2 I_{OL}$, 所以

$$N \leq \frac{I_{OL}}{I_{IL}} = \frac{2 \times 8 \text{ mA}}{0.4 \text{ mA}} = 40$$

注意:由于输出端是由两个逻辑门并接构成, 所以其最终的输出电流应该是 $2 I_{OL}$ 。

② 输出高电平时, $N \times 3 I_{IH} \leq 2 I_{OH}$, 所以

$$N \leq \frac{2 I_{OH}}{3 I_{IH}} = \frac{2 \times 0.5 \text{ mA}}{3 \times 0.02 \text{ mA}} \approx 16.7 (N \text{ 只能取 } 16)$$

注意:由于每个与非门负载, 其输入端是由 3 个输入并接构成, 所以其最终的高电平输入电流应该是 $3 I_{IH}$ 。

最后 $N=16$ 。




图 2.3.8 例 2.3.6 题图

2.3.3 TTL 和 CMOS 集成逻辑门的结构设计与分析

TTL 和 CMOS 集成逻辑门的功能设计是指给定一个逻辑表达式, 能够设计出对应的 TTL 和 CMOS 的电路结构。由于 TTL 电路结构比较复杂, 所以这里功能设计仅针对 CMOS 电路。TTL 和 CMOS 集成逻辑门的功能分析是指给定一个 TTL 或 CMOS 的电路结构, 能够分析其实现的逻辑表达式。

1. TTL 和 CMOS 集成逻辑门的结构分析

对于 TTL 门的分析方法, 可以先分析出最基本的功能结构, 然后从输入端开始, 按照最基本的功能结构一级、一级往输出端进行推导, 最后得到输出与输入之间的逻辑表达式。TTL 门最基本的功能结构如图 2.3.9 所示。




图 2.3.9 TTL 最基本的功能逻辑

【例 2.3.7】 试分析图 2.3.10(a)中输出 F_1 的逻辑表达式。




图 2.3.10 例 2.3.7 题图

解：

按照基本逻辑功能进行划分,可以将图 2.3.10(a)划分为 3 个基本逻辑功能,即与逻辑、或逻辑和反相逻辑,如图 2.3.10(b)所示,最后输出 F_1 与输入之间完成与或非的逻辑关系。

【例 2.3.8】 试分析图 2.3.11(a)中输出 F 的逻辑表达式。




图 2.3.11 例 2.3.8 题图

解:

该电路看起来比较复杂,但是按照前面所述规则,可以从输入端开始,将如图 2.3.11(a)所示电路划分为与逻辑、反相逻辑、与逻辑、与逻辑、或逻辑和最后的互补输出逻辑,如图 2.3.11(b)所示,最后输出 $F = \overline{A}BA + A\overline{B}B = \overline{A}B(A+B) = AB + \overline{A}B$, 即 $F = A \oplus B$ 。

对于 CMOS 门的分析方法, NMOS 与 PMOS 之间按照负逻辑的结构进行处理, 对于 NMOS 串接(PMOS 并联)完成与逻辑, NMOS 并联(PMOS 串接)完成或逻辑。

【例 2.3.9】 试分析图 2.3.12 中输出 F_1 的逻辑表达式。

解:

观察图 2.3.12 可以发现,对于 NMOS 部分,是由 A, B 管串接之后与 C 管并联,对于 PMOS 部分,是由 A, B 管并联之后与 C 管串接,所以最后 $F_1 = \overline{AB+C}$ 。

2. CMOS 集成逻辑门的结构设计

对于 CMOS 门的结构设计方法,与 CMOS 门的分析方法相类似,这里不再赘述。

【例 2.3.10】 试设计 $F = A \oplus B$ 的 CMOS 电路结构图。

解:

$$F = A \oplus B = \overline{A}B + A\overline{B} = \overline{A}B \cdot \overline{A+B} = (A+B) \cdot (\overline{A+B})$$

按照以上的推导,须先得到 A, B 的反相输出,然后采用或与非的 CMOS 结构才能最后得到 F 的输出。其电路结构图如图 2.3.13 所示。




图 2.3.12 例 2.3.9 题图




图 2.3.13 $F = A \oplus B$ 的 CMOS 电路结构图

2.3.4 OC(OD)门上拉电阻的计算

OC(OD)门在应用时必须连接上拉电阻 R_L , 电路如图 2.3.14 所示。电路中, 为了增加 OC 门的驱动能力, 一般会采用多个 OC 门的输出并接在一起来驱动负载。外接上拉电阻 R_L 的选取, 应保证在驱动负载时, 输出高电平时不低于 OC 门输出高电平的最小值 $V_{OH(\min)}$; 输出低电平不高于 OC 门输出低电平的最大值 $V_{OL(\max)}$ 。

【例 2.3.11】 试计算如图 2.3.15 所示电路中上拉电阻 R_L 的取值范围。已知 OC 门输出高电平时的漏电流为 $I_{OH} = 200 \mu A$, 输出低电平时允许的最大负载电流为 $I_{L(\max)} = 16 \text{ mA}$; TTL 或非门的低电平输入电流为 $I_{IL} = 1 \text{ mA}$, 高电平输入电流为 $I_{IH} = 40 \mu A$, $V_{CC}' = 5 \text{ V}$ 。要求 OC 门输出的高电平 $V_{OH} \geq 3.0 \text{ V}$ 、低电平 $V_{OL} \leq 0.4 \text{ V}$ 。




图 2.3.14 OC 门的应用电路图




图 2.3.15 例 2.3.11 题图

解:

输出高电平时, 即所有的 OC 门输出都为高电平(输出晶体管截止), 此时 G1, G2 门的输出电流都是往门里面灌的漏电流, G3, G4, G5 3 个负载门是输入高电平漏电流, 这些电流都由上拉电阻 R_L 提供, 因此要求 R_L 应能提供足够的负载电流, 保证输出高电平不低于其允许的最低值。设 n 为输出端并联使用的 OC 门数目, m' 为负载或非门的数目, m 为负载或非门总的输入端数目。即

$$V_{OH} = V_{CC}' - I_{CC} R_L \geq V_{OH(\min)}$$

所以输出高电平时, 有

$$R_L \leq \frac{V_{CC}' - V_{OH(\min)}}{n I_{OH} + m' I_{IH}} = \frac{5 - 3}{2 \times 0.2 + 9 \times 0.04} \text{ k}\Omega = 2.63 \text{ k}\Omega$$

输出低电平时, 最坏的情况是只有一个门输出为低电平(OC 门的输出晶体管饱和), 其他门的输出晶体管截止, 流入 OC 门饱和晶体管的总电流为各负载门的输入电流及流过 R_L 的电流之和(忽略输出晶体管截止的输出漏电流), 则 R_L 不能太小, 否则, 总电流可能会大于 OC 门允许的最大灌电流, 从而使晶体管退出饱和区而使输出电平升高。即

$$I_{OL} = I_{CC} + m I_{IL} \leq I_{OL(\max)}$$

输出低电平时, 有


$$R_L \geq \frac{V_{CC} - V_{OL}}{I_{OL(max)} - mI_{IL}} = \frac{5 - 0.4}{16 - 3 \times 3 \times 1} \Omega = 657 \Omega$$

最后, $2.63 \text{ k}\Omega \geq R_L \geq 657 \Omega$ 。

2.4 习题解答


2-1 已知门电路及重复频率为 100 MHz 的输入信号如题 2-1 图所示。试补画出下列两种情况下的输出信号波形。

- (1) 不考虑非门的延迟时间；
- (2) 设非门、与非门的延迟时间均为 $t_{PD} = 10 \text{ ns}$ 。



题 2-1 图


解：



题 2-1 解图

2-2 试说明在下列情况下,用万用表测量题 2-2 图中 v_{i2} 得到的电压各为多少? 与非门为 74H 系列 TTL 电路,万用表使用 5 V 量程,内阻为 $20 \text{ k}\Omega/\text{V}$ 。

- (1) v_{i1} 悬空；
- (2) $v_{i1} = 0.2 \text{ V}$ ；
- (3) $v_{i1} = 3.2 \text{ V}$ ；
- (4) v_{i1} 经 100Ω 电阻接地；
- (5) v_{i1} 经 $10 \text{ k}\Omega$ 电阻接地。



题 2-2 图

解:

(1) v_{i1} 悬空, 相当于接高电平, 此时 VT_1 集电极正偏, VT_2 、 VT_5 都导通, $V_{B1} = 0.7 \text{ V} \times 3 = 2.1 \text{ V}$, 所以 $v_{i2} = 2.1 \text{ V} - 0.7 \text{ V} = 1.4 \text{ V}$ 。


(2) $v_{i1} = 0.2 \text{ V}$, 此时 VT_1 发射极正偏, $V_{B1} = 0.7 \text{ V} + 0.2 \text{ V} = 0.9 \text{ V}$, 所以 $v_{i2} = 0.9 \text{ V} - 0.7 \text{ V} = 0.2 \text{ V}$ 。

(3) $v_{i1} = 3.2 \text{ V}$, 此时 VT_1 集电极正偏, VT_2 、 VT_5 都导通, $V_{B1} = 0.7 \text{ V} \times 3 = 2.1 \text{ V}$, VT_1 处于倒置工作状态, $v_{i2} = 2.1 \text{ V} - 0.7 \text{ V} = 1.4 \text{ V}$ 。

(4) v_{i1} 经 100Ω 电阻接地, $v_{i1} = \frac{R_P}{R_P + R_i} (V_{CC} - v_{BE1}) = \frac{0.1}{0.1 + 3} (5 - 0.7) \text{ V} = 0.14 \text{ V}$, $v_{i2} = v_{i1} = 0.14 \text{ V}$ 。

(5) v_{i1} 经 $10 \text{ k}\Omega$ 电阻接地, 电阻 $10 \text{ k}\Omega$ 大于 TTL 电路的开门电阻, 相当于接高电平, 此时 VT_1 集电极正偏, VT_2 、 VT_5 都导通, $V_{B1} = 0.7 \text{ V} \times 3 = 2.1 \text{ V}$, 所以 $v_{i2} = 2.1 \text{ V} - 0.7 \text{ V} = 1.4 \text{ V}$ 。

2-3 已知 TTL 门的参数是 $V_{OH} = 3.5 \text{ V}$, $V_{OL} = 0.1 \text{ V}$, $V_{IHmin} = 2.4 \text{ V}$, $V_{ILmax} = 0.3 \text{ V}$, $I_{IH} = 20 \mu\text{A}$, $I_{IS} = 1.0 \text{ mA}$, $I_{OH} = 360 \mu\text{A}$, $I_{OL} = 8 \text{ mA}$, 求题 2-3 图中 R 的取值范围。



题 2-3 图

解:

对图(a):

① 输出低电平时, 要求 $V_{i2} \leq V_{ILmax}$, 所以有

$$V_{OL} + I_{IL} \times R \leq V_{ILmax}$$

而

$$I_{IL} = I_{IS} = 1 \text{ mA}$$

$$R \leq (0.3 - 0.1) \text{ V} / 1 \text{ mA} \approx 0.2 \text{ k}\Omega$$

② 输出高电平时, 要求 $V_{i2} \geq V_{IHmin}$, 所以有

$$V_{OH} - I_{IH} \times R \geq V_{IHmin}$$

而

$$I_{IH} = 20 \times 3 = 60 \mu\text{A}$$

$$R \leq (3.5 - 2.4) \text{ V} / 0.06 \text{ mA} \approx 18.3 \text{ k}\Omega$$

所以 $R \leq 0.2 \text{ k}\Omega$ 。

对图(b):

① 输出高电平时, $I_{OH} - I_R \geq I_{IH}$, 即有

$$0.36 \text{ mA} - V_{OHmin} / R \geq 0.02 \times 3$$

$$R \geq 3.5 \text{ V} / 0.3 \text{ mA} = 11.7 \text{ k}\Omega$$

② 输出低电平时, I_{OL} 肯定大于 I_{IL} , 自动满足。

所以 $R > 11.7 \text{ k}\Omega$ 。

2-4 在 STTL 集成电路中, 采取了哪些措施来提高电路的开关速度?

解: 改进措施: 在 74H 系列的基础上 ① 采用抗饱和三极管提高速度, ② 采用有源泄放回路。

2-5 试为题 2-5 图中的 R_L 选择合适的阻值, 已知 OC 门输出管截止时的漏电流为 $I_{OH}=150\ \mu\text{A}$, 输出管导通时允许的最大负载电流为 $I_{LM}=16\ \text{mA}$, 负载门的低电平输入电流为 $I_{IL}=1\ \text{mA}$, 高电平输入电流为 $I_{IH}=40\ \mu\text{A}$, $V_{CC}'=5\ \text{V}$, 要求 OC 门的输出高电平 $V_{OH}\geq 3.0\ \text{V}$, 输出低电平 $V_{OL}\leq 0.3\ \text{V}$ 。

解:

① 输出为高电平

$$R_L \leq \frac{V_{CC}' - V_{OH(\min)}}{nI_{OH} + mI_{IH}} \quad (n=2, m=8)$$

$$= \frac{5-3}{2 \times 0.15 + 8 \times 0.04} \text{ k}\Omega = 3.2 \text{ k}\Omega$$


② 输出为低电平

$$R_L \geq \frac{V_{CC}' - V_{OL}}{I_{LM} - m'I_{IL}} \quad (m'=6)$$

$$= \frac{5-0.3}{16-6 \times 1} \text{ k}\Omega = 0.47 \text{ k}\Omega$$


最后选 $R_L=1\ \text{k}\Omega$ 。

2-6 已知题 2-6 图中各个门电路都是 74H 系列 TTL 电路, 试写出各个门电路的输出状态(0, 1 或 Z)。




题 2-6 图

解: 答案如题 2-6 解图所示。



题 2-6 解图




题 2-5 图


2-7 已知 TTL 三态门电路及控制信号 C_1, C_2 的波形如题 2-7 图所示, 试分析此电路能否正常工作。

解: 由于该三态门的使能端存在同时使能导通的情况, 所以该电路不能正常工作。

2-8 由 CMOS 门组成的电路如题 2-8 图所示。已知 $V_{DD} = 5\text{ V}$, $V_{OH} \geq 3.5\text{ V}$, $V_{OL} \leq 0.5\text{ V}$, 门的驱动能力 $I_O = \pm 4\text{ mA}$, 问某人根据给定电路写出的输出表达式是否正确?



题 2-7 图



题 2-8 图

$$(1) F_1 = \overline{AB} \cdot \overline{CD}$$

$$(2) F_2 = AB + CD$$

$$(3) F_3 = AB + CD$$

解: (1) $F_1 = \overline{AB} \cdot \overline{CD}$, 由于输出电流 $I_O = 4\text{ mA}$, 大于 $3.5\text{ V}/3\text{ k}\Omega$, 正确。


(2) $F_2 = AB + CD$, 正确, 理由同(1)。

(3) $F_3 = AB + CD$, 由于输出电流 $I_O = -4\text{ mA}$, 小于 $5\text{ V}/1\text{ k}\Omega$, 不正确。


2-9 CMOS 门电路如题 2-9 图所示, 分析此电路所完成的逻辑功能。

解: $F = A + B + C$


2-10 逻辑门电路如题 2-10 图所示, 针对下面两种情况, 分别讨论它们的输出与输入各是什么关系?



题 2-9 图



(a)



(b)

题 2-10 图


(1) 两个电路均为 CMOS 电路输出高电平 5 V , 输出低电平 0 V 。

(2) 两个电路均为 TTL 电路输出高电平 3.6 V, 输出低电平 0.3 V, 门电路的开门电阻为 2 k Ω , 关门电阻为 0.8 k Ω 。

解: (1) 由于 CMOS 输入端电流基本为零, 所以 $F_1 = \bar{A}$; $F_2 = 1$ 。

(2) 图(a)输入端下拉电阻相当于接低电平, 图(b)输入端下拉电阻相当于接高电平, 所以 $F_1 = \bar{A}$; $F_2 = \bar{A}$ 。

2-11 CMOS 门电路如题 2-11 图所示, 试写出各个门的输出电平。




题 2-11 图

解: (a) V_{DD} (b) 0 (c) 0

2-12 CMOS 与或非门不使用的输入端应如何连接?

解: 当在一起的两个输入端都不使用时, 它们同时接地; 当在一起的两个输入端只有一个不使用时, 它通过电阻接电源, 也可以与另一个输入端并接在一起使用。

2-13 分析题 2-13 图所示各 CMOS 门电路, 哪些能正常工作, 哪些不能。写出能正常工作的输出信号的逻辑表达式。




题 2-13 图

解:

$Y_1 = \bar{A}$; $Y_2 = \overline{AB}$; $Y_3 = \bar{A}$; $Y_3' = \bar{A}$; Y_4 不能; $Y_5 = \overline{AB} \cdot \overline{CD}$
 Y_6 不能; $Y_7 = \overline{EAB} + \overline{ECD}$; Y_8 不能; $Y_9 = EA + \overline{EB}$; Y_{10} 不能

2-14 试分别画出实现逻辑函数 $F_1 = \overline{AC + BD + E}$; $F_2 = \overline{(A + B)D + C}$ 的 CMOS 电路图。

解:CMOS 电路如题 2-14 解图(a)、(b)所示。




题 2-14 解图

2-15 设 CMOS 门电路参数为 $I_{OH}=0.5\text{ mA}$, $I_{OL}=0.5\text{ mA}$, $I_{iH}=1\text{ }\mu\text{A}$, $I_{iL}=1\text{ }\mu\text{A}$, 试问题 2-15 图能够驱动门的个数。

解:

(1) 当非门输出为高电平时:

由 CMOS 的或非门电路可以得到, 当或非门的 3 个输入端并接到高电平时, 3 个并接的 NMOS 管导通, 而 3 个串接的 PMOS 管都截止, 所以其输入高电平总电流为 $3 \times I_{iH}$, $n = \frac{I_{oH}}{3 \times I_{iH}} = \frac{0.5\text{ mA}}{3 \times 1\text{ }\mu\text{A}} \approx 166$ 。



题 2-15 图

由 CMOS 的与非门电路可以得到, 当与非门的 3 个输入端并接到高电平时, 3 个串接的 NMOS 管导通, 而 3 个并接的 PMOS 管都截止, 所以其输入高电平总电流为 $3 \times I_{iH}$, $n = \frac{I_{oH}}{3 \times I_{iH}} = \frac{0.5\text{ mA}}{3 \times 1\text{ }\mu\text{A}} \approx 166$ 。

由 CMOS 的与非门电路可以得到, 当与非门的 3 个输入端并接到低电平时, 3 个串接的 NMOS 管都截止, 而 3 个并接的 PMOS 管都导通, 所以其输入低电平总电流为 $3 \times I_{iL}$, $n = \frac{I_{oL}}{3 \times I_{iL}} = \frac{0.5\text{ mA}}{3 \times 1\text{ }\mu\text{A}} \approx 166$ 。

(2) 当非门输出为低电平时:

由 CMOS 的或非门电路可以得到, 当或非门的 3 个输入端并接到低电平时, 3 个并接的 NMOS 管都截止, 而 3 个串接的 PMOS 管导通, 所以其输入低电平总电流为 $3 \times I_{iL}$, $n = \frac{I_{oL}}{3 \times I_{iL}} = \frac{0.5\text{ mA}}{3 \times 1\text{ }\mu\text{A}} \approx 166$ 。

由 CMOS 的与非门电路可以得到, 当与非门的 3 个输入端并接到低电平时, 3 个串接的 NMOS 管都截止, 而 3 个并接的 PMOS 管导通, 所以其输入低电平总电流为 $3 \times I_{iL}$, $n = \frac{I_{oL}}{3 \times I_{iL}} = \frac{0.5\text{ mA}}{3 \times 1\text{ }\mu\text{A}} \approx 166$ 。

总结以上结果, 对电路(a)能够驱动 166 个三输入端或非门, 对电路(b)能够驱动 166 个三输入端与非门。

第3章 组合电路的分析与设计

3.1 教学要求

- (1) 掌握组合电路的特点和分析。
- (2) 掌握小规模组合电路的两级门实现、三级门实现以及实际设计中需要注意的几个问题:①多输出函数的设计;②采用SSI芯片时的设计;③指定门类型的设计。
- (3) 了解组合电路的设计实例。
- (4) 掌握逻辑冒险的产生与消除方法,掌握不同冒险消除方法的使用,了解动态冒险。
- (5) 掌握常用的中规模组合逻辑电路与灵活使用:比较器、编码器、译码器、数据选择器、数据分配器、加法器。了解奇偶校验与可靠性编码和运算电路。

3.2 基本知识点

3.2.1 组合电路的特点

任一时刻电路的输出只与当时的输入有关,而与电路过去的输入无关。从电路结构上看,组合电路由逻辑门组成,不包含记忆元件,输出与输入之间没有反馈。

3.2.2 组合电路的分析

组合电路的分析可概括为逐级注释法,即从输入到输出逐级写出输出函数的逻辑表达式,并化为最简式;有时还需要列出真值表来确定功能。

对混合逻辑电路分析时,有两条变换规律:

- (1) 任何输入或输出线的小圈去掉(或加上),则相应变量或函数取非。
- (2) 在一个门的输入、输出端同时加上或消去小圈,则门的主体逻辑符号改变:与变或,或变与。

3.2.3 小规模组合逻辑电路的设计

1. 由设计要求列真值表

关键是确定逻辑变量、逻辑函数,以及定义变量值与函数值分别代表的状态。

2. 逻辑函数的两级门实现

前提是:允许原、反变量输入,即双轨输入。

对于最简与或式,一定可用两级与非门电路实现;对于最简或与式,一定可用两级或非门电路实现。

3. 逻辑函数的三级门实现

当输入信号源不提供反变量即单轨输入时,就需要三级门实现,常采用阻塞法来设计。

阻塞逻辑就是利用扣除 0 格的方法,使积项受尾因子控制。阻塞法设计三级与非电路的方法要点如下:

- ① 画圈时尽量围绕 1 重心,使积项用原变量标注,这时可以将某些 0 格圈入;
- ② 将圈进的 0 格阻塞掉,阻塞圈必须包含 1 重心,阻塞圈内可以不全是 0 格,扣除的 1 格以后补上。
- ③ 圈各积项的阻塞圈时,应尽可能为各积项所公用。
- ④ 用最少的积项圈及最少的阻塞圈覆盖全部 1 格。

而圈阻塞圈的原则:

- ① 阻塞圈可大可小,小可以到某个最小项,大可超过头部因子的合并圈;
- ② 为保证尾因子的“非”内不再有非,阻塞圈也应包含 1 重心;
- ③ 大的阻塞圈可以使变量少,但究竟选大还是选小,应考虑此阻塞圈(尾因子)的公程度。

用阻塞法设计三级或非电路的过程与三级与非电路是相似的,只是圈 0 方格,阻塞掉 1 方格,均绕 0 重心圈,目的是覆盖全部 0 格。

4. 组合电路实际设计中的几个问题

(1) 多输出函数的设计

多输出函数的设计原则:尽可能利用公用项,虽然每个函数表达式可能不是最简的,但由于利用公用项,可使总体电路所用的门数减少,电路最简单。

多输出函数的设计步骤:

- ① 用卡诺图分别对每个函数进行化简,并用箭头连线表示出所有的公用圈。
- ② 从各个函数相同最小项出发,试图改变原来圈法,以求得更多的公用圈。

原则:若改圈法后能使总圈数减少(指不同圈),则改;若使总圈数增加,则不改;若总圈数不变,则取大的合并圈,使变量输入端减少。这一工作可重复进行多次。注意:单个变量的圈不用修改。

- ③ 写出多输出函数的表达式,并绘出逻辑图。

(2) 采用 SSI 芯片时的设计

由于 SSI 芯片中封装的逻辑门数及每个门的输入端数是一定的,还须将函数表达式变换成与芯片种类相适应的形式,目的是使所用的芯片数目最少。

(3) 指定门类型的设计

其实是逻辑函数表达式不同形式间的转换。

以上这些都是电路设计的基本方法,在实际设计中还应结合所使用的器件灵活应用。

(4) 组合电路设计实例

这些实例都是实际中常用的电路,应掌握全加器、半加器的真值表及符号、N 位数码比较器的表达式。

3.2.4 组合逻辑电路的冒险

组合逻辑电路中的冒险分为逻辑冒险和功能冒险两类。

1. 逻辑冒险与消除方法

在组合电路中,若某一个输入变量变化前后的输出相同,而在输入变量变化时可能出现瞬时错误输出,这种冒险称为静态逻辑冒险,分为偏1型冒险和偏0型冒险。逻辑冒险产生的原因是门的延迟。逻辑冒险的检查及消除方法有两种:代数法和卡诺图法。

(1) 代数法

代数法的判断方法如下:

- ① 在函数表达式中找出既以原变量又以反变量出现的变量;
- ② 通过使其余变量为0或1(积项取1,和项取0),孤立出该变量,若表达式形式如下:
 - $F=A+\bar{A}$,则存在偏1型逻辑冒险;
 - $F=A\cdot\bar{A}$,则存在偏0型逻辑冒险。

对于积之和式(只对两级)的电路,只存在偏1型逻辑冒险。对于或与式(只对两级)的电路,只存在偏0型逻辑冒险。

消除逻辑冒险方法:加冗余项。需要注意:分析哪些变量可能造成冒险,针对它们加冗余项。

(2) 卡诺图法

卡诺图法检查逻辑冒险的方法是:若在函数的卡诺图上存在相切的合并圈,则存在逻辑冒险。称两个合并圈之间存在不被同一合并圈包含的相邻最小项的关系为相切。

这是因为由合并圈相切的概念,根据最小项的相邻性,相切意味着有些变量会同时以原变量和反变量的形式存在,且不能消掉,就会以 $A+\bar{A}$ 或 $A\cdot\bar{A}$ 的形式出现在表达式。

若相切的合并圈圈的是1,就是偏1型逻辑冒险;圈的是0,就是偏0型逻辑冒险。

消除逻辑冒险的方法:加1个冗余圈,将相切的合并圈所相邻的最小项圈起来。这样可使原来以原变量和反变量的形式存在的变量在该冗余圈内消掉,从而消除了冒险。

(3) 代数法和卡诺图法的比较

代数法较繁,但适用范围广,对两级以上的电路均适用。注意函数表达式不能化简,否则对应的逻辑电路改变,由电路延迟造成的冒险随之改变。

卡诺图法检查和消除逻辑冒险都很直观、方便,但只能用于两级电路。函数表达式的积项或和项必须与合并圈一一对应。

代数法的冗余项与卡诺图法的冗余圈是对应的。

注意:当电路是多级形式,而不是两级电路,只能用代数法,不能用卡诺图法,且不能化简。

2. 功能冒险与消除方法

(1) 功能冒险

在组合电路中,当有两个或两个以上输入变量同时发生变化,变化前后电路的输出相同,而在输入变量发生变化时可能出现瞬时错误输出,这种现象称为静态功能冒险。

产生功能冒险的原因:两个或两个以上输入变量实际上是不可能同时发生变化的,它们的变化总是有先有后。由于变量变化的先后顺序是随机的,因而可能产生功能冒险。

产生静态功能冒险必须具备以下3个条件:

- ① 必须有 P 个变量($P\geq 2$)同时发生变化;
- ② 输入变量变化前后函数值相同;

③ 由变化的 P 个变量组合所构成的 2^P 个格,既有 1 又有 0。

(2) 功能冒险的消除

功能冒险是函数的逻辑功能决定的,因此不能在设计中消除。

① 外加选通脉冲法

由于冒险仅发生在输入信号变化的瞬间,只要使选通脉冲出现的时间与输入信号变化的时间错开,即可消除任何形式的冒险,此时输出不再是电位信号,而是脉冲信号,必须对选通脉冲的宽度及产生的时间有严格的要求。

② 外加滤波电容法

在对输出波形边沿要求不高时,可在输出端接 1 个几十到几百皮法的滤波电容消除冒险。但输出波形的边沿变坏,只适用于低速电路。

3. 冒险消除方法的比较

消除冒险共有 3 种方法:增加冗余项或冗余圈只能消除逻辑冒险,而不能消除功能冒险;加滤波电容简单易行,但使输出波形变坏;加选通脉冲则是行之有效的方法,对逻辑冒险和功能冒险都有效。目前大多数中规模集成电路都设有使能端,其作用之一即是作为选通脉冲输入端,待电路稳定后,才使输出有效。

4. 动态冒险

逻辑和功能冒险都是静态冒险,其特点是输入信号变化前、后函数值相同。

在输入变化前、后函数值不同,而在输入信号变化瞬间,输出不是变化一次而是变化三次或更高的奇数次,这种瞬时错误称为动态冒险。但由于逻辑门的延迟惯性,动态冒险很少发生;而且显然存在动态冒险的电路也存在静态冒险,消除了静态冒险,动态冒险也自然消除。故对动态冒险不再讨论。

3.2.5 常用的中规模组合逻辑电路与应用

通过 MSI 芯片器件手册中的引脚图、逻辑符号、功能表,了解其逻辑功能,会灵活使用。

1. 集成数码比较器

以 4 位数码比较器 74LS85 为例。

(1) 基本功能

只比较 4 位时, G' 、 S' 均接地, E' 接高电平。

(2) 功能扩展

① 单片扩展(自扩展)

1 片 4 位比较器 74LS85 可扩展成 5 位比较器,将 G' 、 S' 作为最低位比较输入端, E' 不用,必须接地,此时比较相等的输出端不用。需要注意:当 5 位数相等时,两个输出 $A > B$ 、 $A < B$ 同时为 0 或 1。

② 多片扩展

当比较的位数超过 5 位时,须将多片 74LS85 进行级联,有串行级联和并行级联两种方式,串行级联电路简单,但显然级数愈多,速度愈慢;并行级联的特点是速度快,在组成多位比较器时,常采用。需要注意:在 1 个比较电路中,接最低位的比较器片子必须接成 4 位比较器,以保证相等的结果能正确输出。

2. 编码器(Encoder)与优先编码器(Priority Encoder)

将所要处理的信息或数据赋予二进制代码的过程称为编码,实现编码功能的电路称为编码器,按照输出的代码种类不同,可分为二进制编码器和二-十进制编码器;按是否有优先

权编码,可分为普通编码器和优先编码器。

普通的二-十进制编码器输入线是有限制的,在任何时刻只允许有一条输入线上有信号,否则编码器输出发生混乱。

优先编码器各个输入端的优先权是不同的,若几个输入同时有信号到来,输出端给出优先权较高的那个输入信号所对应的代码。

同样可进行功能扩展,如用两片 74148 可扩展成 16 线-4 线的优先编码器。

3. 译码器(Decoder)

译码是编码的逆操作,有二进制译码器,二-十进制译码器和数字显示译码器 3 种。

(1) 二进制译码器

二进制译码器满足关系式: $m=2^n$,其中 m 为输出线数, n 为输入线数,即完全译码,输出是输入变量的各种组合,因此一个输出对应一个最小项,又称为最小项译码器。若输出是 1 有效,称做高电平译码,一个输出就是一个最小项;若输出是 0 有效,称做低电平译码,一个输出对应一个最小项的非。

在中规模译码器中,一般都设置有使能端。使能端有两个用途;其一是作选通脉冲输入端,消除冒险脉冲的发生;其二是用于功能扩展。

① 串行扩展

扩展方法:Ⅰ 根据输出线数确定需要的最少片数,Ⅱ 连接时,同名地址端相连作低位输入,高位输入接使能端,保证每次只有一片处于工作状态,其余处于禁止状态。

② 并行扩展(树型结构)

当使能端本身已经不能完成高位控制时,常采用树型结构扩展,扩展方法:Ⅰ 根据输出线数确定需要的最少片数,这些芯片连接时,同名地址端相连作低位输入,Ⅱ 一般再加 1 片译码器,对应高位译码,该片译码器的输出分别控制其余低位片的使能端,保证每次只有一片处于工作状态,其余处于禁止状态。

译码器的应用:

① 在存储器中的应用

用作地址译码器或指令译码器,输入为地址代码,输出是存储单元的地址, n 位地址线可以寻址 2^n 个单元。

② 作数据分配器

具有使能端的译码器,将数据从使能端输入,地址输入作控制信号,决定此时将输入数据分配到哪一路输出。

③ 作函数发生器

因为译码器的输出分别对应一个最小项(高电平译码)或一个最小项的非(低电平译码),所以附加适当门,可实现任意函数。

特点:方法简单,无须简化,工作可靠。

(2) 二-十进制译码器(4 线-10 线译码器)

BCD 十进制译码器可以构成带有使能端的 3 线-8 线译码器,只需将最高位输入端 D 当做使能端,输出端 f_8 、 f_9 不用即可。

(3) 数字显示译码器

数字显示译码器由译码驱动电路和数码显示器构成,即将测量或数值运算结果用十进制数码显示出来。

4. 数据选择器(Multiplexer)

数据选择器又称为多路选择器,简称 MUX,它能够从多路输入数据中选择一路输出,选择哪一路由当时的控制信号决定。

同样可以利用使能端或多片级联来扩展功能。

数据选择器的应用:数据选择器通用性较强,还可以实现并行数据到串行数据的转换,作函数发生器等。

实现逻辑函数时,将逻辑变量从数据选择器的地址端输入,而在数据端加上适当的 0 或 1,就可以实现逻辑函数。

(1) 逻辑变量数小于或等于所选用 MUX 地址端数时

列出真值表,直接在 MUX 的数据输入端加上与真值表对应的值。

连接时注意:①使能端;②高低位;③若变量数小于选用 MUX 地址端数时,不用的地址端和数据端均接地。

(2) 逻辑变量数 n 大于所选用数据选择器地址端数 m 时

首先选出 m 个变量从数据选择器地址端输入,其余 $n-m$ 个变量只能从数据端输入,故 D_i 不再是简单的 0 或 1,而是其余 $n-m$ 个变量的函数。常采用代数法和卡诺图法求此时的 D_i ,卡诺图法是按 m 个地址变量的组合将原卡诺图划分为 2^m 个区域,称为子卡诺图,由 2^m 个子卡诺图求出各个 D_i 的值。必须先解决一个问题:如何选择合适的地址变量?所谓合适是指能使 D_i 的表达式简单,电路实现经济。有两种方法:

① 选函数最简式中出现最多的变量作地址变量,它能使剩余变量组成的函数最简;

② 可先假设一种选法,在卡诺图上看一下它的子卡诺图情况,再决定是否这样选。

经常采用第一种方法。

数据选择器实现函数与译码器实现函数相比,在一个芯片前提下,译码器必须外加门才能实现变量数不大于其输入端数的函数,不能实现变量数大于其输入端数的函数,但可同时实现多个函数;数据选择器不用外加门就能实现变量数不大于其地址端数的函数,在外加门时还能实现变量数大于其地址端数的函数,但只能实现一个函数。

5. 数据分配器(DMUX)

数据分配器的功能与数据选择器相反,将一个输入数据分配到多路输出中的某一路,从哪一路输出由当时的地址变量决定,故称数据分配器(DMUX)。

同样可以利用使能端进行功能扩展。

由于数据分配器是译码器加数据端构成,若将数据输入端接地,即可作译码器使用;可与数据选择器配合使用,实现多路数据的传输。

6. 奇偶校验与可靠性编码

(1) 奇偶校验码

奇偶校验码是在信息码之后,加一位校验位,使整个码组中 1 的个数为奇数或偶数,前者称为奇校验,后者称为偶校验。特点是只能检出一位错,但不能纠错,如有两位同时出错是不能发现的,但两位同时出错的概率很小,故奇偶校验码被广泛应用。常采用奇校验,因为它排除了全 0 的情况。

由于异或的性质:奇数个 1 异或结果为 1,偶数个 1 异或结果为 0。因此用异或门构成奇偶校验电路十分方便。多个异或门可串行连接,当位数多时,也可采用并行(树型)结构。

进行多于 9 位的奇偶校验时,同样可用串行级联和并行级联的方式进行扩展。

(2) 汉明码

汉明码是既具有检错功能又具有纠错功能的一种可靠性编码,它是多重的奇偶校验码。设有 k 位校验位,共 2^k 种组合,其中全 0 表示正确,出错组合数为 $2^k - 1$,即总位数为 $2^k - 1$,所以若信息位为 n 位,则 $n_{\max} \leq 2^k - 1 - k$ 。

随着校验位的增加,汉明码的检错、纠错能力也随之增强,它可以检出双位错、纠正一位错,也可以指出多位错、纠正双位错等,汉明码在计算机的信息传输中应用很广。

7. 运算电路

(1) 加法器

串行进位加法器结构比较简单,但运算速度较慢;超前进位加法器逻辑电路复杂,但运算速度快,因此当运算位数较多时常采用折中方法,即将 n 位分为若干组,组内采用超前进位,组间采用串行进位。

加法器还可广泛用于构成其他功能电路,如代码转换电路、减法等。

(2) 减法器

在数字系统中,通常不另外设计减法器,而是将减法运算变为加法运算来处理,此时应将被减数和减数取补,从而将减法运算变为加法运算,其运算结果为补码形式。乘法和除法运算也可用加法器实现,具体实现可参考相关资料。

8. 算数逻辑单元

数字系统中常把执行数值比较、加法和减法等算术运算、与、与非、或、或非、异或和移位等逻辑运算、以及逻辑运算和算术运算的混合运算的各种电路组合成一个电路,称之为算术逻辑单元(ALU)或称多功能函数发生器,故算术逻辑单元(ALU)能够完成一系列的算术运算和逻辑运算。

3.3 例题解析

【例 3.3.1】 已知图 3.3.1 所示逻辑电路的输入为 8421 码,试列出真值表并分析其逻辑功能。

解: 由图可得, $F = BC\bar{D} + AD + \bar{B}CD$, 真值表如表 3.3.1 所示。由表可知,当输入该电路的十进制数能被 3 除尽时有 1 输出。




图 3.3.1 【例 3.3.1】逻辑电路图

表 3.3.1 例 3.3.1 的真值表

A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1

可知电路有“判奇电路”的功能。可用两个异或门实现,如图 3.3.4 所示。

【例 3.3.4】 试用图 3.3.5 所示与或非门实现下列函数:

(1) $F_1 = \overline{A}$;

(2) $F_2 = \overline{A \cdot B}$;

(3) $F_3 = \overline{A+B}$ 。




图 3.3.4 解 3.3.3




图 3.3.5 【例 3.3.4】逻辑电路图

解:电路如图 3.3.6 所示。图(a)为 F_1 ;图(b)为 F_2 ;图(c)、(d)为 F_3 。




图 3.3.6 解 3.3.4

【例 3.3.5】 试用 1 位全加器及适当的门电路构成 1 位加、减运算电路。当控制信号 $X=0$ 时,电路实现加法运算; $X=1$ 时,实现减法运算。

解:全加器:

和

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

进位

$$C_i = (A_i \oplus B_i)C_{i-1} + A_i B_i$$

全减器:

差

$$D_i = A_i \oplus B_i \oplus C_{i-1}$$

借位

$$C_i = (\overline{A_i} \oplus B_i)C_{i-1} + \overline{A_i} B_i$$

用全加器和异或门实现的 1 位加、减运算电路如图 3.3.7 所示。




图 3.3.7 解 3.3.5

【例 3.3.6】

(1) 写出图 3.3.8 所示卡诺图圈出的函数 $F(A, B, C, D)$ 的表达式;

(2) 该图圈出的函数式是否最简? 是否存在静态逻辑冒险? 若不是最简, 若存在逻辑冒险, 请另行画出不存在逻辑冒险且使函数式最简的卡诺圈, 并写出最简的与或表达式。

解: (1) $F(A, B, C, D) = \overline{A}D + C\overline{D} + A\overline{B}C + A\overline{C}\overline{D} + B\overline{C}D$ 。

(2) 该图圈出的函数式不是最简, 有静态逻辑冒险。

按题意要求, 能克服冒险且使函数式最简的卡诺图如图 3.3.9 所示。由图得 $F(A, B, C, D) = A\overline{D} + \overline{B}C + AB\overline{C}$ 。




图 3.3.8 例 3.3.6




图 3.3.9 解 3.3.6

【例 3.3.7】 设计一组合电路, X 为控制输入, A, B, C 为输入, F 为输出。当 $X=0$ 时, 该电路完成意见一致功能(只有当 A, B, C 都相同时, 输出 F 才为 1, 否则为 0); 当 $X=1$ 时, 完成意见不一致功能。画出逻辑电路图, 供选择的器件有: 两输入与非门、异或门、4 选 1 数据选择器。

解: 按题意可得 $F = \overline{X}(\overline{A}\overline{B}\overline{C} + ABC) + X(\overline{A}\overline{B}\overline{C} + ABC) = X \oplus (\overline{A}\overline{B}\overline{C} + ABC)$, 可用 4 选 1 数据选择器实现函数 $L = \overline{A}\overline{B}\overline{C} + ABC$ 。画出函数 L 的卡诺图如图 3.3.10 所示, 以 AB 为地址变量, 可得 $D_0 = \overline{C}, D_1 = D_2 = 0, D_3 = C$ 。

也可由代数法求各 D_i , 以 AB 为地址变量, 由 $L = \overline{A}\overline{B}\overline{C} + ABC = m_0\overline{C} + m_3C$, 可知 $D_0 = \overline{C}, D_1 = D_2 = 0, D_3 = C$ 。

电路的逻辑图如图 3.3.11 所示。




图 3.3.10 解 3.3.7(a)




图 3.3.11 解 3.3.7(b)

【例 3.3.8】 试用图 3.3.12 所示 3 位二进制译码器和 8 选 1 数据选择器组成 1 个 3 位数码比较器, 要求数码 $a_2a_1a_0 = b_2b_1b_0$ 时, 输出 $Y=1$, 否则 $Y=0$, 简述理由。

解: 当 $a_2 a_1 a_0$ 取值为 i 时, 3 线-8 线译码器的 Y_i 将为 1, 其余输出将为 0, 即 8 选 1 数据选择器的 D_i 为 1, 其余输入为 0。因此, 只有当 $S_2 S_1 S_0$ 也为 i 时, W 才为 1, 也就是只有 $S_2 S_1 S_0 = a_2 a_1 a_0$ 时, W 才为 1, 其余情况 W 均为 0。所以, 将 $a_2 a_1 a_0$ 从 $A_2 A_1 A_0$ 输入, $b_2 b_1 b_0$ 从 $S_2 S_1 S_0$ 输入, 输出 W 即为 Y 。电路图如图 3.3.13 所示。




图 3.3.12 例 3.3.8




图 3.3.13 解 3.3.8

【例 3.3.9】 $B_3 B_2 B_1 B_0$ 构成 1 位十进制数, 为 8421BCD 码。试用 4 选 1 数据选择器 74LS153 设计判断 $1 < B_3 B_2 B_1 B_0 < 6$ 的电路。

解: 按题意列真值表, 如表 3.3.3 所示。

表 3.3.3 例 3.3.9 的真值表

十进制数	8421 码				输出	十进制数	8421 码				输出
X	B_3	B_2	B_1	B_0	F	X	B_3	B_2	B_1	B_0	F
0	0	0	0	0	0	8	1	0	0	0	0
1	0	0	0	1	0	9	1	0	0	1	0
2	0	0	1	0	1	10	1	0	1	0	ϕ
3	0	0	1	1	1	11	1	0	1	1	ϕ
4	0	1	0	0	1	12	1	1	0	0	ϕ
5	0	1	0	1	1	13	1	1	0	1	ϕ
6	0	1	1	0	0	14	1	1	1	0	ϕ
7	0	1	1	1	0	15	1	1	1	1	ϕ

画出其卡诺图如图 3.3.14 所示, 可知 $F = B_2 \overline{B_1} + \overline{B_2} B_1$ 。

说明 F 仅与 B_2, B_1 有关, 故将 B_2, B_1 从地址端 A_1, A_0 输入, 此时 $F = B_2 \overline{B_1} + \overline{B_2} B_1 = m_2 + m_1$, 可得 $D_0 = D_3 = 0, D_1 = D_2 = 1, Y = F$ 。

逻辑图如图 3.3.15 所示。




图 3.3.14 解 3.3.9(a)




图 3.3.15 解 3.3.9(b)

【例 3.3.10】 试用 1 片 4 位二进制全加器 74LS283 将 2421 码转换成 8421 码。2421 码如表 3.3.4 所示。

表 3.3.4 2421 编码表

十进制数	2421 码			
X	A	B	C	D
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	1	0	1	1
6	1	1	0	0
7	1	1	0	1
8	1	1	1	0
9	1	1	1	1

解: 设 2421 码输入为 $ABCD$, A 为最高位, 8421 码输出为 $D_3 D_2 D_1 D_0$ 。分析两种码的区别, 可知 2421 码中 0000~0100 即 0~4 与 8421 码相同; 2421 码中 1011~1111 即 5~9 中减去 0110 即得 8421 码。减 0110, 可用加其补码 1010 实现。设函数 Y 表示 1011~1111, 即

$$Y(A, B, C, D) = \sum_m (11, 12, 13, 14, 15)$$

画 Y 的卡诺图, 如图 3.3.16(a) 所示, 化简得

$$Y = A$$

当 $Y=1$ 时, 使加数为 1010; $Y=0$ 时, 使加数为 0000。实现 2421 码转换为 8421 码的逻辑图如图 3.3.16(b) 所示。





图 3.3.16 解 3.3.10

3.4 习题解答

3-1 试分析题 3-1 图所示逻辑电路的功能。

(a) 解: ①首先写输出函数的逻辑电路表达式

$$F = \overline{\overline{AB}} \cdot \overline{\overline{BC}} \cdot \overline{\overline{AC}} = AB + BC + AC$$



题 3-1 图

② 根据上式,列函数的真值表如题 3-1 解表(1)所示。

③ 判断逻辑功能。由真值表可见,在 3 个输入变量中,凡是多数变量取值为 1 其输出 F 为 1;多数变量取值为 0 则输出 F 为 0。因此该电路为少数服从多数电路,称表决电路。

题 3-1 解表(1)

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

(b) 解:①由逻辑图写出表达式

$$\begin{cases} G_3 = B_3 \\ G_2 = B_3 \oplus B_2 \\ G_1 = B_2 \oplus B_1 \\ G_0 = B_1 \oplus B_0 \end{cases}$$

② 根据表达式列出真值表题 3-1 解表(2)。

题 3-1 解表(2)

十进制数	自然二进制码				格雷码			
	B_3	B_2	B_1	B_0	G_3	G_2	G_1	G_0
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	0	1	0
4	0	1	0	0	0	1	1	0
5	0	1	0	1	0	1	1	1
6	0	1	1	0	0	1	0	1
7	0	1	1	1	0	1	0	0
8	1	0	0	0	1	1	0	0
9	1	0	0	1	1	1	0	1
10	1	0	1	0	1	1	1	1
11	1	0	1	1	1	1	1	0
12	1	1	0	0	1	0	1	0
13	1	1	0	1	1	0	1	1
14	1	1	1	0	1	0	0	1
15	1	1	1	1	1	0	0	0

③ 分析功能

由真值表题 3-1 解表(2)知,此为自然二进制码至格雷码的转换电路。推广到一般,将 n 位自然二进制码转换成 n 位格雷码时,各位的转换方程为

$$G_i = B_i \oplus B_{i+1} \quad (i=0,1,2,\dots,n-1)$$

必须提醒,利用此式时对码位序号大于 $n-1$ 的位应按 0 处理,如本例码位的最大序号 $i=3$,故 $B_4=0$,才能得到正确的结果。

(c) 解: $F = A + \overline{A + B + B + \overline{A + B}} = AB + \overline{A} \overline{B} = A \odot B$

同或电路,真值表如题 3-1 解表(3)所示。

(d) 解: $S = \overline{A} \overline{B} A + \overline{A} B \overline{B} = A \oplus B$
 $C = AB$

半加器,真值表如题 3-1 解表(4)所示。

题 3-1 解表(3)

A	B	F
0	0	1
0	1	0
1	0	0
1	1	1

题 3-1 解表(4)

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

(e) 解: $F_1 = \overline{A} B$
 $F_2 = \overline{A} \overline{B} + A \overline{B} = A \odot B$
 $F_3 = A \overline{B}$

这是比较器: $F_1 (A < B)$, $F_2 (A = B)$, $F_3 (A > B)$ 。

真值表如题 3-1 解表(5)所示。

题 3-1 解表(5)

A	B	F ₁	F ₂	F ₃
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

3-2 试分析哪些输入码型可使题 3-2 图逻辑图中输出 F 为 1?

解:(1) 由逻辑图得 F 的表达式

$$F = \overline{AB} \cdot \overline{A+C} + (B \oplus C)$$

化简得


$$\begin{aligned} F &= \overline{AB} \cdot \overline{A+C} \cdot \overline{B \oplus C} \\ &= (\overline{AB} + \overline{A+C}) (\overline{B \oplus C}) \\ &= (\overline{AB} + \overline{A+C}) (\overline{BC} + \overline{B \overline{C}}) \\ &= (\overline{AB} + \overline{A+C}) (\overline{BC} \cdot \overline{B \overline{C}}) \\ &= (\overline{AB} + \overline{A+C}) (\overline{B} + \overline{C}) (\overline{B} + C) \\ &= \overline{AB} \overline{C} + BC \end{aligned}$$

(2) 由函数表达式得真值表如题 3-2 解表所示。

(3) 由真值表可知,使逻辑图中 F 输出为 1 的输入码型为:011,100 和 111。


题 3-2 解表

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1



题 3-2 图

3-3 题 3-3 图中,如果 a 点有接地故障(即 a 点为 0),同时 b 点有接高电位的故障,试问对电路的输出有无影响?



题 3-3 图

解:(1)由逻辑图写出函数的表达式。

① 无故障时,电路的输出函数 F 为

$$F = AB + ABC + (\overline{BC} + A) \cdot \overline{BC} = AB + \overline{BC}$$


② a 点出现 0 故障, b 点出现 1 故障时, 输出函数 F_{a0b1} 为

$$F_{a0b1} = AB + 0 + 1 \cdot \overline{BC} = AB + \overline{BC}$$

(2) 由于 $F = F_{a0b1}$, 因此 a 点有接地故障, 同时 b 点有接高电位的故障, 这种情况下, 对电路的输出无影响。

3-4 试分析题 3-4 图所示逻辑电路, 作出真值表, 并说明其逻辑功能。

解: $F = \overline{A_1} \overline{A_0} x_0 + \overline{A_1} A_0 x_1 + A_1 \overline{A_0} x_2 + A_1 A_0 x_3$ 为 4 选 1 数据选择器, 真值表如题 3-4 解表所示。




题 3-4 图

题 3-4 解表

A_1	A_0	F
0	0	x_0
0	1	x_1
1	0	x_2
1	1	x_3

3-5 已知题 3-5 图是 1 个受 M 控制的 4 位二进制码和格雷码的相互转换。当 $M=1$ 时, 完成自然二进制码至格雷码转换; 当 $M=0$ 时, 完成相反的转换, 试说明之。



题 3-5 图

解:

$$\begin{aligned}
 Y_3 &= x_3 \\
 Y_2 &= x_2 \oplus x_3 \\
 Y_1 &= x_1 \oplus (Mx_2 + \overline{M}Y_2) \\
 Y_0 &= x_0 \oplus (Mx_1 + \overline{M}Y_1)
 \end{aligned}$$

① 当 $M=1$ 时

$$\begin{aligned}
 Y_3 &= x_3 \\
 Y_2 &= x_2 \oplus x_3 \\
 Y_1 &= x_1 \oplus x_2 \\
 Y_0 &= x_0 \oplus x_1
 \end{aligned}$$

② 当 $M=0$ 时

$$\begin{aligned}
 Y_3 &= x_3 \\
 Y_2 &= x_2 \oplus x_3 \\
 Y_1 &= x_1 \oplus Y_2 = x_1 \oplus x_2 \oplus x_3 \\
 Y_0 &= x_0 \oplus Y_1 = x_0 \oplus x_1 \oplus x_2 \oplus x_3
 \end{aligned}$$

作真值表:

① $M=1$ 时, 真值表如题 3-5 解表(1)所示;

② $M=0$ 时, 真值表如题 3-5 解表(2)所示。

题 3-5 解表(1)

x_3	x_2	x_1	x_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0

题 3-5 解表(2)

x_3	x_2	x_1	x_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	1	0	0	1	0
0	0	1	0	0	0	1	1
0	1	1	0	0	1	0	0
0	1	1	1	0	1	0	1
0	1	0	1	0	1	1	0
0	1	0	0	0	1	1	1
1	1	0	0	1	0	0	0
1	1	0	1	1	0	0	1
1	1	1	1	1	0	1	0
1	1	1	0	1	0	1	1
1	0	1	0	1	1	0	0
1	0	1	1	1	1	0	1
1	0	0	1	1	1	1	0
1	0	0	0	1	1	1	1

由表可知 $M=1$ 时, 完成 8421→格雷码转换; $M=0$ 时, 完成相反的转变。

3-6 分析题 3-6 图所示多功能逻辑运算电路。图中 S_3 、 S_2 、 S_1 、 S_0 为控制输入端, 列出真值表, 说明 F 与 A 、 B 的关系。


解:

$$F = S_2 A \overline{B} + S_3 A B \oplus A + S_1 \overline{B} + S_0 B$$

真值表如题 3-6 解表所示。

题 3-6 解表

S_3	S_2	S_1	S_0	F
0	0	0	0	A
0	0	0	1	$A+B$
0	0	1	0	$A+\bar{B}$
0	0	1	1	1
0	1	0	0	AB
0	1	0	1	B
0	1	1	0	$A\odot B$
0	1	1	1	$\bar{A}+B$
1	0	0	0	$A\bar{B}$
1	0	0	1	$A\oplus B$
1	0	1	0	$\bar{B}$
1	0	1	1	$\bar{A}+\bar{B}$
1	1	0	0	0
1	1	0	1	$\bar{A}B$
1	1	1	0	$\bar{A}\bar{B}$
1	1	1	1	$\bar{A}$



题 3-6 图

3-7 在输入既有原变量又有反变量的条件下,用与非门实现下列函数:

(1) $F(A,B,C) = \sum(2,3,4,5,7);$

(2) $F(A,B,C,D) = \sum(0,2,6,7,10,12,13,14,15);$

(3) $F(A,B,C,D) = \sum(0,4,5,6,7,10,11,13,14,15);$

(4) $F(A,B,C,D,E) = A\bar{B} + \bar{A}C + B\bar{C}\bar{D} + BCE + B\bar{D}\bar{E};$


(5) $F(A,B,C,D) = AB + \bar{A} + \bar{C} \cdot BD + B\bar{C}\bar{D};$

(6) $F(A,B,C,D) = \sum(2,4,5,6,7,10) + \sum_{\phi}(0,3,8,15);$


(7) $F(A,B,C,D,E) = \sum(0,1,3,6,7,13,15,20,23,28,31) + \sum_{\phi}(10,12,16,18,25,27,29).$

解:

(1) 由卡诺图题 3-7 解图(1)得最简式 $F = \bar{A}B + A\bar{B} + BC$ 。电路图如题 3-7 解图(2)所示。




题 3-7 解图(1)




题 3-7 解图(2)

(2) 由卡诺图题 3-7 解图(3)得最简式 $F = AB + C\bar{D} + BC + \bar{A}\bar{B}\bar{D}$ 。电路图如题 3-7

解图(4)所示。




题 3-7 解图(3)




题 3-7 解图(4)

(3) 由卡诺图题 3-7 解图(5)得最简式 $F = \bar{A}\bar{C}\bar{D} + BD + AC + AB$ (或 BC)。电路图如题 3-7 解图(6)所示。




题 3-7 解图(5)



题 3-7 解图(6)

(4) 由卡诺图题 3-7 解图(7)得最简式 $F = A\bar{B} + \bar{A}C + B\bar{D} + CE$ 。电路图如题 3-7 解图(8)所示。




题 3-7 解图(7)


(5)

$$\begin{aligned} F &= AB + \bar{A} + \bar{C} \cdot BD + B\bar{C}\bar{D} \\ &= AB + A\bar{C}BD + BC + B\bar{D} \\ &= AB + BC + B\bar{D} \end{aligned}$$

电路图如题 3-7 解图(9)所示。




题 3-7 解图(8)




题 3-7 解图(9)

(6) 由卡诺图题 3-7 解图(10)得最简式 $F = \bar{A}B + \bar{B}\bar{D}$ 。电路图如题 3-7 解图(11)所示。




题 3-7 解图(10)




题 3-7 解图(11)

(7) 由卡诺图题 3-7 解图(12)得最简式 $F = \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}E$ (或 $\bar{A}\bar{B}DE$) + $\bar{A}\bar{B}CD + CDE + BCE + AC\bar{D}\bar{E}$ 。电路图如题 3-7 解图(13)所示。



题 3-7 解图(12)



题 3-7 解图(13)

3-8 设输入既有原变量又有反变量,用与非门实现下列多输出电路:

(1) $F_1(A,B,C,D) = \sum(2,4,5,6,7,10,13,14,15);$

$F_2(A,B,C,D) = \sum(2,5,8,9,10,11,12,13,14,15);$

(2) $F_1(A,B,C,D) = \sum(0,4,8,9,10,14);$


$F_2(A,B,C,D) = \sum(1,2,4,5,10,11);$

$F_3(A,B,C,D) = \sum(0,1,3,5,7,8,9,10,11,14).$


解:(1)

$$F_1 = \bar{A}B + BC + B\bar{C}D + \bar{B}C\bar{D}$$

$$F_2 = A + B\bar{C}D + \bar{B}C\bar{D}$$




题 3-8 解图(1)



题 3-8 解图(2)

(2)




题 3-8 解图(3)

$$F_1 = \bar{B}\bar{C}\bar{D} + \bar{A}B\bar{C}\bar{D} + A\bar{B}\bar{C} + AC\bar{D}$$

$$F_2 = \bar{A}\bar{C}D + \bar{A}B\bar{C}\bar{D} + \bar{B}C\bar{D} + A\bar{B}C$$

$$F_3 = \bar{B}\bar{C}\bar{D} + \bar{A}D + A\bar{B}\bar{C} + A\bar{B}C + AC\bar{D}$$



题 3-8 解图(4)

3-9 在有原变量又有反变量的输入条件下,用或非门设计实现下列函数的组合电路:

(1) $F(A, B, C, D) = \sum (0, 1, 2, 4, 5, 10, 14, 15);$


(2) $F(A, B, C, D) = \prod (0, 1, 3, 7, 9, 11, 14) \cdot \prod_p (5, 8, 10, 12);$

(3) $F(A, B, C, D) = \sum (2, 4, 6, 10, 14, 15) + \sum_p (0, 3, 9, 11);$


(4) $F = \overline{A + B + B + C} \cdot \overline{AB}.$

解:

(1) 由卡诺图题 3-9 解图(1)可得最简式 $F = (\overline{A} + C)(A + \overline{B} + \overline{C})(B + \overline{C} + \overline{D})$ 。电路图如题 3-9 解图(2)所示。




题 3-9 解图(1)




题 3-9 解图(2)

(2) 由卡诺图题 3-9 解图(3)可得最简式 $F = (B+C)(A+\bar{D})(\bar{A}+B)(\bar{A}+D)$ 。电路图如题 3-9 解图(4)所示。



题 3-9 解图(3)




题 3-9 解图(4)

(3) 由卡诺图题 3-9 解图(5)可得最简式 $F = (A+\bar{D})(\bar{A}+C)$ 。电路图如题图 3-9 解图(6)所示。


(4)

$$F = \overline{\overline{A} + \overline{B} + \overline{B} + \overline{C}} \cdot \overline{AB} = (A+B)(B+C)(\bar{A}+\bar{B})$$


电路图如题 3-9 解图(7)所示。



题 3-9 解图(5)



题 3-9 解图(6)



题 3-9 解图(7)

3-10 设输入只有原变量而无反变量,试用最少的三级与非门实现下列函数:

(1) $F(A,B,C) = \bar{A}B + A\bar{C} + A\bar{B}$;

(2) $F(A,B,C,D) = \sum(1,2,5,6,8,9,10)$;


(3) $F(A,B,C,D) = \sum(1,3,5,6,7,9,11,12,13,14)$;

(4) $F(A,B,C,D) = \prod(3,6,7,8,12,15)$ 。


解:(1) 由卡诺图题 3-10 解图(1)可以得到 $F = A\bar{A}BC + B\bar{A}BC$ 。或者采用代数法,得

$$\begin{aligned}
 F &= \overline{A}B + A\overline{C} + A\overline{B} \\
 &= \overline{A}B + A\overline{C} + B\overline{C} + A\overline{B} \\
 &= B\overline{A}\overline{C} + A\overline{B}\overline{C} \\
 &= B\overline{A}\overline{B}\overline{C} + A\overline{A}\overline{B}\overline{C}
 \end{aligned}$$

电路图如题 3-10 解图(2)所示。




题 3-10 解图(1)




题 3-10 解图(2)

(2) 由卡诺图题 3-10 解图(3)可得 $F = A\overline{A}B\overline{C}D + D\overline{A}B\overline{C}D + C\overline{A}B\overline{C}D$ 。电路图如题 3-10 解图(4)所示。




题 3-10 解图(3)




题 3-10 解图(4)

(3) 由卡诺图题 3-10 解图(5)可得 $F = D\overline{A}B\overline{C}D + AB\overline{A}B\overline{C}D + BC\overline{A}B\overline{C}D$ 。电路图如题 3-10 解图(6)所示。




题 3-10 解图(5)




题 3-10 解图(6)

(4) 由卡诺图题 3-10 解图(7)可得 $F = \overline{A}\overline{C}D\overline{B}C + AD\overline{B}C + AC\overline{C}D$ 。电路图如题 3-10 解图(8)所示。



题 3-10 解图(7)



题 3-10 解图(8)


3-11 在输入只有原变量没有反变量的条件下,用或非门设计实现下列函数的组合电路:

(1) $F(A, B, C, D) = \prod (1, 2, 3, 8, 9, 10);$


(2) $F(A, B, C, D) = \sum (0, 1, 5, 7, 10, 11, 12, 13, 14, 15).$

解:

(1) 由卡诺图题 3-11 解图(1)可得 $F = (A + B + \overline{A + C + D})(B + D + \overline{A + C + D})(B + C + \overline{A + C + D})$ 。电路图如题 3-11 解图(2)所示。




题 3-11 解图(1)




题 3-11 解图(2)

(2) 由卡诺图题 3-11 解图(3)可得 $F = (A + B + \overline{A + B + C})(B + C + \overline{A + B + C})(A + D + \overline{A + B + C})$ 。电路图如题 3-11 解图(4)所示。



题 3-11 解图(3)



题 3-11 解图(4)

3-12 用与非门设计 1 个 4 人表决器,多数人赞成决议通过,否则决议不通过。

解:(1) 设参与表决的人用 A 、 B 、 C 、 D 表示,决议就是输出函数,用 F 来表示。赞成或决议通过用“1”表示,否则用“0”表示。

(2) 列真值表如题 3-12 解表所示。


题 3-12 解表

A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1


(3) 由真值表填卡诺图,如题 3-12 解图(1)所示。圈“1”写最简“与或”式。

$$F = ABC + ABD + ACD + BCD$$

(4) 画逻辑图如题 3-12 解图(2)所示。



题 3-12 解图(1)



题 3-12 解图(2)


3-13 设 X 、 Y 均为 4 位二进制数,它们分别是一个逻辑电路的输入与输出,当 $0 \leq X \leq 4$ 时, $Y = X + 1$; 当 $5 \leq X \leq 9$ 时, $Y = X - 1$, 且 X 不大于 9。试用与非门实现该电路。

解:(1) 设 $X_3 X_2 X_1 X_0$ 为输入的 4 位二进制数 X , $Y_3 Y_2 Y_1 Y_0$ 为输出的 4 位二进制数。由题目要求,列出真值表如题 3-13 解表所示。

题 3-13 解表

m_i	X_3	X_2	X_1	X_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0	1
1	0	0	0	1	0	0	1	0
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	1	0	0
4	0	1	0	0	0	1	0	1
5	0	1	0	1	0	1	0	0
6	0	1	1	0	0	1	0	1
7	0	1	1	1	0	1	1	0
8	1	0	0	0	0	1	1	1
9	1	0	0	1	1	0	0	0
10	1	0	1	0	ϕ	ϕ	ϕ	ϕ
11	1	0	1	1	ϕ	ϕ	ϕ	ϕ
12	1	1	0	0	ϕ	ϕ	ϕ	ϕ
13	1	1	0	1	ϕ	ϕ	ϕ	ϕ
14	1	1	1	0	ϕ	ϕ	ϕ	ϕ
15	1	1	1	1	ϕ	ϕ	ϕ	ϕ

(2) 由真值表得卡诺图如题 3-13 解图(1)所示。



题 3-13 解图(1)

(3) 由卡诺图化简得输出的最简表达式为

$$Y_3 = X_3 X_0 = \overline{\overline{X_3} \overline{X_0}}$$


$$Y_2 = X_2 + X_1 X_0 + X_3 \overline{X_0} = \overline{\overline{X_2} \cdot \overline{X_1 X_0} \cdot \overline{X_3 \overline{X_0}}}$$

$$Y_1 = X_3 \overline{X_0} + \overline{X_2} X_1 \overline{X_0} + \overline{X_3} \overline{X_2} \overline{X_1} X_0 + X_2 X_1 X_0$$

$$= \overline{\overline{X_3 \overline{X_0}} \cdot \overline{\overline{X_2} X_1 \overline{X_0}} \cdot \overline{\overline{X_3} \overline{X_2} \overline{X_1} X_0} \cdot \overline{X_2 X_1 X_0}}$$

$$Y_0 = \overline{X_0}$$

(4) 画逻辑图如题 3-13 解图(2)所示。



题 3-13 解图(2)

3-14 试为某水坝设计 1 个水位报警控制器, 设水位高度用 4 位二进制数提供。当水位上升到 8 m 时, 白指示灯开始亮; 当水位上升到 10 m 时, 黄指示灯开始亮; 当水位上升到 12 m 时, 红指示灯开始亮。水位不可能上升到 14 m, 且同时只允许 1 个指示灯亮。试用或非门设计此报警器的控制电路。


解: 设 $X_3 X_2 X_1 X_0$ 为 1 个 4 位二进制数, 其对应的十进制数用于表示水位的高度。设输出 $Y_2 Y_1 Y_0$ 分别表示白灯、黄灯和红灯, 且值为 1 时表示灯亮。

(1) 根据题意列出真值表如题 3-14 解表所示。

题 3-14 解表

X_3	X_2	X_1	X_0	Y_2	Y_1	Y_0
0	0	0	0	0	0	0
0	0	0	1	0	0	0
0	0	1	0	0	0	0
0	0	1	1	0	0	0
0	1	0	0	0	0	0
0	1	0	1	0	0	0
0	1	1	0	0	0	0
0	1	1	1	0	0	0
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	0	1	0
1	0	1	1	0	1	0
1	1	0	0	0	0	1
1	1	0	1	0	0	1
1	1	1	0	ϕ	ϕ	ϕ
1	1	1	1	ϕ	ϕ	ϕ

(2) 由真值表得卡诺图如题 3-14 解图(1)所示。



题 3-14 解图(1)


(3) 由卡诺图化简得输出的最简表达式为

$$Y_2 = \overline{X_1}X_3 \overline{X_2} = \overline{X_3} + X_2 + X_1$$

$$Y_1 = X_1X_3 = \overline{X_3} + \overline{X_1}$$


$$Y_0 = X_3X_2 = \overline{X_3} + \overline{X_2}$$

(4) 画逻辑图如题 3-14 解图(2)所示。



题 3-14 解图(2)

3-15 已知输入信号 A 、 B 、 C 、 D 的波形如题 3-15 图所示,选择适当的集成逻辑门电路,设计产生输出 F 波形的组合电路(输入无反变量)。



题 3-15 图

解:(1) 根据题意列出真值表如题 3-15 解表所示。


题 3-15 解表

A	B	C	D	F
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0


(2) 由真值表得卡诺图,如题 3-15 解图(1)所示。

(3) 由卡诺图化简得输出的最简表达式为

$$F = A \overline{B} \overline{C} \overline{D} + B \overline{B} \overline{C} \overline{D} + D \overline{B} \overline{C} \overline{D}$$



题 3-15 解图(1)



题 3-15 解图(2)

3-16 设计 1 个 4 位格雷码至 4 位二进制码的转换电路,用异或门实现。

解:(1)列出 4 位格雷码至 4 位自然二进制码的转换真值表如题 3-16 解表所示。


题 3-16 解表

格雷码				自然二进制码			
G_3	G_2	G_1	G_0	B_3	B_2	B_1	B_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	1	0	0	1	0
0	0	1	0	0	0	1	1
0	1	1	0	0	1	0	0

续表

格雷码				自然二进制码			
G_3	G_2	G_1	G_0	B_3	B_2	B_1	B_0
0	1	1	1	0	1	0	1
0	1	0	1	0	1	1	0
0	1	0	0	0	1	1	1
1	1	0	0	1	0	0	0
1	1	0	1	1	0	0	1
1	1	1	1	1	0	1	0
1	1	1	0	1	0	1	1
1	0	1	0	1	1	0	0
1	0	1	1	1	1	0	1
1	0	0	1	1	1	1	0
1	0	0	0	1	1	1	1

(2) 由真值表填写卡诺图如题 3-16 解图(1)所示。



题 3-16 解图(1)


(3) 由卡诺图写出逻辑表达式:

$$B_3 = G_3$$

$$B_2 = \overline{G_3}G_2 + G_3\overline{G_2} = G_3 \oplus G_2$$

$$\begin{aligned}
 B_1 &= \overline{G_3} G_2 \overline{G_1} + G_3 \overline{G_2} \overline{G_1} + \overline{G_3} \overline{G_2} G_1 + G_3 G_2 G_1 \\
 &= (G_3 \oplus G_2) \overline{G_1} + (G_3 \odot G_2) G_1 = G_3 \oplus G_2 \oplus G_1 \\
 B_0 &= G_3 \oplus G_2 \oplus G_1 \oplus G_0
 \end{aligned}$$

(4) 由表达式得逻辑电路图如题 3-16 解图(2)所示。



题 3-16 解图(2)

3-17 3 人裁判举重比赛, 1 个主裁判、2 个副裁判, 认为杠铃举上时, 按自己面前的电键(为 1), 否则不按(为 0); 裁判结果用红、绿灯表示, 红绿灯都亮(均为 1)表示完全举上, 只红灯亮表示需研究录像决定, 其余为未举上。

- (1) 3 个裁判均按下自己的电键, 红绿灯全亮;
- (2) 2 个裁判(其中 1 个是主裁判)按下自己的电键, 红绿灯全亮;
- (3) 2 个副裁判或 1 个主裁判按下自己的电键, 只红灯亮;
- (4) 其他情况红绿灯全灭。

用与非门设计满足上述要求的控制电路。

解: (1) 该控制电路有 3 个输入端 A、B、C, 分别代表主裁判和两个副裁判, 2 个输出端 R、G, 分别控制红灯和绿灯的亮和灭。

(2) 根据设计要求, 得题 3-17 解表所示真值表。

题 3-17 解表

A	B	C	R	G
0	0	0	0	0
0	0	1	0	0
0	1	0	0	0
0	1	1	1	0
1	0	0	1	0
1	0	1	1	1
1	1	0	1	1
1	1	1	1	1


(3) 根据真值表画出 R 和 G 的卡诺图, 如题 3-17 解图(1)所示。化简后的表达式为

$$R = A + BC$$


$$G = AB + AC$$

(4) 根据 R 和 G 的最简逻辑函数表达式, 画出用与或电路实现的红绿灯控制器, 如题


3-17 解图(2)所示。



题 3-17 解图(1)



题 3-17 解图(2)



3-18 用与非门实现下列代码转换:(1)8421 码转换为余 3 码;(2)8421 码转换为 2421 码;(3)余 3 码转换为余 3 格雷码。其代码转换表如题 3-18 表所示。

题 3-18 表

十进制数	8421 码	余 3 码	2421 码	余 3 格雷码
0	0 0 0 0	0 0 1 1	0 0 0 0	0 0 1 0
1	0 0 0 1	0 1 0 0	0 0 0 1	0 1 1 0
2	0 0 1 0	0 1 0 1	0 0 1 0	0 1 1 1
3	0 0 1 1	0 1 1 0	0 0 1 1	0 1 0 1
4	0 1 0 0	0 1 1 1	0 1 0 0	0 1 0 0
5	0 1 0 1	1 0 0 0	1 0 1 1	1 1 0 0
6	0 1 1 0	1 0 0 1	1 1 0 0	1 1 0 1
7	0 1 1 1	1 0 1 0	1 1 0 1	1 1 1 1
8	1 0 0 0	1 0 1 1	1 1 1 0	1 1 1 0
9	1 0 0 1	1 1 0 0	1 1 1 1	1 0 1 0

解:(1) 8421 码转换为余 3 码

由卡诺图题 3-18 解图(1)得到

$$\begin{aligned}
 W &= A + BD + BC \\
 X &= \overline{B}D + \overline{B}C + B\overline{C}\overline{D} \\
 Y &= \overline{C}\overline{D} + CD \\
 Z &= \overline{D}
 \end{aligned}$$

电路图如题 3-18 解图(2)所示。

(2) 8421 码转换为 2421 码

由卡诺图题 3-18 解图(3)得到

$$\begin{aligned}
 W &= A + BC + B\overline{C}D \\
 X &= A + BC + B\overline{D} \\
 Y &= A + \overline{B}C + B\overline{C}D \\
 Z &= D
 \end{aligned}$$

$AB \backslash CD$	00	01	11	10
00	0	0	ϕ	1
01	0	1	ϕ	1
11	0	1	ϕ	ϕ
10	0	1	ϕ	ϕ

W

$AB \backslash CD$	00	01	11	10
00	0	1	ϕ	0
01	1	0	ϕ	1
11	1	0	ϕ	ϕ
10	1	0	ϕ	ϕ

X


$AB \backslash CD$	00	01	11	10
00	1	1	ϕ	1
01	0	0	ϕ	0
11	1	1	ϕ	ϕ
10	0	0	ϕ	ϕ

Y


$AB \backslash CD$	00	01	11	10
00	1	1	ϕ	1
01	0	0	ϕ	0
11	0	0	ϕ	ϕ
10	1	1	ϕ	ϕ

Z

题 3-18 解图(1)




题 3-18 解图(2)



题 3-18 解图(3)

电路图如题 3-18 解图(4)所示。



题 3-18 解图(4)

(3) 余 3 码转化为余 3 格雷码


由卡诺图题 3-18 解图(5)得到

$$W = A$$

$$X = \overline{A}B + A\overline{B}$$


$$Y = B\overline{C} + \overline{B}C$$

$$Z = \overline{C}D + C\overline{D}$$



题 3-18 解图(5)

电路图如题 3-18 解图(6)所示。



题 3-18 解图(6)

3-19 设输入既有原变量又有反变量,试用 2 块 74LS10(三输入端三与非门)实现下列多输出函数


$$F_1(A, B, C, D) = \sum(6, 7, 8, 9, 12)$$

$$F_2(A, B, C, D) = \sum(5, 6, 7, 8, 10, 13, 15)$$


解: 由卡诺图题 3-19 解图(1), 可得

$$F_1 = \overline{A}BC + A\overline{C}\overline{D} + A\overline{B}\overline{C} = \overline{A}BC + A\overline{C}(\overline{D} + \overline{B}) = \overline{A}BC + A\overline{C} \cdot \overline{B}\overline{D}$$

$$F_2 = \overline{A}BC + BD + A\overline{B}\overline{D}$$



题 3-19 解图(1)



题 3-19 解图(2)

3-20 用两个半加器和一个或门构成一个全加器。


解: 全加器真值表如题 3-20 解表所示。

$$S = (A \oplus B) \oplus C$$

$$C' = \overline{A}BC + A\overline{B}C + AB = (A \oplus B)C + AB$$

题 3-20 解表

A	B	C	S	C'
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



题 3-20 解图

3-21 设计 1 个无冒险的电路,其工作条件是:当输入 4 位码为 $\sum(0,1,5,7,8,11,15)$ 时,绿灯亮,输入其他码时红灯亮。

解:设输入为 4 位二进制数 A, B, C, D , 输出为 Y , 且 $Y=1$ 时绿灯亮, $Y=0$ 时红灯亮。由题意得卡诺图如题 3-21 解图(1)所示。


因此 Y 的表达式为

$$Y = \overline{B}\overline{C}\overline{D} + \overline{A}\overline{C}D + \overline{A}BD + ACD$$


用加冗余项的办法消除冒险,如图中虚线。消除冒险后 Y 的表达式为

$$Y = \overline{B}\overline{C}\overline{D} + \overline{A}\overline{C}D + \overline{A}BD + ACD + \overline{A}\overline{B}\overline{C} + BCD$$

逻辑图如题 3-21 解图(2)所示。



题 3-21 解图(1)



题 3-21 解图(2)

3-22 判断下列表达式是否存在逻辑冒险,如有,则说明是什么类型的冒险。

(1) $F(A, B, C) = A\overline{B} + \overline{A}C + B\overline{C}$

(2) $F(A, B, C) = \overline{A}\overline{C} + \overline{A}B + AC$

(3) $F(A, B, C) = (A+B) \cdot (\overline{B}+C)$

(4) $F(A, B, C) = (A+\overline{B})(\overline{A}+C)(B+\overline{C})$

解:

(1) 由于 $F = A\overline{B} + \overline{A}C + B\overline{C}$, 所以

① 当 $B=0, C=1$ 时, $F = A + \overline{A}$, 出现偏 1 型冒险;

② 当 $A=1, C=0$ 时, $F = B + \overline{B}$, 出现偏 1 型冒险;

③ 当 $A=0, B=1$ 时, $F = C + \overline{C}$, 出现偏 1 型冒险。

所以逻辑函数表达式 $F = A\overline{B} + \overline{A}C + B\overline{C}$ 存在偏 1 型冒险。

(2) 当 $C=1, B=1$ 时, $F = A + \overline{A}$, 出现偏 1 型冒险。

(3) 当 $A=0, C=0$ 时, $F = B \cdot \overline{B}$, 出现偏 0 型冒险。

(4) 由于 $F = (A+\overline{B})(\overline{A}+C)(B+\overline{C})$, 所以

① 当 $B=1, C=0$ 时, $F = A \cdot \overline{A}$, 出现偏 0 型冒险;

② 当 $A=0, C=1$ 时, $F = B \cdot \overline{B}$, 出现偏 0 型冒险;

③ 当 $A=1, B=0$ 时, $F = C \cdot \overline{C}$, 出现偏 0 型冒险。

所以逻辑函数表达式 $F = (A+\overline{B})(\overline{A}+C)(B+\overline{C})$ 存在 0 型冒险。

3-23 用卡诺图法消除函数 $F = \overline{A}C + B\overline{C}D + A\overline{B}\overline{C}$ 的冒险。


解:首先,作出函数的卡诺图,如题 3-23 解图所示。由图可知,3 个卡诺圈两次相切,因

此应增加两个冗余项,它们分别为虚线卡诺圈所对应的与项,即 $\bar{A}BD$ 和 $A\bar{C}D$ 。为消除冒险,函数变为 $F=\bar{A}C+B\bar{C}D+A\bar{B}\bar{C}+\bar{A}BD+A\bar{C}D$ 。

$AB \backslash CD$		AB			
		00	01	11	10
CD	00	0	0	0	1
	01	0	1	1	1
	11	1	1	0	0
	10	1	1	0	0

题 3-23 解图

3-24 用代数法判断题 3-24 图所示各逻辑电路是否存在逻辑冒险,如有,则说明是什么类型的冒险。



题 3-24 图

解:图(a): $F=(A+B+C)(B+C+\bar{B}+\bar{D})(D+\bar{B}+\bar{D})$

① 当 $A=C=D=0$ 时, $F=B(B+\bar{B})\bar{B}=B\bar{B}$,有偏 0 型冒险;

② 当 $B=0, C=1$ 时, $F=D+\bar{D}$,有偏 1 型冒险。

图(b): $F=\bar{A}+\bar{C}B+\bar{A}C+A\bar{D}$

① 当 $C=1, D=0$ 时, $F=A+\bar{A}$,有偏 1 型逻辑冒险;

② 当 $C=0, B=1, D=0$ 时, $F=A+\bar{A}$,有偏 1 型逻辑冒险;

③ 当 $A=0, B=1$ 时, $F=C+\bar{C}$,有偏 1 型逻辑冒险。

图(c): $F=\bar{A}\bar{B}\bar{C}+\bar{C}D+BD$

只有变量 B 有原变量和反变量形式。当 $A=1, C=0, D=1$ 时, $F=B+1+\bar{B}=1$,无逻辑冒险。

3-25 某逻辑函数的卡诺图如题 3-25 图所示,试判断当输入信号作如下变化时,是否存在功能冒险。

- (1) $ABCD$ 从 0011→0100;
- (2) $ABCD$ 从 0110→0111;
- (3) $ABCD$ 从 1010→1100;
- (4) $ABCD$ 从 0010→1110;
- (5) $ABCD$ 从 1001→1100。

CD \ AB	00	01	11	10
	00	01	11	10
00	0	0	1	0
01	0	1	1	1
11	1	1	0	1
10	1	1	1	1

题 3-25 图

解:

- (1) 输入变量 $ABCD$ 从 0011→0100 时,输出不同,无静态功能冒险。
- (2) 输入变量 $ABCD$ 从 0110→0111 时,1 个变量变化,无功能冒险。
- (3) 输入变量 $ABCD$ 从 1010→1100 时,有功能冒险。
- (4) 输入变量 $ABCD$ 从 0111→1110 时, A, B 两个变量变化,但是 4 个方格全为 1,无静态功能冒险。
- (5) 输入变量 $ABCD$ 从 1001→1100 时,有功能冒险。

3-26 已知逻辑函数 $F(A, B, C, D) = \sum(1, 3, 4, 5, 6, 8, 9, 12, 14)$, 试判断当输入变量变化按自然二进制码的顺序变化时,是否存在静态功能冒险,如果存在,请用选通脉冲法消除。画出用与非门实现的逻辑电路图。

解:分析如题 3-26 解图所示卡诺图可知,有两个或两个以上输入变量产生变化,且输出函数值在输入信号变化前后又相同的只有 0101→0110, 0011→0100 和 1111→0000。

(1) 当输入信号由 0011→0100 时, BCD 3 个变量同时发生变化,且 BCD 不同取值组合对应的 $m_0 \sim m_7$ 格的函数值,既有 0 又有 1,故存在产生功能冒险的可能性。其功能冒险可能发生在输入信号由 0011→0010→0110→0100 时。


(2) 当输入信号由 0101→0110 时, CD 两个变量同时发生变化,且 CD 不同取值组合对应的 $m_4 \sim m_7$ 格的函数值,既有 0 又有 1,故存在产生功能冒险的可能性。其功能冒险可能发生在输入信号由 0101→0111→0110 时。

(3) 当输入信号由 1111→0000 时, $ABCD$ 4 个变量同时发生变化,且 $ABCD$ 不同取值组合对应的 $m_0 \sim m_{15}$ 格的函数值,既有 0 又有 1,故存在发生功能冒险的可能性。

$$F = B\bar{D} + \bar{A}\bar{B}D + A\bar{B}\bar{C} + \bar{A}B\bar{C} \text{ 或 } \bar{A}\bar{C}D$$

CD \ AB	00	01	11	10
	00	01	11	10
00	0	1	1	1
01	1	1	0	1
11	1	0	0	0
10	0	1	1	0


题 3-26 解图(1)




题 3-26 解图(2)

3-27 试用中规模集成 4 位数码比较器扩展成 18 位数码比较器。

解:两种方案如题 3-27 解图(1)、题 3-27 解图(2)所示。




题 3-27 解图(1)



题 3-27 解图(2)

3-28 设 A 、 B 、 C 为 3 个互不相等的 4 位二进制数。试用 4 位数码比较器和 2 选 1 选择器,设计 1 个能在 3 个数中选出最小数的逻辑电路。


解: 设 3 个数 A 、 B 、 C 分别用 $a_3a_2a_1a_0$ 、 $b_3b_2b_1b_0$ 和 $c_3c_2c_1c_0$ 表示。任取其中两个数如 A 、 B 进行比较。由于 A 、 B 的比较结果可由比较器的输出端 $A < B$ 得到。将比较器的 $A < B$ 输出端与选择器的地址端相连, 控制选择器输出两个数中较小的 1 个; 同理用选出的较小的数与第三个数比较, 再通过数据选择器选择其中较小的 1 个, 即为 3 个数中最小的数。电路图如题 3-28 解图所示。



题 3-28 解图

3-29 试用两个 4 位数码比较器组成 3 个数的判断电路。要求能够判别 3 个 4 位二进制数 $A(a_3a_2a_1a_0)$ 、 $B(b_3b_2b_1b_0)$ 、 $C(c_3c_2c_1c_0)$ 是否相等, A 是否最大, A 是否最小; 并分别给出“3 个数相等”、“ A 最大”、“ A 最小”的输出信号。可以附加必要的门电路。


解: 用 Y_1 表示“ A 最大”, Y_2 表示“3 个数相等”, Y_3 表示“ A 最小”, 电路图如题 3-29 解图所示。



题 3-29 解图

3-30 用 4 位数码比较器和 4 位加法器构成 4 位二进制数转换成 8421BCD 码的电路。


解: 设输入 4 位二进制数为 $A_3A_2A_1A_0$, 电路图如题 3-30 解图所示。



题 3-30 解图

3-31 试用 74148 组成 24 线-5 线优先编码器。

解: 见教材 P102 图 3.5.8, 思路与此相同, 再加 1 片 74148, 电路图如题 3-31 解图所示。




题 3-31 解图

3-32 设计 1 个 4 线-2 线优先编码器, 要求输入、输出均为高电平有效, 试写出用与非门实现的编码器输出的逻辑表达式。

解: 4 线-2 线优先编码器的功能表如题 3-32 解表所示, Y_s 为使能输出。由功能表得编码器输出的卡诺图如题 3-32 解图所示。

题 3-32 解表

输入				输出		
I_3	I_2	I_1	I_0	Y_1	Y_0	Y_s
0	0	0	0	0	0	0
1	ϕ	ϕ	ϕ	1	1	1
0	1	ϕ	ϕ	1	0	1
0	0	1	ϕ	0	1	1
0	0	0	1	0	0	1



题 3-32 解图

$$Y_1 = I_2 + I_3 = \overline{I_2} \overline{I_3}$$

$$Y_0 = I_3 + \overline{I_2} I_1 = \overline{I_3} \overline{I_2} I_1$$

$$Y_s = I_3 + I_2 + I_1 + I_0 = \overline{I_3} \overline{I_2} \overline{I_1} \overline{I_0}$$

3-33 用 1 片 3 线-8 线译码器和与非门构成 1 位全加器。

解:全加器真值表如题 3-33 解表所示。


题 3-33 解表

A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S_i = \sum (1, 2, 4, 7)$$

$$C_i = \sum (3, 5, 6, 7)$$


电路图如题 3-33 解图所示。



题 3-33 解图

3-34 试用 4 片 BCD 码/十进制译码器和 1 个二输入变量的译码器,组成 1 个 5 线-32 线的译码器。


解:电路如题 3-34 解图所示。



题 3-34 解图


3-35 试用 3 片 3 线-8 线译码器组成 1 个 5 线-24 线译码器。

解: 设输入 5 位码为 $EDCBA$, E 为最高位, 电路图如题 3-35 解图所示。



题 3-35 解图

3-36 写出题 3-36 图电路输出 Y_1 、 Y_2 的逻辑函数式。



题 3-36 图

解:

$$Y_1 = \sum (0, 2, 4, 6) = \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + A\bar{B}\bar{C} + AB\bar{C}$$

$$Y_2 = \sum (1, 3, 5, 7) = \bar{A}\bar{B}C + \bar{A}BC + A\bar{B}C + ABC$$

3-37 用 3 线-8 线译码器设计 1 个路灯控制电路,要求在 4 个不同的地方都能独立地开灯和关灯。

解: 设灯 F 亮时为 1, 灭时为 0; 在 4 个不同的地方设置双置开关 A 、 B 、 C 和 D , 它们能独立开灯和关灯。首先看如何控制开灯: 在某一个地方, 若由于其他 3 个地方关灯的作用, 使灯已灭 ($F=0$), 则只要改变此开关的状态, 灯则亮 ($F=1$); 若灯已处于亮的状态, 则不用改变此开关的状态。同理, 可以控制关灯。因此开关处于向下或向上的状态, 不是使灯亮/灭的绝对条件, 只有综合考虑 4 个开关的状态才能决定灯的亮灭。

设 0、1 表示开关的两个状态, 并设开关中出现“1”的个数为奇数时灯亮 (也可设开关中出现“1”的个数为偶数时灯亮), 由此得真值表如题 3-37 解表所示。


题 3-37 解表

A	B	C	D	F
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

由真值表得输出 F 为

$$F = \sum_m (1, 2, 4, 7, 8, 11, 13, 14)$$

用中规模译码器 74LS138 实现 F , 电路图如题 3-37 解图所示。



题 3-37 解图

3-38 用 3 线-8 线译码器实现二进制码到格雷码的转换。

解: 设 $B_3B_2B_1B_0$ 表示二进制码, $G_3G_2G_1G_0$ 表示格雷码, 二进制码转换到格雷码的真值表如题 3-38 解表所示。

题 3-38 解表

二进制代码				格雷码			
B_3	B_2	B_1	B_0	G_3	G_2	G_1	G_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0

由真值表得到最小项表示的格雷码为

$$G_3 = \sum_m (8, 9, 10, 11, 12, 13, 14, 15)$$


$$G_2 = \sum_m (4, 5, 6, 7, 8, 9, 10, 11)$$

$$G_1 = \sum_m (2, 3, 4, 5, 10, 11, 12, 13)$$

$$G_0 = \sum_m (1, 2, 5, 6, 9, 10, 13, 14)$$

因为输入为 4 位, 因此用两片 3 线-8 线译码器 74LS138 扩展为 4 线-16 线译码器。

设 4 线-16 线译码器的输入为 $B_3B_2B_1B_0$, 将输入的 4 位二进制码的 16 种状态分为两组, 分别为 0 线-7 线和 8 线-15 线。两组状态中, 只有最高位 B_3 状态不同。因此, 可利用 $B_2B_1B_0$ 分别作为两片 CT74LS138 的译码输入, 而将 B_3 接至低 8 位译码芯片的 $\overline{S_C}$ 端和高 8 位译码芯片的 S_A 端, 再将其他输入使能端按器件的使能要求设置, 即可实现功能扩展。逻辑电路图如题 3-38 解图所示。



题 3-38 解图

3-39 写出如题 3-39 图所示的地址译码器的选通信号 $\overline{CS_1}$ 、 $\overline{CS_2}$ 、 $\overline{CS_3}$ 所选中的地址空间范围(以十六进制表示, 若不连续, 分别写出), 地址线为 $A_7 \sim A_0$ 。


解: $\overline{CS_1}$ 的地址空间范围: 40H ~ 43H, 60H ~ 63H。

$\overline{CS_2}$ 的地址空间范围: 48H ~ 4BH, 68 ~ 6BH。

$\overline{CS_3}$ 的地址空间范围: 54H ~ 57H, 74 ~ 77H。

3-40 用 1 片双 4 选 1 数据选择器实现 1 位全加器。

解: 根据全加器真值表(如题 3-40 解表所示), 其有 3 个输入变量 A_i 、 B_i 、 C_{i-1} 。而 4 选 1 数据选择器只需两位地址代码 A_1 和 A_0 , 若选 A_i 和 B_i 作为选择器的地址输入, $A_i = A_1$, $B_i = A_0$, 余下的 C_{i-1} 可



题 3-39 图

从数据输入端输入。

用代数法求 D_i 。将全加器的两个输入表达式 S_i 和 C_i 分别与选择器的表达式相比较,即可求得 D_i 。

和数
$$S_i(A_i, B_i, C_{i-1}) = \overline{A_i} \overline{B_i} C_{i-1} + \overline{A_i} B_i \overline{C_{i-1}} + A_i \overline{B_i} \overline{C_{i-1}} + A_i B_i C_{i-1}$$

↓
 D_0

↓
 D_1

↓
 D_2

↓
 D_3

即
$$D_0 = C_{i-1} \quad D_1 = \overline{C_{i-1}} \quad D_2 = \overline{C_{i-1}} \quad D_3 = C_{i-1}$$

进位数
$$C_i(A_i, B_i, C_{i-1}) = \overline{A_i} B_i C_{i-1} + A_i \overline{B_i} C_{i-1} + A_i B_i \overline{C_{i-1}} + A_i B_i C_{i-1}$$

$$= \overline{A_i} \overline{B_i} \cdot 0 + \overline{A_i} B_i C_{i-1} + A_i \overline{B_i} C_{i-1} + A_i B_i (\overline{C_{i-1}} + C_{i-1})$$

↓
 D_0

↓
 D_1

↓
 D_2


↓
 D_3

即
$$D_0 = 0 \quad D_1 = C_{i-1} \quad D_2 = C_{i-1} \quad D_3 = 1$$

用选择器实现函数时,1 个输出函数需要用 1 个选择器,全加器有两个输出,因此用 1 块双 4 选 1 数据选择器正好,逻辑图如题 3-40 解图所示。

题 3-40 解表

A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




题 3-40 解图

3-41 电路的输出 F 与输入 A 、 B 、 C 的关系如题 3-41 图所示,试用 1 片 8 选 1 数据选择器实现。

解:(1)由波形图得真值表如题 3-41 解表所示。

(2)若 A 、 B 、 C 分别接 74LS151 的地址输入端 $A_2 A_1 A_0$,则对照真值表(题 3-41 表),可得 74LS151 的数据输入端为 $D_0 = D_2 = D_4 = D_5 = 0$, $D_1 = D_3 = D_6 = D_7 = 1$ 。


(3)电路图如题 3-41 解图所示。



题 3-41 图

题 3-41 解表

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1



题 3-41 解图

3-42 用 8 选 1 数据选择器实现下列函数(输入提供原变量和反变量):

(1) $F(A,B,C)=AB+BC+AC$;

(2) $F(A,B,C)=A \oplus B \oplus AC \oplus BC$;

(3) $F(A,B,C) = \sum(0,2,3,6,7)$;

(4) $F(A,B,C,D) = \sum(0,4,5,8,12,13,14)$;

(5) $F(A,B,C,D) = \sum(0,3,5,8,11,14) + \sum_{\phi}(1,6,12,13)$;


(6) $F(A,B,C,D,E) = \sum(0,2,4,10,11,15,18,20,25,26,28,29) + \sum_{\phi}(5,6,14,17,22,24)$ 。

解:(1) $F = AB + BC + AC = ABC + AB\bar{C} + \bar{A}BC + A\bar{B}C = \sum(3,5,6,7)$, 电路图如题 3-42 解图(1) 所示。


(2)

$$\begin{aligned}
 F &= A \oplus B \oplus AC \oplus BC = A \oplus AC \oplus B \oplus BC \\
 &= (A\bar{A}C + \bar{A}AC) \oplus (\bar{B}BC + B\bar{B}C) \\
 &= [A(\bar{A} + \bar{C})] \oplus [B(\bar{B} + \bar{C})] \\
 &= A\bar{C} \oplus B\bar{C} \\
 &= \bar{C} \cdot A \oplus B \\
 &= A\bar{B}\bar{C} + \bar{A}B\bar{C} \\
 &= \sum(2,4)
 \end{aligned}$$

电路图如题 3-42 解图(2) 所示。



题 3-42 解图(1)




题 3-42 解图(2)

(3) $F = \sum (0, 2, 3, 6, 7)$, 电路图如题 3-42 解图(3) 所示。

(4) $F = \sum (0, 4, 5, 8, 12, 13, 14)$, 由卡诺图题 3-42 解图(4) 得最简式 $F = \overline{C}\overline{D} + B\overline{C} + AB\overline{D}$, 所以选 B, C, D 为地址, 可得

$$D_0 = 1 \quad D_1 = 0 \quad D_2 = 0 \quad D_3 = 0 \quad D_4 = 1 \quad D_5 = 1 \quad D_6 = A \quad D_7 = 0$$

如题 3-42 解图(5) 所示。电路图如题 3-42 解图(6) 所示。




题 3-42 解图(3)

AB \ CD	00	01	11	10
00	1	1	1	1
01	0	1	1	0
11	0	0	0	0
10	0	0	1	0

题 3-42 解图(4)

AB \ CD	00	01	11	10
00	1	1	1	1
01	0	1	1	0
11	0	0	0	0
10	0	0	1	0

题 3-42 解图(5)



题 3-42 解图(6)

(5) $F(A, B, C, D) = \sum (0, 3, 5, 8, 11, 14) + \sum_{\neq} (1, 6, 12, 13)$, 由卡诺图题 3-42 解图(7) 得到最简式 $F = \overline{B}\overline{C}\overline{D} + \overline{A}\overline{C}D + \overline{B}CD + BC\overline{D}$ 。

出现次数: $A:1, B:3, C:4, D:4$, 所以选 B, C, D 为地址, 可得

$$D_0 = 1 \quad D_1 = 0 \quad D_2 = 0 \quad D_3 = 1 \quad D_4 = 0 \quad D_5 = 1 \quad D_6 = 1 \quad D_7 = 0$$

如题 3-42 解图(8) 所示。电路如题 3-42 解图(9) 所示。


(6) $F(A, B, C, D, E) = \sum (0, 2, 4, 10, 11, 15, 18, 20, 25, 26, 28, 29) + \sum_{\neq} (5, 6, 14, 17, 22, 24)$, 由卡诺图题 3-42 解图(10) 可得最简式 $F = \overline{A}BD + \overline{C}DE + \overline{A}\overline{B}\overline{D}\overline{E} + AB\overline{D} + AC\overline{D}\overline{E}$ 。

AB \ CD	00	01	11	10
00	1	0	ϕ	1
01	ϕ	1	ϕ	0
11	1	0	0	1
10	0	ϕ	1	0

题 3-42 解图(7)

AB \ CD	00	01	11	10
00	1	0 D_4	ϕ	1 D_0
01	ϕ	1 D_5	ϕ	0 D_1
11	1	0 D_7	0	1 D_3
10	0	ϕ D_6	1	0 D_2

题 3-42 解图(8)



题 3-42 解图(9)

ABC \ DE	000	001	011	010	110	111	101	100
00	1	1	0	0	ϕ	1	1	0
01	0	ϕ	0	0	1	1	0	ϕ
11	0	0	1	1	0	0	0	0
10	1	ϕ	ϕ	1	1	0	ϕ	1

题 3-42 解图(10)


出现次数: $A:4, B:3, C:2, D:5, E:3$, 所以选 A, D, E 为地址, 可得

$$D_0 = \bar{B} \quad D_1 = 0 \quad D_2 = 1 \quad D_3 = B \quad D_4 = C \quad D_5 = B \quad D_6 = \bar{C} \quad D_7 = 0$$

如题 3-42 解图(11)所示。电路图如题 3-42 解图(12)所示。

ABC \ DE	000	001	011	010	110	111	101	100
D_0 00	1	1	0	0	ϕ	1	1	0
D_1 01	0	ϕ	0	0	1	1	0	ϕ
D_3 11	0	0	1	1	0	0	0	0
D_2 10	1	ϕ	ϕ	1	1	0	ϕ	1

题 3-42 解图(11)




题 3-42 解图(12)


3-43 用双 4 选 1 数据选择器实现题 3-42 各函数。

解: 将双 4 选 1 连成 8 选 1 数据选择器, 其余同题 3-42。

3-44 分析如题 3-44 图所示的 8 选 1 数据选择器组成的电路的逻辑功能。



题 3-43 解图



题 3-44 图

解: 由给定逻辑图写出表达式

$$F = m_0 D + m_1 \bar{D} + m_2 \bar{D} + m_3 D + m_4 \bar{D} + m_5 D + m_6 D + m_7 \bar{D}$$

由输出表达式列真值表如题 3-44 解表所示。

题 3-44 解表

A	B	C	D	F
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

由真值表可知,当输入变量中有奇数个取值为 1 时,输出为 1;当输入变量中有偶数个取值为 1 时,输出为 0。因此,如题 3-44 图所示电路是一个 4 位奇校验代码检测电路,奇校验代码正确输出为 1,否则输出为 0。


3-45 分析如题 3-45 图所示的由双 4 选 1 数据选择器组成的电路的逻辑功能。

解:由给定逻辑图写输出表达式

$$F_1 = m_0 C + m_1 \bar{C} + m_2 \bar{C} + m_3 C$$

$$F_2 = m_0 C + m_1 + m_3 C$$

由输出表达式列真值表如题 3-45 解表所示。



题 3-45 图

题 3-45 解表

A	B	C	F ₂	F ₁
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

结论:设输入是 1 位二进制数,从真值表可以看出,当 $A=0$,而 B,C 中有 1 个为 1 时, $F_2=F_1=1$;当 $A=0$,而 B,C 均为 1 时, $F_2=1, F_1=0$;当 $A=1$,而 B,C 中有 1 个为 1 时, $F_2=F_1=0$;当 $A=1$,而 B,C 均为 1 时, $F_2=F_1=1$ 。这种关系符合 $0-1=11; 1-1=00$ 减法运算规律。若 A 为被减数、 B 为减数、 C 为低位来的借位数,这个电路就是用来实现 1 位二进制数的被减数、减数和低位来的借位数三者相减的电路, F_1 是全减的差, F_2 则是向高位的借位。此电路称为全减器。

3-46 用 8 选 1 数据选择器设计 1 个函数发生器电路,它的功能表如题 3-46 表所示。


题 3-46 表

S ₁	S ₀	Y
0	0	$A \cdot B$
0	1	$A+B$
1	0	$A \oplus B$
1	1	$\bar{A}$

解:由已知可得题 3-46 解表。所求函数发生器电路如题 3-46 解图所示。

题 3-46 解表


S_1	S_0	A	Y
0	0	0	0
0	0	1	B
0	1	0	B
0	1	1	1
1	0	0	B
1	0	1	$\bar{B}$
1	1	0	1
1	1	1	0



题 3-46 解图

3-47 试用 6 个 8 路数据选择器连接 1 个 40 路数据选择器。

解: 设 6 位地址为 $ABCDEF$, A 为最高位, 电路如题 3-47 解图所示。




题 3-47 解图


3-48 用 8 选 1 数据选择器产生 10110011 序列信号。

解: 将题目要求产生的序列信号从高位到低位分别接入数据选择器的数据输入端 $D_0 \sim D_7$, 然后从 3 个地址输入端顺序输入地址信号 $000 \sim 111$ 。输出端 F 即产生要求的序列信号。电路图如题 3-48 解图所示。

3-49 由 8 选 1 数据选择器实现的函数 F 如题 3-49 图所示。



题 3-48 解图



题 3-49 图

- (1) 写出 F 的表达式；
 (2) 用 3 线-8 线译码器 74LS138 实现函数 F 。


解：(1) 根据题 3-49 图知 F 的表达式为

$$F = \overline{A} \overline{B} \overline{C} + \overline{A} \overline{B} C + \overline{A} B \overline{C} D + \overline{A} B C D + A \overline{B} \overline{C} \overline{D} + A \overline{B} C \overline{D}$$

- (2) 用最小项表示的 F 为

$$F(A, B, C, D) = \sum (0, 1, 2, 3, 5, 7, 8, 10)$$

将函数 F 用 74LS138 实现, 电路图如题 3-49 解图(1)所示。



题 3-49 解图(1)

或由卡诺图(如题 3-49 解图(2)所示)得最简式 $F = \overline{A}D + \overline{B}\overline{D}$ 。需 3 个变量, 列出真值表如题 3-49 解表所示。


题 3-49 解表

A	B	D	F
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0

只需 1 片 74LS138 即可, 电路图如题 3-49 解图(3)所示。

AB \ CD	00	01	11	10
00	1	0	0	1
01	1	1	0	0
11	1	1	0	0
10	1	0	0	1

题 3-49 解图(2)



题 3-49 解图(3)

3-50 设计 1 个既能实现 1 位二进制全加运算,又能实现 1 位二进制全减运算的组合逻辑电路。

- (1) 写出电路输出函数的最简与或表达式;
- (2) 用 3 线-8 线译码器 74LS138 实现该电路;
- (3) 用双 4 选 1 数据选择器 74LS153 实现该电路。

解:(1) 设 M 为控制信号,且:

- ① $M=0$ 时,实现全加运算, A_i 、 B_i 为两个加数, C_{i-1} 为低位进位, S_i 为和, C_i 为进位;
- ② $M=1$ 时,实现全减运算, A_i 为被减数, B_i 为减数, C_{i-1} 为低位借位, D_i 为差, C_i 为借位。

根据题意得真值表如题 3-50 解表所示。

由真值表得卡诺图如题 3-50 解图(1)所示。化简卡诺图得到 $S_i(D_i)$ 、 C_i 的表达式为

题 3-50 解表

M	A_i	B_i	C_{i-1}	$S_i(D_i)$	C_i
0	0	0	0	0	0
0	0	0	1	1	0
0	0	1	0	1	0
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	0	1
0	1	1	0	0	1
0	1	1	1	1	1
1	0	0	0	0	0
1	0	0	1	1	1
1	0	1	0	0	1
1	1	0	0	1	0
1	1	0	1	0	0
1	1	1	0	0	0
1	1	1	1	1	1

MA_i \ $B_i C_{i-1}$	00	01	11	10
00	0	1	1	0
01	1	0	0	1
11	0	1	1	0
10	1	0	0	1

$S_i(D_i)$

MA_i \ $B_i C_{i-1}$	00	01	11	10
00	0	0	0	0
01	0	1	0	1
11	1	1	1	1
10	0	1	0	1

C_i

题 3-50 解图(1)

$$S_i(D_i) = A_i \overline{B_i} \overline{C_{i-1}} + A_i B_i C_{i-1} + \overline{A_i} \overline{B_i} C_{i-1} + \overline{A_i} B_i \overline{C_{i-1}}$$


$$C_i = B_i C_{i-1} + \overline{M} A_i C_{i-1} + M \overline{A_i} C_{i-1} + \overline{M} A_i B_i + M_i \overline{A_i} B_i$$

(2) 用译码器实现函数应将函数展开成最小项表示的形式。用最小项表示 $S_i(D_i)$ 、 C_i 的表达式为

$$S_i(D_i) = \sum (1, 2, 4, 7, 9, 10, 12, 15)$$


$$C_i = \sum (3, 5, 6, 7, 9, 10, 11, 15)$$

需要实现的函数为 4 变量函数, 所以需要用两片 3 线-8 线译码器扩展为 4 线-16 线译码器, 电路图如题 3-50 解图(2)所示。




题 3-50 解图(2)

(3) 用 1 片 74LS153 连接为 8 选 1 数据选择器, 令 $D_1 = D_2 = D_4 = D_7 = 1, D_0 = D_3 = D_5 = D_6 = 0$, 即可实现 $S_i(D_i)$, 电路图如题 3-50 解图(3)所示。




题 3-50 解图(3)

用另一片双 4 选 1 74LS153 连接为 8 选 1 数据选择器,由 C_i 的表达式,以 M, A_i, B_i 为地址,由卡诺图(如题 3-50 解图(4)所示)得到 $D_0=0, D_1=C_{i-1}, D_2=C_{i-1}, D_3=1, D_4=C_{i-1}, D_5=1, D_6=0, D_7=C_{i-1}$, 电路图如题 3-50 解图(5)所示。



题 3-50 解图(4)



题 3-50 解图(5)

3-51 设 A, B, C 为 3 个互不相等的 4 位二进制数,用 4 位数码比较器和 2 选 1 数据选择器设计 1 个能在 3 个数中选出最小数的逻辑电路。


解:与 3-28 相同,不再重复。

3-52 用 1 片 4 位加法器构成将余 3 码转换为 8421BCD 码的电路。


解:设输入为 $A_3 A_2 A_1 A_0$,减去 3(0011),即是 8421BCD,电路如题 3-52 解图所示。

3-53 用 4 位加法器和 4 位数码比较器构成将 8421BCD 码转换为 2421BCD 码的电路。

解:设输入 4 位二进制数为 $A = A_3 A_2 A_1 A_0$,当 $A > 4$ 时, $B = A + 6$,当 $A \leq 4$ 时, $B = A$ 。电路如题 3-53 解图所示。




题 3-52 解图



题 3-53 解图

3-54 分析题 3-54 图所示电路,图中 $A_3 \sim A_0$ 和 $B_3 \sim B_0$ 为两位十进制数的 8421BCD 码,输出为二进制数,说明该电路完成的功能。




题 3-54 图

解:是教材 P127 例 3.5.12 将两位 8421BCD 码转换为等值的十进制数的另一种实现方案。

3-55 试用 74LS283 加法和逻辑门实现一位 8421BCD 码减法电路,输入输出均是 BCD 码。

解:电路如题 3-55 解图所示。



题 3-55 解图

第 4 章 集成触发器

4.1 教学要求

- (1) 掌握时序电路的特点。
- (2) 掌握触发器的基本特性。
- (3) 掌握基本 RS 触发器的功能表、特征方程及表述时序电路的 6 种方法。
- (4) 掌握各种钟控触发器的功能表、特征方程及相互之间的转换方法,了解钟控触发器的缺点。
- (5) 掌握 TTL 主从 JK 触发器的一次翻转和特点。
- (6) 掌握集成边沿触发器的特点、各种触发器的逻辑符号,会画其波形图。
- (7) 掌握 CMOS 主从触发器的特点、与 TTL 主从触发器的区别。
- (8) 了解触发器的参数。

4.2 基本知识点

4.2.1 时序电路的特点

时序电路的特征是输出不仅和当前的输入有关,而且也以前的输入有关。换句话说,即使当前的输入是相同的,但由于以前的输入不同,输出也可能不同。因此这类电路必须具有记忆功能。

最常用的记忆元件是双稳态触发器(Flip-Flop, F-F),因为有两个稳定状态(简称稳态),故此得名。

4.2.2 触发器的基本特性及其记忆作用

双稳态触发器具备以下这些特性:

- (1) 有两个互补的输出 Q 和 $\bar{Q}$ 。当 $Q=1$ 时, $\bar{Q}=0$,而当 $Q=0$ 时, $\bar{Q}=1$ 。
- (2) 有两个稳态。若输入不变,触发器必处于其中一个稳态,且保持不变。将 $Q=1$ 和 $\bar{Q}=0$ 称为“1”状态;而把 $Q=0$ 和 $\bar{Q}=1$ 称为“0”状态。
- (3) 在输入信号的作用下,可以从一个稳态转换到另一个稳态,并保持下去,直到下一

次输入发生变化时,才可能再次改变状态。

双稳态触发器有两个稳态,所以能记忆 1 位二进制数的两个状态,可以通过多个触发器的连接来获得多种记忆状态。

4.2.3 基本 RS 触发器

1. 基本 RS 触发器

基本 RS 触发器是一切触发器构成的基础,由两级或非门或两级与非门交叉形成,二者功能相同。

基本 RS 触发器的特征方程:

$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ R \cdot S = 0 \end{cases} \quad (4.2.1)$$

2. 描述触发器(时序电路)的方法

描述触发器(时序电路)的方法有:①状态表;②功能表;③状态方程(特征方程);④波形图(时序图);⑤状态图(或状态转移图);⑥激励表。这 6 种描述方法之间可以互相转换,对于触发器,最重要的是掌握它们的特征方程和约束条件。

3. 基本 RS 触发器的特点

(1) 状态转换的时刻和方向(即变成哪种状态),同受输入信号 S 、 R 控制,为异步时序电路;

(2) 基本 RS 触发器是组成各类触发器的基础。(因为 R 、 S 输入有限制,所以使用不便)用一个时钟信号保持整个时序系统协调工作的电路称为同步时序电路。转换时刻受 CP 控制的触发器称为钟控触发器,是同步时序电路的基础。

4.2.4 各种钟控触发器的逻辑功能

1. 列表比较各种钟控触发器的逻辑功能(如表 4.2.1 所示)

表 4.2.1

触发器名称	特征方程	特点	共同点
钟控 RS 触发器	$Q^{n+1} = S + \bar{R}Q^n$	输入有限制 $RS=0$	CP=0 时 保持原状态
钟控 D 触发器	$Q^{n+1} = D$	输入无限制,只有一个输入端	
钟控 JK 触发器	$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$	输入无限制,具有两个输入端	
钟控 T 触发器	$Q = T \oplus Q^n$	输入无限制,只有一个输入端	
钟控 T' 触发器 (计数触发器)	$Q^{n+1} = \bar{Q}^n$	来一个时钟,改变一次状态	

2. 各种触发器之间的转换

(1) 公式法

令两个触发器的特征方程相等,即可得到相应的转换表达式。

(2) 真值表法

将 Q^n 、待求触发器的输入信号作为输入变量,先得到 Q^{n+1} 的值,再根据 Q^n 到 Q^{n+1} 的状态转移求出此时所需的已有触发器的输入激励信号,即得以 Q^n 、待求触发器的输入信号为输入变量的函数(已有触发器的输入激励信号)的真值表。中间一列 Q^{n+1} 只起过渡作用。

公式法简单,但适用范围窄;真值表法适用范围广。

3. 钟控触发器的缺点

由于钟控触发器均为电位触发,即在 $CP=1$ 时触发器状态随输入信号变化而改变,故触发器会出现空翻、错翻,不实用。

4.2.5 集成 TTL 主从触发器

需要注意主从 JK 触发器的一次翻转现象,所以主从 JK 触发器有如下特点:

(1) 输出变化的时刻在时钟的下降沿(用 $\downarrow$ 表示)。

(2) 输出变化的方向:

① 若在 $CP=1$ 期间,JK 信号不变,由 CP 下降沿的 JK 值决定输出状态。

② 若在 $CP=1$ 期间,JK 信号发生了变化,这时可按以下方法来处理:

- CP=1 以前,若 $Q=0$,则看 CP=1 期间的 J 信号,若 J 有 1 出现,则 CP 下降时 Q 一定为 1。否则, Q 保持 0。
- CP=1 以前,若 $Q=1$,则看 CP=1 期间的 K 信号,若 K 有 1 出现,则 CP 下降时 Q 一定为 0。否则, Q 保持 1。

例如,图 4.5.4(a)所示的波形图, Q 原状态为 0。在 CP 为 1 期间,在 t_1 时刻 $J=1$,所以在 $CP\downarrow$, Q 变为 1。在图 4.5.4(b)中,在 CP=1 期间,没有出现 $J=1$,所以在 $CP\downarrow$, Q 仍为 0。

一次翻转是主从 JK 触发器所特有的现象,其他的集成触发器都无一次翻转现象存在。掌握异步置 0 置 1 端的功能,均为低电平有效。

主从 JK 触发器虽然只在时钟的下降沿 $\downarrow$ 改变一次状态,满足了来一个时钟只翻转一次的要求,可用于同步时序电路;但在 $CP=1$ 期间,主触发器对外是开放的,所以也容易受干扰信号的影响。

4.2.6 集成边沿触发器

边沿触发器不仅只在时钟信号的某一边沿(上升沿 $\uparrow$ 或下降沿 $\downarrow$)才改变一次状态,而且状态转换方向仅取决于转换前($CP\uparrow$ 或 $CP\downarrow$)一瞬间的数据输入,故此命名。

边沿触发器的特点:只在时钟信号的某一边沿($CP\uparrow$ 或 $CP\downarrow$)对输入信号作出响应并引起状态翻转。即只有时钟有效边沿附近的输入信号才是真正有效的,其他时间的输入不影响触发器的输出,因而提高了抗干扰能力,工作更可靠。

边沿触发器从电路结构上可分成两类:一类利用门的延迟,另一类用门电路构成维持-阻塞电路,以实现边沿触发的功能。

掌握各种触发器的逻辑符号。

4.2.7 CMOS 触发器

从基本工作原理而言,CMOS 触发器和 TTL 触发器是相同的,但从具体构成和使用来

看,两者还是有不少差别。TTL 集成触发器以钟控 RS 触发器为基础,而 CMOS 集成触发器以钟控 D 触发器为基础。

CMOS 钟控 D 触发器由传输门和反相器构成,CP=1 时,触发器保持原状态,CP=0 时,具有 D 触发器功能。

CMOS 主从 D 触发器尽管在结构上属于主从触发器,但功能上属于边沿触发器,只是现在一般的器件手册上,还都是从结构着眼,称之为主从触发器,这是应该特别注意的。

CMOS 主从 D 触发器与 TTL 型 D 触发器功能表的差别有 3 点:

- (1) 异步置 0 置 1 信号是高电平有效,而不是低电平有效;
- (2) 状态翻转的时刻是时钟的上升沿,而不是下降沿;
- (3) 不存在一次翻转现象,为边沿触发器,只根据 CP 上升前的输入信号,就可以决定输出。

4.2.8 集成触发器的选用和参数

了解触发器的时间参数。

4.3 例题解析

例 4.3.1 要求转换成的 XY 触发器特征方程为 $Q^{n+1} = X \oplus Y \oplus Q^n$ 。

- (1) 试用主从 JK 触发器实现,画出逻辑图。
- (2) 试用维持-阻塞 D 触发器实现,画出逻辑图。

解:

- (1) XY 触发器特征方程:

$$Q^{n+1} = (X \oplus Y) \overline{Q^n} + \overline{X \oplus Y} Q^n$$

JK 触发器特征方程:

$$Q^{n+1} = J \overline{Q^n} + \overline{K} Q^n$$

比较可得: $J = K = X \oplus Y$, 由 D 触发器转换成的 XY 触发器如图 4.3.1(a) 所示。

- (2) D 触发器特征方程:

$$Q^{n+1} = D$$

与 XY 触发器特征方程比较,可得: $D = X \oplus Y \oplus Q^n$, D 触发器转换成的 XY 触发器如图 4.3.1(b) 所示。




图 4.3.1 图解例 4.3.1

例 4.3.2 试画出在时钟脉冲 CP 作用下图 4.3.2(a) 所示电路 Q_1 、 Q_2 的波形。设触发

器初态均为 0。

解: 由于 $Q_1^{n+1} = D_1 = \overline{Q_1^n}$, 所以每来一个 CP 上升沿, Q_1 状态翻转; 由于 $Q_2^{n+1} = D_2 = \overline{Q_2^n}$, CP_2 以 $\overline{Q_1}$ 为时钟, 所以每来一个 Q_1 的下降沿, Q_2 状态翻转。 Q_1 、 Q_2 的波形如图 4.3.3 所示。




图 4.3.2 例 4.3.2 图




图 4.3.3 图解例 4.3.2

例 4.3.3 试画出图 4.3.4(a)所示 TTL 主从 D 触发器, 在图(b)所示输入波形作用下, 输出端 Q 的波形。设触发器初态为 0。




图 4.3.4 例 4.3.3 图

解: TTL 主从结构触发器存在一次翻转问题, 画波形时应考虑一次翻转对触发器输出端的影响。状态发生变化时刻在时钟下降沿, 状态变化的方向: ①在 $CP=1$ 期间, D 无变化, 则以 CP 下降时的 D 作输出; ②在 $CP=1$ 期间, D 有变化, 则状态发生翻转。由此可得, Q 的波形如图 4.3.5 所示。




图 4.3.5 图解例 4.3.3

例 4.3.4 根据图 4.3.6 所示电路和波形, 画出 Q 的波形。设 Q 的初态为 0。

解: 由于 $Q^{n+1} = D = A \oplus B$, 可得 Q 的波形如图 4.3.7 所示。




图 4.3.6 例 4.3.4 图




图 4.3.7 图解例 4.3.4

例 4.3.5 在图 4.3.8 电路中,触发器皆为边沿触发结构,设其初始状态均为 0。试画出在 CP 和相应输入信号 X 及 D_1 作用下各触发器输出端的波形。




图 4.3.8 例 4.3.5 图


解: 对于图(a), 由于

$$Q_1^{n+1} = J_1 \overline{Q_1^n} + \overline{K_1} Q_1^n = \overline{Q_1^n} \cdot \overline{Q_1^n} = \overline{Q_1^n}$$


$$CP_1 = A = \overline{CP} \cdot X$$

故在 CP_1 即 A 波形的每一个负边沿, Q_1 状态翻转, 如图 4.3.9(a) 所示。

对于图(b), 由于 $Q_2^{n+1} = D_1$, 状态发生变化的时刻在 CP 的上升沿; $Q_3^{n+1} = J_3 \overline{Q_3^n} + \overline{K_3} Q_3^n = Q_2^n \cdot \overline{Q_3^n}$, 状态发生变化的时刻在 CP 的下降沿, 可得 Q_2 、 Q_3 的波形图如图 4.3.9(b) 所示。




(a)




(b)

图 4.3.9 图解例 4.3.5

例 4.3.6 设图 4.3.10 中负边沿 JK 触发器和维持阻塞 D 触发器的初态均为 0, 试画出在 CP 和相应输入信号作用下各触发器输出端 Q_1 、 Q_2 、 Q_3 的波形。



(a)



(b)

图 4.3.10 例 4.3.6 图

解：对于图(a)，由于 $Q_1^{n+1} = J_1 \overline{Q_1^n} + \overline{K_1} Q_1^n = D \overline{Q_1^n} + D Q_1^n = D$ ，故可得 Q_1 的波形如图 4.3.11(a)所示；对于图(b)， FF_2 为基本 RS 触发器，为电位触发方式，与 CP 无关，仅由 S、R 值决定 Q_2 输出； $Q_3^{n+1} = Q_2^n$ ， Q_3 发生状态转换的时刻在 CP 的上升沿。可得 Q_2 、 Q_3 的波形如图 4.3.11 所示。




图 4.3.11 图解例 4.3.6

例 4.3.7 某同学用图 4.3.12(a)所给器件构成电路，并在示波器上观察到如图 4.3.12(b)所示波形。试问电路是如何连接的？请画出逻辑电路图，并标明 T 值。




图 4.3.12 例 4.3.7 图

解：由波形图可以看出每来一个有效时钟， Q 状态翻转，可知 $T=1$ ，且 $F = CP \oplus \overline{Q}$ ，故电路应如图 4.3.13 所示。





图 4.3.13 图解例 4.3.7

4.4 习题解答


4-1 由或非门构成的触发器电路如题 4-1 图(a)所示,请写出输出 Q 的下一状态方程。已知输入信号 a 、 b 、 c 的波形如题 4-1 图(b)所示,画出输出 Q 的波形(设触发器的初始状态为 1)。



题 4-1 图


解:可列出输入输出的关系如题 4-1 解表所示。所以, $Q^{n+1} = b + c + \bar{a}Q^n$ 。波形如题 4-1 解图所示。

题 4-1 解表			
a	b	c	Q^{n+1}
0	0	0	Q^n
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	ϕ
1	1	0	ϕ
1	1	1	ϕ



题 4-1 解图


4-2 由与非门构成的触发器电路如题图 4.2(a)所示,请写出输出 Q 的下一状态方程,并根据题图 4.2(b)所示的输入波形,画出输出 Q 的波形(设初始状态 Q 为 1)。




题 4-2 图

解:下一状态方程与上题相同,即: $Q^{n+1} = b + c + \bar{a}Q^n$ 。输出波形如题 4-2 解图所示。

4-3 由与或非门构成的触发器如题 4-3 图所示,当 $G=1$ 时,触发器处于什么状态? 当 $G=0$ 时,触发器的功能等效于哪一种触发器?



题 4-2 解图



题 4-3 图


解:① 当 $G=1$ 时, $Q^{n+1} = \overline{Q^n + A Q^n} = \overline{Q^n}$, $\overline{Q}^{n+1} = \overline{Q^n + B Q^n} = \overline{Q^n}$ 触发器处于保持状态。

② 当 $G=0$ 时,触发器等效于基本 RS 触发器。


4-4 用基本 RS 触发器构成一个消除机械开关震颤的防颤电路如题 4-4 图(a)所示,画出对应于题 4-4 图(b)输入波形的输出 Q 的波形,并说明其工作原理。

解:不论触发器原来处于什么状态,当开关倒向 $\bar{S}$ 端时就使输入置为 $\bar{S}=0, \bar{R}=1$,从而使输出 $Q=1, \bar{Q}=0$ 。若开关存在抖动,则使输入状态的变化为:

$\bar{S} \bar{R} = 01 \rightarrow 11 \rightarrow 01 \rightarrow 11 \dots$ 直至稳定于 01。在这个过程中输出保持 $Q=1, \bar{Q}=0$,不会发生抖动。波形如题 4-4 解图所示。




题 4-4 图



题 4-4 解图

4-5 写出题 4-5 图(a)所示钟控触发器的状态方程和功能表(以 CP 和 U_i 为外部输入变量),并画出在题 4-5 图(b)输入波形作用下的输出 Q 的波形(设初始状态 Q 为 0)。




题 4-5 图

解:电路的功能表如题 4-5 解表所示。状态方程为

$$Q^{n+1} = U_i \overline{CP} + CPQ^n$$

波形如题 4-5 解图所示。

题 4-5 解表			
U_i	CP	Q^{n+1}	$\overline{Q}^{n+1}$
0	0	0	1
0	1	Q^n	$\overline{Q}^n$
1	0	1	1
1	1	Q^n	$\overline{Q}^n$



题 4-5 解图

从功能上讲,该触发器只有置零、保持两种功能,输入 $U_i=1, CP=0$, 应该属于禁止态, 避免输出同时为 1。

上述波形中,有一个不定区,发生在输入由 $U_i=1, CP=0$ 变为 $U_i=1, CP=1$ 时,显然保持 $Q=\overline{Q}=1$ 不可能,使输出不确定,有可能 $Q=1, \overline{Q}=0$ 或者 $Q=0, \overline{Q}=1$, 图中用虚线表示。

4-6 列表小结 RS、D、JK 和 T 触发器的状态方程、状态表以及功能表。

解:见教材。

4-7 将 JK 触发器分别转换为 D 和 T 触发器,画出逻辑图。

解:(1) $JK \rightarrow D$

因为 $Q^{n+1} = D = D(\overline{Q}^n + Q^n) = D\overline{Q}^n + DQ^n$ (D 触发器)

而 $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$ (JK 触发器)

所以可得 $J = D, K = \overline{D}$

由此可得逻辑图如图题 4-7 解图(1)所示。


(2) $JK \rightarrow T$

因为 $Q^{n+1} = T \oplus Q^n = T\overline{Q}^n + \overline{T}Q^n$ (T 触发器)


而 $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$ (JK 触发器)

所以可得 $J = K = T$

由此可得逻辑图如图题 4-7 解图(2)所示。



题 4-7 解图(1)



题 4-7 解图(2)

4-8 将 D 触发器分别转换为 JK 和 T 触发器,画出逻辑图。

解:(1) $D \rightarrow JK$


因为 $Q^{n+1} = D$ (D 触发器)

而 $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$ (JK 触发器)

所以可得

$$D = J \overline{Q^n} + \overline{K} Q^n$$

由此可得逻辑图如题 4-8 解图所示。



题 4-8 解图

(2) $D \rightarrow T$

见教材 P148, 图 4.4.7。

4-9 将 T 触发器分别转换为 JK 和 D 触发器, 画出逻辑图。

解: (1) $T \rightarrow JK$


列真值表如题 4-9 解表所示。

题 4-9 解表


J	K	Q^n	Q^{n+1}	T
0	0	0	0	0
0	0	1	1	0
0	1	0	0	0
0	1	1	0	1
1	0	0	1	1
1	0	1	1	0
1	1	0	1	1
1	1	1	0	1

由 T 的卡诺图(如题 4-9 解图(1)所示)得到 $T = J \overline{Q^n} + K Q^n$ 。

由此可得逻辑图如题 4-9 解图(2)所示。



题 4-9 解图(1)



题 4-9 解图(2)

(2) $T \rightarrow D$

因为


$$Q^{n+1} = T \oplus Q^n = T \overline{Q^n} + \overline{T} Q^n \quad (T \text{ 触发器})$$

$$Q^{n+1} = D \quad (D \text{ 触发器})$$

所以

$$D = T \oplus Q^n \Rightarrow T = D \oplus Q^n$$

由此可得逻辑图如题 4-9 解图(3)。



题 4-9 解图(3)

4-10 用 JK 触发器构成一个可控的 D/T 触发器,画出逻辑图。

解:可设置一个控制信号 M ,当 $M=0$ 时,实现 T 触发器功能;当 $M=1$ 时,实现 D 触发器功能。

由题意列真值表如题 4-10 解表所示。

题 4-10 解表

M	D/T	Q^n	Q^{n+1}	J	K
0	0	0	0	0	ϕ
0	0	1	1	ϕ	0
0	1	0	1	1	ϕ
0	1	1	0	ϕ	1
1	0	0	0	0	ϕ
1	0	1	0	ϕ	1
1	1	0	1	1	ϕ
1	1	1	1	ϕ	0


由真值表得 JK 触发器输入端 J, K 的卡诺图如题 4-10 解图(1)所示。

化简卡诺图得


$$J = D/T$$

$$K = D/T \bar{M} + \bar{D}/TM = M \oplus D/T$$


电路图如题 4-10 解图(2)所示。



题 4-10 解图(1)




K



题 4-10 解图(2)


4-11 用 JK 触发器和 D 触发器(可外加门)实现特征方程为 $Q^{n+1} = A \oplus B \oplus Q^n$ 的触发器。

解:电路图如题 4-11 解图所示。




题 4-11 解图

4-12 已知 TTL 主从 JK 触发器的输入波形如题 4-12 图所示,画出输出 Q 的波形。




题 4-12 图

解:输出波形如题 4-12 解图所示。




题 4-12 解图

4-13 题 4-13 图(a)是用 TTL 主从 JK 触发器构成的信号检测电路,用来检测 CP 高电平期间 u 是否有输入脉冲,若 CP, u 的波形如题 4-13 图(b)所示,画出输出 Q 的波形。



题 4-13 图


解:由题 4-13 图(a)得: $R = \overline{CP}Q^n$,当 $Q^n = 1$, $CP = 1$ 时, $R = 0$, $Q^{n+1} = 0$,波形如题 4-13 解图所示。因此,此电路可检测在 $CP = 1$ 期间, u 是否有输入脉冲,若有,则 Q 输出一个脉宽与 $CP = 0$ 脉宽相等的脉冲。否则, Q 不变。




题 4-13 解图

4-14 已知 JK 信号如题 4-14 图所示,请分别画出 TTL 主从 JK 触发器和负边沿 JK 触发器的输出 Q 的波形(设触发器的初始状态为 0)。

解: 波形图如题 4-14 解图所示。




题 4-14 图




题 4-14 解图

4-15 负边沿 JK 触发器组成的电路如题 4-15 图(a)所示, 输入波形如题 4-15 图(b)所示, 画出输出 Q 的波形(设触发器初始状态为 0)。

解: 输出波形如题 4-15 解图所示。




题 4-15 图



题 4-15 解图

4-16 写出题 4-16 图所示各触发器的下一状态方程。





题 4-16 图

解: (a) $Q^{n+1} = \overline{A}Q^n$

(b) $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n = (A \oplus B)\overline{Q}^n + (A \odot B)Q^n$


(c) $Q^{n+1} = \overline{\overline{Q}^n B A Q^n} = Q^n \overline{B} + A \overline{Q}^n$

4-17 如题 4-17 图(a)所示的电路, 输入波形如题 4-17 图(b)所示, 画出输出 Q_1 、 Q_2 的波形。




题 4-17 图

解: 图示电路中, D_1 接成计数方式, Q_1 在 CP_1 上升沿翻转, 由于 D_1 的异步清零端与 $\overline{Q_2}$ 连接, 当 $Q_2=1$ 时, D_1 清零。 Q_1 、 Q_2 波形如题 4-17 解图所示。



题 4-17 解图

4-18 如题 4.18 图(a)所示的电路, 输入波形如题 4-18 图(b)所示, 分别画出加 R 和不加 R 时, 电路输出 Q 的波形(设触发器初始状态为 0)。



题 4-18 图


解: 输入信号 A 、 B 经过 3 个与非门到 D , R 为异步清零端, 低电平有效, $R=0$ 时, 触发器输出 Q 为零, 而与时钟 CP 及输入 D 无关; 当 $R=1$ 时, $Q^{n+1}=D$ 。

由逻辑图得

$$D = \overline{A\overline{B}} \overline{\overline{A}B} = AB + \overline{A}\overline{B} = A \odot B$$


$$Q^{n+1} = D = AB + \overline{A}\overline{B} = A \odot B$$

加 R 和不加 R 的输出波形如题 4-18 解图所示。




题 4-18 解图

4-19 题 4-19 图(a)是由 D 触发器和 JK 触发器构成的电路, 题 4-19 图(b)是输入波形, 画出输出 Q_1 、 Q_2 的波形。




题 4-19 图

解: 波形如题 4-19 解图所示。




题 4-19 解图

4-20 负边沿 JK 触发器组成的电路如题 4-20 图所示, 它是一个单脉冲发生器, 按钮 S 每按下一次 (不论时间长短), 就在 Q_1 输出一个宽带一定的脉冲, 试根据给定的 CP 和 J_1 的波形画出 Q_1 和 Q_2 的波形。



题 4-20 图

解: 波形图如题 4-20 解图所示。




题 4-20 解图

说明: 在静止状态下, Q_1 的 $J_1 K_1 = 01$, 所以输出 Q_1 为 0 状态, 而 Q_2 由于 $R=0$, 所以也是处于 0 状态。

当按动开关时, $J_1 K_1 = 11$, 所以 Q_1 就变为 1 状态。下一个时钟又使 Q_1 为 0, 从而得到

一个脉冲。脉冲的负边沿使 Q_2 置 1 ($J_2 K_2 = 11$)。此时, $\overline{Q_2} = 0$ 作用到 R , 从而保证 Q_1 的输出不再翻转为 1, 亦即保证了单脉冲输出。

4-21 写出题 4-21 图中各个触发器的下一状态方程, 并画出各个触发器的输出 Q 的波形(设初始状态为 0)。



题 4-21 图

解:

(a) $T = \overline{Q^n}, Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n = 0$

(b) $D = \overline{Q^n}, Q^{n+1} = \overline{Q^n}$

(c) $J = Q^n, K = 1, Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n = 0$

(d) $J = Q^n, K = \overline{Q^n}, Q^{n+1} = Q^n$


(e) $T = \overline{Q^n}, Q^{n+1} = 1$

(f) $D = \overline{Q^n}, Q^{n+1} = \overline{Q^n}$

(g) $J = \overline{Q^n}, K = 1, Q^{n+1} = \overline{Q^n}$


(h) $J = \overline{Q^n}, K = Q^n, Q^{n+1} = \overline{Q^n}$

波形如题 4-21 解图所示。




题 4-21 解图

4-22 CMOS 主从 JK 触发器的输入波形如题 4-22 图所示,画出输出 Q 的波形(设触发器初始状态为 0)。



题 4-22 图


解:波形如题 4-22 解图所示。



题 4-22 解图

CMOS 触发器的 S 、 R 信号为高电平有效,并在时钟的上升沿按 JK 值来翻转,不存在一次翻转问题,因此,不难得出以上 Q 波形。

4-23 题 4-23 图是一种两拍工作寄存器的逻辑图,即每次在存入数据之前,必须先加入置 0 信号,然后“接收”信号有效,数据存入寄存器。① 若不按两拍工作方式来工作,即置 0 信号始终无效,则当输入数据为 $D_2D_1D_0 = 100 \rightarrow 001 \rightarrow 010$ 时,输出数据 $Q_2Q_1Q_0$ 将如何变化? ② 为使电路正常工作,置 0 信号和接收信号应如何配合? 画出这两种信号的正确时间关系。



题 4-23 图

解：

(1) 若按一拍工作,并且置 0 信号恒为 1 时,可得题 4-23 解表(1)。

题 4-23 解表(1)

$\bar{S}$	$\bar{R}$	Q^{n+1}	
$\bar{D}$	1	$D=0$	保持
		$D=1$	置 1


所以可得状态表如题 4-23 解表(2)所示。

题 4-23 解图(2)

D_2	D_1	D_0	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
1	0	0	1	0	0
0	0	1	1	0	1
0	1	0	1	1	1

即当 $D_2D_1D_0$ 为 $100 \rightarrow 001 \rightarrow 010$ 时, $Q_2Q_1Q_0$ 为 $100 \rightarrow 101 \rightarrow 111$ (初始状态都为 0)。这是因为当 $D=0, \bar{R}\bar{S}=11$, 只起保持 Q 不变的作用, 而不一定使 Q 输出为 0。

(2) 若按两拍工作方式, 即每次在存入数据之前, 必须先加入置 0 信号, 然后“接收”信号有效, 如题 4-23 解图所示。



题 4-23 解图

可得题 4-23 解表(3)。

题 4-23 解表(3)

	$\bar{S}$	$\bar{R}$	Q^{n+1}		功能
置 0 信号有效	1	0	0		清 0
接收有效	$\bar{D}$	1	$D=0$	保持	接收数据
			$D=1$	置 1	
之后	1	1	保持		保持数据

这样安排时序, 使输出每拍都有一段的 000 时间, 实际使用时, 还要加输出控制门以保证正确输出。

第5章 时序逻辑电路

本章主要介绍时序逻辑电路的工作原理、分析方法和设计方法。时序逻辑电路与组合逻辑电路比较,其主要特点是电路具备记忆功能,完成记忆功能的元件是触发器(或由门电路的反馈构成)。由多个触发器构成的时序逻辑电路,按照其时钟工作方式可以分为同步时序电路和异步时序电路。

本章以同步时序电路、异步时序电路的分析以及同步时序电路的设计为主要重点,介绍了同步时序电路和异步时序电路的分析和设计方法,包括计数器型和移存器型时序电路的分析及设计,一般时序电路的原始状态图和状态表的构建、状态简化、状态分配等基本分析、设计方法。

5.1 教学要求

- (1) 掌握同步时序电路和异步时序电路的特点及时序电路的描述方法。
- (2) 掌握计数器、序列信号发生器等基本同步时序电路和异步时序电路的分析方法。
- (3) 掌握同步计数器、移位寄存器、环形计数器、扭环计数器、序列信号发生器、脉冲分配器等常用时序电路的设计方法。
- (4) 掌握原始状态图建立方法和完全规定型的状态简化,了解不完全规定型的状态简化和状态编码的基本方法。
- (5) 了解并熟悉异步计数器的设计方法。

5.2 基本知识点

5.2.1 基本定义及概述

1. 组合逻辑电路与时序逻辑电路

(1) 组合逻辑电路:组合电路由逻辑门组成,不包含记忆元件,电路之间没有反馈。组合逻辑电路的特点是:任一时刻电路的输出只与当前的输入有关,而与电路的初始状态和过去的输入无关。

(2) 时序逻辑电路:时序逻辑电路中包含具有记忆功能的触发器(或由逻辑门通过反馈构成触发器)。时序逻辑电路的特点是:电路的输出不但取决于当前的输入,还与电路中触

发器的状态有关,而触发器的状态又与电路的初始状态以及过去的输入有关。

2. 同步时序逻辑电路和异步时序逻辑电路

(1) 同步时序逻辑电路:同步时序电路中所有触发器使用同一个时钟源,所有触发器的状态变化时刻受同一个时钟的控制,即所有的触发器根据激励,在统一时钟的控制下同步工作。

(2) 异步时序逻辑电路:异步时序电路中的触发器也有时钟,但不是每个触发器的时钟来自同一个时钟源,即不是所有的触发器翻转和系统时钟源同步,在沿触发的时序逻辑电路中,不同触发器时钟沿的到来在时间上有差异。

由于异步时序电路中,通常后级的时钟来自前级,状态变化时刻会迟于前级,达到稳定状态需要一定的延迟时间,因此异步时序电路的工作速度相对较低。

3. 时序逻辑电路的构成

具有 n 个输入、 k 个触发器和 m 个输出的同步时序电路框图如图 5.2.1 所示,其电路描述可用三组方程来表示。




图 5.2.1 同步时序电路框图

(1) 激励方程:

$$Y_i = f_i(X_0, X_1, \dots, X_{n-1}, Q_0^n, Q_1^n, \dots, Q_{k-1}^n) \quad (i=0, \dots, k-1)$$

(2) 状态方程:

$$Q_i^{n+1} = h_i(X_0, X_1, \dots, X_{n-1}, Q_0^n, Q_1^n, \dots, Q_{k-1}^n) \quad (i=0, \dots, k-1)$$

(3) 输出方程:

$$Z_i = g_i(X_0, X_1, \dots, X_{n-1}, Q_0^n, Q_1^n, \dots, Q_{k-1}^n) \quad (i=0, \dots, m-1)$$

4. 米里(Mealy)型和摩尔(Moore)型时序逻辑电路

(1) 米里型电路

米里型电路有外部的信号输入,输出信号不仅取决于存储电路的状态,而且还取决于输入变量。即:

$$Z_i = g_i(X_0, X_1, \dots, X_{n-1}, Q_0^n, Q_1^n, \dots, Q_{k-1}^n)$$

(2) 摩尔型电路

摩尔型电路可以有外部信号输入,也可没有,但输出信号仅仅取决于触发器的状态,与输入信号无关。即:

$$Z_i = g_i(Q_0^n, Q_1^n, \dots, Q_{k-1}^n)$$

摩尔型电路只是米里型电路的一种特例。

5. 状态表和状态转移表

状态表中的状态一般都用文字、字母(如 A 、 B 、 C 、 $\dots$ 或 S_1 、 S_2 、 $\dots$)表示。在对状态表描述的逻辑功能进行逻辑电路设计的过程中,需要对状态进行状态编码,也就是把用字母表示的状态改用二进制代码表示,这种经过状态编码的、用二进制代码表示状态转移过程的表格则称为状态转移表。

表 5.2.1 为某米里型逻辑电路的状态表,该表描述的时序电路有一个输入信号(X)和 6 个状态($A \sim F$)。

表 5.2.2 为某摩尔型逻辑电路的状态转移表,与状态表的主要区别是把状态表中表示状态的符号或字母改用二进制编码表示。

表 5.2.1 米里型状态表

S^{n+1}/Z $S^n \backslash X$	X	
	0	1
A	$C/1$	$D/1$
B	$B/0$	$C/1$
C	$C/1$	$A/0$
D	$D/0$	$C/0$
E	$E/0$	$C/0$
F	$F/0$	$C/1$

表 5.2.2 摩尔型状态转移表

S^{n+1} $S^n \backslash X$	X		
	0	1	Z
000	000	001	0
001	001	010	0
010	010	011	0
011	011	100	0
100	000	001	1

6. 状态图和状态转移图

状态图和状态转移图是对应于状态表和状态转移表的图形化表示,以更加形象的方式直观地显示出时序电路的状态变化方向和逻辑功能。

图 5.2.2 表示一个可逆计数器当加法从 11 状态到 00 状态转换时输出 1,且当减法从 00 状态到 11 状态转换时输出 1(米里型)。图 5.2.3 表示可逆计数器的输出仅与状态有关,当状态为 00 和 11 时输出为 1(摩尔型)。




图 5.2.2 米里型状态转移图




图 5.2.3 摩尔型状态转移图

7. 同步复位与异步复位

同步复位:在复位信号有效并保持至有效时钟沿到达后,触发器在有效时钟沿到达时复位。即:复位时刻与时钟同步。

异步复位:在复位信号有效时,触发器立即复位。

8. 同步置位与异步置位

同步置位:在置位信号有效并保持至有效时钟沿到达后,触发器在有效时钟沿到达时置位。即:置位时刻与时钟同步。

异步置位:在置位信号有效时,触发器立即置位。

9. 寄存器、锁存器与触发器芯片

集成寄存器芯片:通常集成了 8 个 D 触发器,使用统一的时钟输入,沿触发,一般只有原变量输出(没有 $\overline{Q}$),带有输出的三态控制端,输出有工作方式和高阻方式。典型器件是 8 位 D 型寄存器 74LS374,功能表如表 5.2.3 所示。

集成锁存器芯片:通常也是由 8 个 D 触发器构成,使用统一的时钟输入,触发方式为电平触发,输出只有原变量(没有 $\overline{Q}$),带有输出的三态控制端,输出有工作方式和高阻方式。典型器件是 8 位 D 型锁存器 74LS373,功能表如表 5.2.4 所示。

集成触发器芯片:某些芯片直接称为触发器的原因是芯片中多个触发器均是独立的,芯片中所有触发器各自有自己的时钟输入端、复位端、数据输入端,每个触发器都有互补的两个输出(Q 和 $\overline{Q}$)。例如 74LS74 称为双上升沿 D 触发器,功能表如表 5.2.5 所示。

表 5.2.3 寄存器 74LS374 功能表

$\overline{OC}$	CLK	D	Q^{n+1}
0	$\uparrow$	1	1
0	$\uparrow$	0	0
0	0	ϕ	Q^n
1	ϕ	ϕ	高阻

表 5.2.4 锁存器 74LS373 功能表

$\overline{OC}$	CLK	D	Q^{n+1}
0	1	1	1
0	1	0	0
0	0	ϕ	Q^n
1	ϕ	ϕ	高阻

表 5.2.5 74LS74 双 D 触发器功能表

$\overline{S_D}$	$\overline{R_D}$	CLK	D	Q^{n+1}	$\overline{Q^{n+1}}$
0	1	ϕ	ϕ	1	0
1	0	ϕ	ϕ	0	1
0	0	ϕ	ϕ	不允许	不允许
1	1	$\uparrow$	1	1	0
1	1	$\uparrow$	0	0	1
1	1	0	ϕ	Q^n	$\overline{Q^n}$

10. 计数器与序列信号发生器

计数器:主要强调计数周期、计数所使用的状态及状态的转换顺序。计数器的输出通常以触发器的状态作为输出(并行信号输出)。

序列信号发生器:主要强调序列信号长度和按照规定信号序列串行输出。通常以某个触发器的输出端作为输出或将各触发器输出经组合逻辑的译码电路后输出(串行信号输出)。

当只考虑计数周期 M 且对状态和转换顺序没有要求时,任意序列信号长度为 M 的序列信号发生器可作为计数器使用。计数器经组合逻辑电路译码后可输出序列信号。

11. 移位寄存器

移位寄存器(简称移存器)具有寄存和移位功能。特点是在时钟的控制下,可将前级触

发器的输出移存到下一级触发器。设计有串行数据输入端、并行数据输入端和并行数据输出端的移位寄存器可以实现数据的串行输入串行输出、并行输入并行输出、串行输入并行输出、并行输入串行输出功能。

5.2.2 同步时序逻辑电路分析

1. 同步时序逻辑电路分析步骤

同步时序电路的分析可按以下步骤进行：

- (1) 根据给定的时序电路，写出每个触发器的输入激励方程；
- (2) 根据电路，写出时序电路的输出方程；
- (3) 由激励方程和触发器的特征方程，写出触发器的状态方程(下一状态方程)；
- (4) 由触发器的状态方程和时序电路的输出方程，作出电路的状态转移表和状态转移图；
- (5) 分析电路完成的具体逻辑功能。

对于具体的时序电路，以上分析过程的某些步骤可能有所简化。例如，有的时序电路的输出就是触发器的输出，这样就没有电路的输出方程，而只要写出触发器的状态方程就可以进行分析了。

2. 同步时序电路分析举例

【例 5.2.1】 分析图 5.2.4 所示电路，解答下列问题。

- (1) 写出电路的状态方程和输出方程。
- (2) 作出状态转移表和状态转移图。
- (3) 该电路是米里型还是摩尔型电路？
- (4) 根据状态转移图，分析当 $X=1$ 和 $X=0$ 时电路分别完成什么功能？




图 5.2.4 例 5.2.1 题图

解：

- (1) 电路的状态方程和输出方程为

$$\begin{aligned}
 Q_0^{n+1} &= \overline{Q_0^n} \\
 Q_1^{n+1} &= (X \oplus Q_0^n) \overline{Q_1^n} + (\overline{X} \oplus \overline{Q_0^n}) Q_1^n \\
 Z &= Q_0^n Q_1^n
 \end{aligned}$$

- (2) 作出状态转移表和状态转移图。根据状态方程和输出方程得到状态转移表，如表 5.2.6 所示。

根据状态转移表，作出状态转移图，如图 5.2.5 所示。

表 5.2.6 例 5.2.1 的状态转移表

Q_1	Q_0	$X=0$		$X=1$		Z
		Q_1	Q_0	Q_1	Q_0	
0	0	0	1	1	1	1
0	1	1	0	0	0	1
1	0	1	1	0	1	1
1	1	0	0	1	0	0




图 5.2.5 例 5.2.1 状态转移图

(3) 该电路为摩尔型电路。

(4) 当 $X=0$ 时完成模 4 加计数, 当 $X=1$ 时完成模 4 减计数, 当状态为 $Q_1Q_0=11$ 时电路输出为 0, 其他状态时输出为 1。

3. 移位寄存器及其应用电路的分析

(1) 环形计数器

环形计数器的结构特征是前级的输出作为后级的输入, 输入级的信号(反馈信号)取自最后一级的 Q 端。

图 5.2.6 是 4 位环形计数器的逻辑图。该电路不能自启动。状态转移图如图 5.2.7 所示。




图 5.2.6 4 位环形计数器




图 5.2.7 4 位环形计数器状态转移图

环形计数器的主要特点是:

- ① 由 k 位触发器构成的环形计数器反馈连接的方式是: $D_0 = Q_{k-1}^n$, 其内部连接方式: $D_i = Q_{i-1}^n$ 。
- ② k 位触发器构成的环形计数器, 其模值是 k 。
- ③ 通常选用的工作计数循环是: 计数状态中只有一位触发器是 1 的循环或只有 1 位触发器是 0 的循环。这样显示状态或实现对其他设备进行控制时, 无须译码电路。
- ④ 采用 $D_0 = Q_{k-1}^n$ 连接方式的环形计数器不能自启动。如需自启动且保持所选取的工作循环, 必须对反馈函数进行修改。

$Q_1'' Q_0'' \backslash Q_3' Q_2'$	00	01	11	10
00	ϕ	0	ϕ	1
01	0	ϕ	ϕ	ϕ
11	ϕ	ϕ	ϕ	ϕ
10	0	ϕ	ϕ	ϕ
	$Q_0'' (D_0)$			

	$Q_1'' Q_2''$	00	01	11	10
$Q_1'' Q_0''$	00	ϕ	0	ϕ	1
	01	0	ϕ	ϕ	ϕ
	11	ϕ	ϕ	ϕ	ϕ
	10	0	ϕ	ϕ	ϕ
		$Q_0''^{-1}(D_n)$			

(2) 扭环计数器

扭环计数器有以下的特点:

119

部仍然是移位寄存器的连接方式 $D_i = Q_{i-1}^n$ 。

② k 个触发器构成的扭环计数器有 $2k$ 个状态构成工作循环。

③ 扭环计数器构成脉冲分配器时的译码电路也是比较简单的。不论 k 等于多少, 每个状态的译码输出函数都是两变量函数。

④ 直接按 $D_0 = \overline{Q_{k-1}^n}$ 方式连接的扭环计数器不能自启动。可通过改变任意项的圈法、检测某非工作循环的状态并在该状态下使某些触发器复位(置位)等方法实现自启动。

5.2.3 异步时序逻辑电路的分析

1. 一般异步时序电路的分析步骤

在异步时序电路中, 需要分析每个触发器在什么时刻有有效时钟沿到达。只有当有效时钟沿作用于该触发器时, 电路状态才根据触发器的输入发生转换, 也就是触发器的下一状态才需要用特性方程去计算。而没有有效时钟信号的触发器将保持原来的状态不变。因此, 在分析异步时序电路时, 可以以外时钟为基准, 找出每次外部时钟的有效时钟沿到达时, 哪些触发器会得到有效时钟信号, 哪些触发器没有有效时钟信号。具体分析步骤如下:

(1) 写出激励方程、状态方程和输出方程。

(2) 直接由外部时钟提供时钟沿触发的触发器, 其每个时钟沿均有效。

(3) 以电路的初始状态(例如 0000)作为现状态, 根据状态方程求出由外部时钟触发的触发器的下一状态。

(4) 若某一级触发器取自前级的输出作为时钟, 需要根据前级输出的变化, 确定是否有有效时钟, 如果有有效时钟, 则根据状态方程求其新状态。没有有效时钟时, 状态不变。

(5) 将求得的新状态作为现状态, 重复第 3, 4 步骤, 依次求取各触发器的下一状态, 直到状态转移表出现重复状态。

(6) 如果某些状态不在上述循环中, 可设某一不在循环中的状态作为现状态, 重复上述步骤, 最终完成状态转移表。

(7) 作出状态图。

(8) 分析其功能。

2. 异步时序电路分析举例

【例 5.2.2】 分析图 5.2.13 所示的异步时序电路, 写出激励方程、状态方程, 给出状态转移表, 并画出在时钟 CP 的作用下 $Q_2 Q_1 Q_0$ 的输出波形(设初始为全 0 状态), 说明 Q_1 输出与时钟 CP 之间的关系。




图 5.2.13 例 5.2.2 题图

解: 在分析异步时序逻辑电路时, 主要关注各触发器时钟, 只有有效时钟沿到达时, 该触发器的状态发生变化。本题的难点在 FF_0 的有效时钟沿的确定。

激励方程:

$$\begin{cases} D_0 = \overline{Q_0^n} \\ D_1 = \overline{Q_1^n} \\ D_2 = \overline{Q_2^n} \end{cases}$$

状态方程:

$$\begin{cases} Q_0^{n+1} = D_0 \cdot CP_0, CP_0 \text{ 为 } Q_2^n \oplus CP \text{ 的上升沿} \\ Q_1^{n+1} = D_1 \cdot CP_1, CP_1 \text{ 为 } Q_0^n \text{ 的上升沿} \\ Q_2^{n+1} = D_2 \cdot CP_2, CP_2 \text{ 为 } Q_1^n \text{ 的上升沿} \end{cases}$$

触发器为上升沿触发方式, CP_0, CP_1, CP_2 定义为有上升沿为 1, 其他情况为 0。即 $Q_2^n \oplus CP$ 产生上升沿时为 FF_0 提供有效时钟沿, CP_1 为 FF_0 的输出端 Q_0^n , 当 Q_0^n 由 0→1 时 CP_1 为有效时钟沿; CP_2 接 FF_1 的输出端 Q_1^n , 当 Q_1^n 由 0→1 时, CP_2 为有效时钟沿。对应状态分析如表 5.2.7 所示。第一行, 当 $CP=0$ 时, 由于 $Q_2^n \oplus CP=0$, FF_0 没有有效时钟沿, 所以输出为 0; 由于 FF_0 保持 0, 未给出有效时钟沿到 FF_1 , 所以 FF_1 保持为 0; 同理, FF_2 也为 0。第二行, 当 $CP=1$ 时, 由于 $Q_2^n \oplus CP=1$, FF_0 有有效时钟沿到达, 输出为 1; 同理 FF_1 和 FF_2 状态变为 1。由于 FF_2 变为 1, 此时, $Q_2^n \oplus CP=0$ (如图 5.2.14 所示的输出波形图)。根据以上分析方法可完成整个状态表。

表 5.2.7 例 5.2.2 的状态转移表

CP	$Q_2^n \oplus CP$	Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	0
1	0-1-0	0	0	0	1	1	1
0	0-1	1	1	1	1	1	0
1	1-0	1	1	0	1	1	0
0	0-1	1	1	0	1	0	1
1	1-0	1	0	1	1	0	1
0	0-1	1	0	1	1	0	0
1	1-0	1	0	0	1	0	0
0	0-1-0	1	0	0	0	1	1
1	0-1	0	1	1	0	1	0
0	1-0	0	1	0	0	1	0
1	0-1	0	1	0	0	0	1
0	1-0	0	0	1	0	0	1
1	0-1	0	0	1	0	0	0

根据各触发器的时钟和状态分析可以得到波形图, 如图 5.2.14 所示。

从图 5.2.14 的波形图中可以看出, Q_1 输出对应时钟 CP 为每 3.5 个脉冲输出 1 个脉冲, 占空比为 3/7。




图 5.2.14 例 5.2.2 的输出波形图

5.2.4 常用时序电路的设计

本节介绍同步计数器、序列信号发生器等常用时序电路的设计方法。掌握这些方法,可以根据自己的特定需要,设计时序电路,以便于使用 VHDL 语言对时序电路进行描述和设计。

1. 常用时序电路的设计步骤

一般计数器、序列信号发生器等常用时序电路都可以直接从设计要求作出状态转移表,根据状态转移表设计时序电路激励和输出。

具体步骤如下:

- (1) 根据设计要求,作出状态转移表。
- (2) 根据状态转移表,作出以现在状态为输入,下一状态为输出的卡诺图,从卡诺图求出电路的状态方程。同时,作出电路输出的卡诺图,求出输出方程。
- (3) 由状态方程直接求出触发器的输入激励方程,完成触发器输入逻辑的设计。
- (4) 根据设计结果,画出状态转移图。由于一般设计要求中,指定了工作状态的转移关系,所以要将所有状态的转移关系表示清楚。检查是否能自启动,若不能自启动,还要重新修改某个触发器的激励方程。
- (5) 根据激励方程和输出方程,选择器件,完成具体的逻辑设计。画出最后得到的逻辑图。

2. 同步计数器的设计举例

【例 5.2.3】 使用下降沿触发的 JK 触发器和最少的门电路,设计一个 $M=4$ 的可逆计数器,当输入控制 $X=0$ 时实现加计数,当 $X=1$ 时实现减计数。当状态为 $Q_1Q_0=11$ 时输出 $Z=0$,其他状态时 $Z=1$ 。

解:

- (1) 根据题目要求作出状态转移表,如表 5.2.8 所示。

表 5.2.8 例 5.2.3 的状态转移表

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	1	1
0	0	1	1	0	1
0	1	0	1	1	1
0	1	1	0	0	0
1	0	0	1	1	1
1	0	1	0	0	1
1	1	0	0	1	1
1	1	1	1	0	0

(2) 作出下一状态和输出的卡诺图(图 5.2.15)并求出下一状态方程和输出方程。




图 5.2.15 例 5.2.3 下一状态和输出的卡诺图

状态方程和输出方程为

$$\begin{cases} Q_1^{n+1} = X \bar{Q}_1^n \cdot \bar{Q}_0^n + \bar{X} \cdot \bar{Q}_1^n Q_0^n + \bar{X} \cdot Q_1^n \bar{Q}_0^n + X Q_1^n Q_0^n \\ \quad = (X \oplus Q_0^n) \bar{Q}_1^n + (\bar{X} \oplus Q_0^n) Q_1^n \\ Q_0^{n+1} = 1 \cdot \bar{Q}_0^n + \bar{1} \cdot Q_0^n \\ Z = \bar{Q}_1^n + \bar{Q}_0^n = \bar{Q}_1^n Q_0^n \end{cases}$$

(3) 求出 JK 触发器的输入激励方程:

$$\begin{cases} J_1 = K_1 = X \oplus Q_0^n \\ J_0 = K_0 = 1 \end{cases}$$

(4) 由于使用了全部状态,电路可以自启动。

(5) 根据激励方程和输出方程,画出逻辑图,如图 5.2.16 所示。




图 5.2.16 例 5.2.3 的逻辑图

3. 序列信号发生器设计

序列信号发生器一般可以由两种结构构成,一种是由模值为序列信号长度的计数器加组合译码逻辑电路构成(简称计数器型序列信号发生器),另一种是由移位寄存器加反馈电路来构成(简称移存器型序列信号发生器)。

(1) 计数器型序列信号发生器

计数器型序列信号发生器的框图如图 5.2.17 所示。

该类序列信号发生器的设计主要分为两个部分:计数器和译码电路。计数器的设计一般需要根据序列信号的长度确定计数周期;译码电路设计是将计数器的输出作为译码电路的输入,按照计数器的状态顺序和所要求的序列信号画出真值表并进行组合逻辑电路




图 5.2.17 计数器型序列信号发生器框图

设计即可。

(2) 移存器型序列信号发生器

移位寄存器的内部结构是固定的,只需要设计反馈电路。移存器型序列信号发生器的设计步骤为:

① 确定实际需要的触发器数目 k 。按照移位的方式,先以最少需要的触发器数目 k 将序列信号分为 k 位 M 组。如果这 M 组状态没有重复,则可确定该序列信号可使用 k 个触发器实现。否则,就使 k 增加一位,并重复以上的过程。

② 当使用 D 触发器时,可直接将得到的 M 组状态依次排列,构成反馈函数 D_0 的真值表并求出反馈函数 D_0 。

③ 检查不使用状态的状态转移方向,如要求自启动,可修改反馈函数的简化方法(任意项的圈法)。

④ 画出逻辑图。

(3) 移存器型序列信号发生器设计举例

【例 5.2.4】 用下降沿触发的 D 触发器设计一个能够自启动的移存器型序列信号发生器,产生序列信号 111000,111000,...

解:

序列信号长度是 6(111000),先设最小触发器数目是 3。根据序列信号,取前 3 位为第一组触发器的状态,每取一组向后移一位,共取 6 组,分别为 111,110,100,000,001,011。6 组中没有重复状态,因此可用 3 个触发器实现。

将得到的 6 组状态依次排列,构成反馈函数 D_0 (D 触发器)的真值表(如表 5.2.9 所示)并求出反馈函数 D_0 。作出 D_0 的卡诺图(如图 5.2.18 所示)。

如果用图 5.2.18 卡诺图中虚线的简化圈法,电路将最简单,但不能自启动,状态转移图如图 5.2.19(a)所示。可增加一个与项,即图 5.2.18 卡诺图中实线部分。此时获得可以自启动电路的状态转移图,如图 5.2.19(b)所示。

表 5.2.9 例 5.2.4 D_0 的真值表

Q_2^n	Q_1^n	Q_0^n	D_0
1	1	1	0
1	1	0	0
1	0	0	0
0	0	0	1
0	0	1	1
0	1	1	1
1	1	1	0




图 5.2.18 例 5.2.4 D_0 的卡诺图




图 5.2.19 例 5.2.4 的状态转移图

根据卡诺图可以得到 $D_0 = \overline{Q_2} + \overline{Q_1}Q_0$ 。使用下降沿触发的 D 触发器实现的逻辑电路如图 5.2.20 所示。




图 5.2.20 例 5.2.4 的逻辑图

4. M 序列发生器

M 序列发生器就是用来产生这种伪随机信号的发生器,也称为最长线性序列发生器。这种发生器所产生的序列的长度都是 $2^k - 1$,其中 k 是移位寄存器的位数。

M 序列发生器一般是由移位寄存器和异或电路构成。不同长度 M 序列发生器的反馈函数,参见原教材。

5.2.5 一般时序逻辑电路的设计

1. 一般同步时序逻辑电路的设计方法

选用小规模集成电路做设计时,电路最简的标准是所用的触发器和门电路的数目最少,并且触发器和门电路的输入端数目也最少。而使用中、大规模集成电路时,电路最简的标准则是使用的集成电路数目及外围所需要的门电路最少,器件种类最少,而且互相间的连线也最少。

设计同步时序逻辑电路时,主要步骤如下:

- (1) 建立电路的原始状态图和状态表;
- (2) 状态简化;
- (3) 状态分配(状态编码);
- (4) 选定触发器的类型,进行逻辑电路设计。

2. 原始状态图的建立举例

建立原始状态图时最关键的是分析需要记忆什么,有多少状态需要记忆。在完全规定型的状态图中,状态转移的出口(由该状态出发的箭头)数量与输入变量的组合数是相对应的,当输入为一个变量时,有两个出口(0 和 1),当输入为两个变量时,有 4 个出口(00,01,10,11)。因此原始状态图中某个状态的出口少于或多于输入变量的组合数时,该状态图一定存在问题。

【例 5.2.5】 设计一个时序电路,比较两个串行输入信号 X_1 和 X_0 ,当连续两次或两次以上输入信号 X_1 和 X_0 不一致时,输出信号是 $Z=1$,其余情况输出 $Z=0$ 。画出其原始状态图。

解:

该题中的关键是 X_1 和 X_0 连续两次或两次以上不一致时,输出信号 $Z=1$,因此至少需

要记忆第一次“不一致”的状态。

可设 A 为初始状态,当检测到第一次“不一致”时(01 和 10)进入 B 状态,并输出 0。在 B 状态下,如果输入信号仍不一致,则还保持在 B 状态,并且输出 1,等待下一次输入。原始状态图如图 5.2.21 所示。通过原始状态图,可以得到原始状态表,方法不再赘述。

3. 状态简化举例

在完全规定型状态表中,两个状态等价必须同时满足:

(1) 在所有输入条件下,两个状态对应输出完全相同;

(2) 在所有输入条件下,两个状态的下一状态完全相同或在满足一定条件时下一状态相同。

【例 5.2.6】 对表 5.2.10 所示的原始状态表进行简化。




图 5.2.21 例 5.2.5 的原始状态图

表 5.2.10 例 5.2.6 的原始状态表

S^n	S^{n+1}		Z	
	$X=0$	$X=1$	$X=0$	$X=1$
A	A	B	0	0
B	C	A	0	1
C	B	D	0	1
D	D	C	0	0

解: 状态简化主要是合并等价状态。

根据题目要求可先作出隐含表,将所有状态对进行比较,输出不相同的状态对肯定不等价,输出相同的状态对写出等价条件。得到的隐含表如表 5.2.11 所示。

根据隐含表可以看到, AD 等价的条件是 BC 等价,而 BC 的等价条件是 AD 等价,互为等价条件,因此 AD 可合并为一个状态, BC 也可合并。设 AD 的状态为 A , BC 的状态为 B ,则简化后的状态表由表 5.2.12 所示。

表 5.2.11 隐含表

B	X		
C	X	AD BC	
D	AD BC	X	X
	A	B	C

表 5.2.12 简化后的状态表

S^n	S^{n+1}		Z	
	$X=0$	$X=1$	$X=0$	$X=1$
A	A	B	0	0
B	B	A	0	1

4. 状态分配(状态编码)

状态分配是将状态表中各个状态赋予二进制代码,为使电路尽量简单, k 个触发器进行状态分配时的主要原则包括:

(1) 行相邻原则:当两个状态在相同输入的情况下,具有相同的下一状态时,它们的代码尽可能安排为相邻代码(k 个触发器的下一状态的卡诺图中对应位置将是两个 1 相邻或两个 0 相邻)。

(2) 列相邻原则:对于每一个现状态在相邻输入组合之下的下一状态不同,给这些下一状态以相邻编码($k-1$ 个触发器的下一状态的卡诺图中对应位置将是两个 1 相邻或两个 0 相邻)。

(3) 输出相邻原则:若两个或两个以上的现状态在同一输入组合下有相同的输出时,应给予相邻编码(当用最简与或式时,将有两个 1 相邻)。

进行状态编码时,可以统计各状态对的相邻编码需求数量,在不同相邻原则的状态相邻编码需求数相同的情况下,通常以原则(1)到原则(3)顺序进行,原则(1)的优先级别最高。但如果原则(2)的某个相邻编码的状态对的需求数比(1)更多,则需要优先给予相邻编码。即需要考虑有尽可能多的需要相邻编码的状态对使用相邻编码,统筹兼顾。

5.2.6 采用小规模集成器件设计异步计数器

异步计数器的设计中主要注意合理地选择各级触发器的时钟信号。原则是在本级触发器的状态需要发生变化时,必须有时钟触发沿到达(上升沿:由 0 至 1,下降沿:由 1 至 0),其他时刻到达该级触发器的时钟信号有效触发沿越少越好,这样有利于该级触发器的激励函数的简化。通常某级触发器的时钟取自前级触发器的输出,当不能满足要求时,再向前级取一级。

【例 5.2.7】 按表 5.2.13 给出的状态转换顺序,使用上升沿触发的 JK 触发器设计一个异步计数器。

表 5.2.13 例 5.2.7 的状态转换顺序表

序号	A	B	C	D
0	0	0	0	0
1	1	1	1	1
2	1	1	1	0
3	1	1	0	1
4	1	1	0	0
5	0	1	1	1
6	0	1	1	0
7	0	0	1	1
8	0	0	1	0
9	0	0	0	1

解:根据题目给出的状态转换顺序,构成状态转移表(如表 5.2.14 所示)。

表 5.2.14 例 5.2.7 的状态转移表

CP	Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1	1	1	1
1	1	1	1	1	1	1	1	0
2	1	1	1	0	1	1	0	1
3	1	1	0	1	1	1	0	0
4	1	1	0	0	0	1	1	1
5	0	1	1	1	0	1	1	0
6	0	1	1	0	0	0	1	1
7	0	0	1	1	0	0	1	0
8	0	0	1	0	0	0	0	1
9	0	0	0	1	0	0	0	0

第一级触发器 FF_0 接外部时钟; 第二级 Q_1 的状态变化发生在 0, 2, 4, 8 时刻, 可用 Q_0 的上升沿作为时钟; Q_2 的状态变化发生在 0, 6 时刻, 也可用 Q_0 作为外部时钟; Q_3 的状态变化发生在 0, 4 时刻, 可用 Q_1 输出上升沿作为其时钟。由于没有有效时钟沿时状态不变(无论触发器的激励是什么), 简化后的状态转移表如表 5. 2. 15 所示。

表 5. 2. 15 简化后的状态转移表

CP	Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1	1	1	1
1	1	1	1	1	ϕ	ϕ	ϕ	0
2	1	1	1	0	ϕ	1	0	1
3	1	1	0	1	ϕ	ϕ	ϕ	0
4	1	1	0	0	0	1	1	1
5	0	1	1	1	ϕ	ϕ	ϕ	0
6	0	1	1	0	ϕ	0	1	1
7	0	0	1	1	ϕ	ϕ	ϕ	0
8	0	0	1	0	ϕ	0	0	1
9	0	0	0	1	ϕ	ϕ	ϕ	0

作出卡诺图(如图 5. 2. 22 所示)并按 JK 触发器的简化方法进行简化, 获得状态方程和激励函数。




图 5. 2. 22 下一状态卡诺图

$$\begin{cases} Q_3^{n+1} = \overline{Q_3^n} \\ Q_2^{n+1} = \overline{Q_1^n} \cdot \overline{Q_2^n} + Q_3^n Q_2^n \\ Q_1^{n+1} = \overline{Q_1^n} + \overline{Q_3^n} Q_2^n Q_1^n \\ Q_0^{n+1} = \overline{Q_0^n} \end{cases} \Rightarrow \begin{cases} J_3 = K_3 = 1 \\ J_2 = \overline{Q_1^n}, K_2 = \overline{Q_3^n} \\ J_1 = 1, K_1 = \overline{Q_3^n} Q_2^n \\ J_0 = K_0 = 1 \end{cases}$$

设计完成的逻辑图如图 5.2.23 所示。




图 5.2.23 例 5.2.7 的逻辑图

5.3 综合例题解析

【例 5.3.1】 假设图 5.3.1 电路中触发器的初始状态为 0。

- (1) 图中触发器构成的计数器是同步还是异步计数器？
- (2) 计数器的计数模值是多少？画出计数器部分的状态转移图(Q_2 为高位)。
- (3) 画出电路在图 5.3.2 所示输入信号 D 及时钟的作用下，电路输出端 F 的波形图。




图 5.3.1 例 5.3.1 逻辑电路




图 5.3.2 时钟及输入信号波形图

解:

(1) 各触发器的时钟: $CP_0 = CP$, $CP_1 = Q_0^n$, $CP_2 = Q_1^n$ (均在下降沿触发)。因此由触发器构成的计数器为异步计数器。

(2) 各触发器的激励方程: $J_i = K_i = 1$ ($i=0,1,2$)。各触发器的状态方程: $Q_0^{n+1} = \overline{Q_0^n}$; $Q_1^{n+1} = \overline{Q_1^n}$; $Q_2^{n+1} = \overline{Q_2^n}$, 获得的状态转移表如表 5.3.1 所示。状态转移图如图 5.3.3 所示。该计数器的计数模值为 8。

表 5.3.1 例 5.3.1 状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	0




图 5.3.3 例 5.3.1 状态转移图

(3) 画出电路在输入信号 D 及时钟的作用下, 电路输出端 F 的波形图, 需要注意: ① 触发器的输出状态与数据选择器 74LS151 的地址输入端之间的对应关系; ② 在数据选择器 74LS151 的某输入端被选中期间, 输入信号的变化会使输出变化。根据输入信号及电路的状态, 获得的输出端 F 的波形如图 5.3.4 所示。




图 5.3.4 例 5.3.1 输出端 F 的波形

【例 5.3.2】 分析图 5.3.5 所示电路, 写出激励方程、状态方程、输出方程, 画出状态转移图。




图 5.3.5 例 5.3.2 逻辑电路

解:激励方程是:

$$\begin{cases} D = X \oplus Q_0^n \\ T = Q_0^n \end{cases}$$

状态方程是:

$$\begin{cases} Q_0^{n+1} = X \oplus Q_0^n \\ Q_1^{n+1} = Q_0^n \oplus Q_1^n \end{cases}$$

输出方程是:

$$Z = X \cdot Q_1^n$$

根据状态方程和输出方程,计算出下一状态和输出。状态转移表如表 5.3.2 所示。

根据状态表可以得到状态图,如图 5.3.6 所示。

表 5.3.2 例 5.3.2 状态转移表

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	0
0	0	1	1	1	0
0	1	0	1	0	0
0	1	1	0	1	0
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	1	1
1	1	1	0	0	1




图 5.3.6 例 5.3.2 的状态转移图

【例 5.3.3】设计一个可控同步计数器, M_1 、 M_2 为控制信号, 要求:

- (1) $M_1 M_2 = 00$ 时, 维持原状态;
- (2) $M_1 M_2 = 01$ 时, 实现模 2 计数;
- (3) $M_1 M_2 = 10$ 时, 实现模 4 计数;
- (4) $M_1 M_2 = 11$ 时, 实现模 8 计数。

解: 设计思路: 由于最多为 8 个状态, 使用 3 个下降沿触发的 JK 触发器。 $M_1 M_2 = 00$ 时, 不论在任何状态下, 都维持原状态; $M_1 M_2 = 01$ 时, 实现模 2 计数 (使用 000 和 001 两个状态); $M_1 M_2 = 10$ 时, 实现模 4 计数 (使用 000, 001, 010, 011 4 个状态); $M_1 M_2 = 11$ 时, 实现模 8 计数 (使用全部 8 个状态)。

状态转移图如图 5.3.7 所示 (除已经标注的转移方向外, 其他转移方向按任意处理)。根据状态图获得的状态表如表 5.3.3 所示。




图 5.3.7 例 5.3.3 的状态转移图

表 5.3.3 例 5.3.3 的状态转移表

Q_2^n	Q_1^n	Q_0^n	$M_1 M_2 = 00$			$M_1 M_2 = 01$			$M_1 M_2 = 10$			$M_1 M_2 = 11$		
			Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	0	1	0	0	1	0	0	1
0	0	1	0	0	1	0	0	0	0	1	0	0	1	0
0	1	0	0	1	0	ϕ	ϕ	ϕ	0	1	1	0	1	1
0	1	1	0	1	1	ϕ	ϕ	ϕ	0	0	0	1	0	0
1	0	0	1	0	0	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ	1	0	1
1	0	1	1	0	1	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ	1	1	0
1	1	0	1	1	0	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ	1	1	1
1	1	1	1	1	1	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ	0	0	0

根据状态转移表得到卡诺图,如图 5.3.8 所示。




图 5.3.8 例 5.3.3 的卡诺图

化简卡诺图可得到状态转移方程和激励方程,根据激励方程得到的逻辑图如图 5.3.9

所示。

$$\begin{cases} Q_2^{n+1} = \overline{M_1} Q_2^n + Q_2^n \overline{Q_1^n} + Q_2^n \overline{Q_0^n} + M_2 \overline{Q_2^n} Q_1^n Q_0^n \\ Q_1^{n+1} = \overline{M_1} Q_1^n + M_1 \overline{Q_1^n} Q_0^n + Q_1^n \overline{Q_0^n} \\ Q_0^{n+1} = \overline{M_1} \overline{M_2} Q_0^n + M_2 \overline{Q_0^n} + M_1 \overline{Q_0^n} \end{cases} \Rightarrow \begin{cases} J_2 = M_2 Q_1^n Q_0^n, K_2 = \overline{\overline{M_1} + \overline{Q_1^n} + \overline{Q_0^n}} = M_1 Q_1^n Q_0^n \\ J_1 = K_1 = M_1 Q_0^n \\ J_0 = K_0 = M_2 + M_1 \end{cases}$$




图 5.3.9 例 5.3.3 的逻辑图

【例 5.3.4】 采用 D 触发器设计移存型具有自启动特性的模 12 同步计数器。

解: 在没有给定使用状态时,可依照移存型计数器的状态变化规律选择其状态。移存型计数器在每个状态下,由于数据输入端只有 1 或 0 两种输入,因此只可能转移到两个状态(非移存型计数器则可转向任意其他状态)。4 个触发器构成移存型计数器的状态转移方向如图 5.3.10 所示。对于模值为 12 的计数器,可从图中按照转移方向顺序选取状态,使其构成周期为 12 的循环。当发现到达循环时所选的状态数少于或多于需要的状态数时,通过改变循环中转移方向,增加或减少状态,使其达到需要的模值。例如:可利用 $7 \rightarrow 15 \rightarrow 14$, 改变为 $7 \rightarrow 14$ 减少 1 个状态(相反则增加 1 个状态),可通过 $3 \rightarrow 6 \rightarrow 13 \rightarrow 11 \rightarrow 7$, 或改变为 $3 \rightarrow 7$ 减少 3 个状态等。

本题所选状态如图 5.3.10 中虚线所示。 D_0 的真值表如表 5.3.4 所示。




图 5.3.10 4 个触发器构成移存型计数器的状态转移方向

表 5.3.4 例 5.3.4 的 D_0 真值表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	D_0
0	1	1	1	0
1	1	1	0	0
1	1	0	0	1
1	0	0	1	0
0	0	1	0	0
0	1	0	0	0
1	0	0	0	1
0	0	0	1	1
0	0	1	1	0
0	1	1	0	1
1	1	0	1	1
1	0	1	1	1

由真值表可画出卡诺图,如图 5.3.11 所示。需要注意的是通常 0000 和 1111 为任意项时,容易形成自循环。选择简化的圈法时,应将 0000 的任意项按 1 处理(圈住),1111 的任意项按 0 处理(不圈)。

		$Q_3 Q_2$			
$Q_1 Q_0$		00	01	11	10
	00	ϕ	0	1	1
	01	1	ϕ	1	0
	11	0	0	ϕ	1
	10	0	1	0	ϕ
		D_0			

图 5.3.11 例 5.3.4 的卡诺图

化简卡诺图可得到激励方程:

$$D_0 = \overline{Q_3^n} \cdot \overline{Q_2^n} \cdot \overline{Q_1^n} + Q_2^n \overline{Q_1^n} Q_0^n + Q_3^n \overline{Q_1^n} \cdot \overline{Q_0^n} + Q_3^n \overline{Q_2^n} Q_1^n + \overline{Q_3^n} Q_2^n Q_1^n \overline{Q_0^n}$$

通过观察卡诺图中任意项圈住与否(1 或 0)检查不使用状态的转移方向:0000→0001, 0101→1011, 1010→0101, 1111→1110。可以自启动。根据激励方程得到的逻辑图如图 5.3.12 所示。




图 5.3.12 例 5.3.4 的逻辑图

【例 5.3.5】 若用移位寄存器构成的序列信号发生器产生序列 0100101, 需要几个触发器? 作出状态转移表。画出实现的逻辑图。

解: 因序列信号 0100101 长度为 7, 可先将其按每 3 位分为一组, 共 7 组, 发现有重复。按 4 位分为一组, 共 7 组, 仍有重复。直到分为 6 个一组时, 没有重复状态, 因此, 需要 6 个触发器实现该序列信号发生器。 D_0 的真值表如表 5.3.5 所示。

表 5.3.5 例 5.3.5 的 D_0 真值表

Q_5^n	Q_4^n	Q_3^n	Q_2^n	Q_1^n	Q_0^n	D_0
0	1	0	0	1	0	1
1	0	0	1	0	1	0
0	0	1	0	1	0	1
0	1	0	1	0	1	0
1	0	1	0	1	0	0
0	1	0	1	0	0	1
1	0	1	0	0	1	0

根据真值表直接写出最小项表达式为

$$\begin{aligned}
 D_0 &= \overline{Q_5^n} \overline{Q_4^n} \overline{Q_3^n} \cdot \overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n} + \overline{Q_5^n} \cdot \overline{Q_4^n} \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n} + \overline{Q_5^n} \overline{Q_4^n} \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} \cdot \overline{Q_0^n} \\
 &= \overline{Q_5^n} \cdot \overline{Q_0^n} (\overline{Q_4^n} \overline{Q_3^n} \cdot \overline{Q_2^n} \overline{Q_1^n} + \overline{Q_4^n} \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} + \overline{Q_4^n} \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n})
 \end{aligned}$$

根据 D_0 的表达式, 在 Q_5^n 和 Q_0^n 为 00 时, 对应 $Q_4^n Q_3^n Q_2^n Q_1^n$ 有 3 种状态 (1001、0101、1010) 使其为 1, 另要求 0010、0100 使其为 0。其他状态均为不使用状态, 为任意项。因此可画出 $Q_4^n Q_3^n Q_2^n Q_1^n$ 的卡诺图进行简化, 如图 5.3.13 所示。

简化后的 D_0 表达式为

$$D_0 = \overline{Q_5^n} \cdot \overline{Q_0^n} (Q_4^n + Q_1^n)$$

逻辑图如图 5.3.14 所示。

$Q_4^n Q_3^n$		$Q_2^n Q_1^n$			
		00	01	11	10
$Q_4^n Q_3^n$	00	ϕ	0	ϕ	ϕ
	01	ϕ	1	ϕ	1
	11	ϕ	ϕ	ϕ	ϕ
	10	0	ϕ	ϕ	1

图 5.3.13 例 5.3.5 的 $Q_4^n Q_3^n Q_2^n Q_1^n$ 卡诺图




图 5.3.14 例 5.3.5 的逻辑图

【例 5.3.6】 采用 4 级 D 触发器构成移存型序列信号发生器,要求:

- (1) 当初始状态预置为 $Q_3 Q_2 Q_1 Q_0 = 0110$ 时,产生序列信号 011、011、…;
- (2) 当初始状态预置为 $Q_3 Q_2 Q_1 Q_0 = 1111$ 时,产生序列信号 1111000、1111000、…;
- (3) 当初始状态预置为 $Q_3 Q_2 Q_1 Q_0 = 1000$ 时,产生序列信号 100010、100010、…;
- (4) 当初始状态预置为 $Q_3 Q_2 Q_1 Q_0 = 0000$ 时,产生全 0 序列信号。

解:使用数据选择器选择不同预置下的反馈信号。分别求出 4 种不同预置条件下的 D_0 的表达式,将 4 个 D_0 分别接到 4 选 1 数据选择器相应的数据输入端。数据选择器的地址端信号为 $X_1、X_0$ (其取值对应预置信号的高 2 位,即:预置状态分别为 0000、0110、1000、1111 时对应 $X_1、X_0$ 为 00、01、10、11),用于选择反馈信号。

预置值为 $Q_3^n Q_2^n Q_1^n Q_0^n = 0110$ 的 D_0 真值表如表 5.3.6 所示。

表 5.3.6 预置值 0110 时的 D_0 真值表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	D_0
0	1	1	0	1
1	1	0	1	1
1	0	1	1	0

作出卡诺图(略)。化简得 $D_0 = Q_2^n$ 。

预置值为 $Q_3^n Q_2^n Q_1^n Q_0^n = 1111$ 的 D_0 真值表如表 5.3.7 所示。

表 5.3.7 预置值 1111 时的 D_0 真值表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	D_0
1	1	1	1	0
1	1	1	0	0
1	1	0	0	0
1	0	0	0	1
0	0	0	1	1
0	0	1	1	1
0	1	1	1	1

作出卡诺图(略)。化简得 $D_0 = \overline{Q_3} + \overline{Q_2}$, 预置值为 $Q_3^n Q_2^n Q_1^n Q_0^n = 1000$ 的 D_0 真值表如表 5.3.8 所示。

表 5.3.8 预置值 1000 时的 D_0 真值表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	D_0
1	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	1	0	1	0
1	0	1	0	0
0	1	0	0	0

作出卡诺图(略)。化简得 $D_0 = Q_3 \oplus Q_1$; 当初始状态预置为 $Q_3^n Q_2^n Q_1^n Q_0^n = 0000$ 时, $D_0 = Q_3$ 。逻辑图如图 5.3.15 所示。

关于预置逻辑电路,可设计 1 个 4 个输入和 8 个输出的组合逻辑电路,输出端分别接 4 个触发器的复位端和置位端。当出现预置的输入组合时,给各触发器相应复位和置位信号(低电平)。电路正常工作时,触发器复位端和置位端为高电平。





图 5.3.15 例 5.3.6 的逻辑图

5.4 习题解答

5-1 已知一个时序电路在时钟作用下,状态的变化是 $000 \rightarrow 010 \rightarrow 011 \rightarrow 001 \rightarrow 101 \rightarrow 110 \rightarrow 010 \rightarrow 011 \rightarrow 001 \rightarrow 101 \rightarrow 110 \rightarrow 010 \rightarrow 011 \rightarrow \dots$ 这样的电路能否作为计数器?为什么?如果可以作计数器,计数模值为多少?

解:根据状态的变化规律,状态和输入的脉冲的数目有固定的关系,可以作 $M=5$ 的计数器使用,状态转移图如题 5-1 图所示。




题 5-1 图 题 5-1 的状态转移图

5-2 如果一个时序电路,在时钟作用下,状态的变化是 $000 \rightarrow 010 \rightarrow 011 \rightarrow 001 \rightarrow 101 \rightarrow 010 \rightarrow 011 \rightarrow 101 \rightarrow 110 \rightarrow 010 \rightarrow 011 \rightarrow 001 \rightarrow \dots$ 这样的电路能否作计数器?为什么?如果可以作计数器,计数模值为多少?

解:因为电路的状态和输入脉冲的数目没有固定的循环对应关系。不可以作为计数器使用。

5-3 分析题 5-3 图所示时序电路的逻辑功能,写出电路激励方程、状态转移方程和输出方程,画出状态转移图,说明电路是否具有自启动特性。



题 5-3 图

解:

激励方程:

$$\begin{cases} J_2 = Q_0^n Q_1^n & K_2 = Q_0^n \\ J_1 = K_1 = Q_0^n \overline{Q_2^n} \\ J_0 = K_0 = 1 \end{cases}$$


把激励方程代入触发器的特征方程得到状态方程为

$$\begin{cases} Q_2^{n+1} = Q_0^n Q_1^n \overline{Q_2^n} + \overline{Q_0^n} Q_2^n \\ Q_1^{n+1} = Q_0^n \overline{Q_1^n} \cdot \overline{Q_2^n} + \overline{Q_0^n} Q_1^n + Q_1^n Q_2^n \\ Q_0^{n+1} = \overline{Q_0^n} \end{cases}$$

根据状态方程可获得状态转移表和状态转移图,如题 5-3 解表和题 5-3 解图所示。该计数器可以自启动。


题 5-3 解表 题 5-3 的状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	0	0	0
1	1	0	1	1	1
1	1	1	0	1	0



题 5-3 解图 题 5-3 的状态转移图

5-4 分析题 5-4 图所示两个同步计数电路,作出状态转移表和状态转移图。计数器是几进制计数器? 能否自启动? 并画出在时钟作用下的各触发器输出波形。



题 5-4 图

解:(a) 根据电路,激励方程为

$$\begin{cases} J_2 = Q_1^n & K_2 = \overline{Q_1^n} \\ J_1 = Q_0^n & K_1 = \overline{Q_0^n} \\ J_0 = \overline{Q_1^n} & K_0 = Q_2^n \end{cases}$$


将激励方程代入 JK 触发器的特征方程得到状态方程为

$$\begin{cases} Q_2^{n+1} = Q_1^n \overline{Q_2^n} + \overline{Q_1^n} Q_2^n = Q_1^n \\ Q_1^{n+1} = Q_0^n \overline{Q_1^n} + \overline{Q_0^n} Q_1^n = Q_0^n \\ Q_0^{n+1} = \overline{Q_1^n} \cdot \overline{Q_0^n} + \overline{Q_2^n} \cdot Q_0^n \end{cases}$$


根据状态方程可获得状态转移表和状态转移图,如题 5-4 解表(1)和题 5-4 解图(1)所示。该计数器是五进制,可以自启动。波形图见如题 5-4 解图(2)所示。

题 5-4 解表(1) 题 5-4(a)的状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	1
0	1	0	1	0	0
0	1	1	1	1	1
1	0	0	0	0	1
1	0	1	0	1	0
1	1	0	1	0	0
1	1	1	1	1	0



题 5-4 解图(1) 题 5-4(a)的状态转移图



题 5-4 解图(2) 题 5-4(a)的波形图

(b) 根据电路,激励方程为

$$\begin{cases} J_2 = Q_1^n & K_2 = \overline{Q_1^n} \\ J_1 = Q_2^n & K_1 = Q_0^n \\ J_0 = 1 & K_0 = Q_2^n \end{cases}$$


将激励方程代入 JK 触发器的特征方程得到状态方程为

$$\begin{cases} Q_2^{n+1} = Q_1^n \overline{Q_2^n} + \overline{Q_1^n} Q_2^n = Q_1^n \\ Q_1^{n+1} = \overline{Q_1^n} Q_2^n + \overline{Q_0^n} Q_1^n \\ Q_0^{n+1} = \overline{Q_0^n} + \overline{Q_2^n} Q_0^n = \overline{Q_0^n} + \overline{Q_2^n} \end{cases}$$


根据状态方程可获得状态转移表和状态转移图,如题 5-4 解表(2)和题 5-4 解图(3)所示。该计数器模值为 5,不能自启动。计数循环的波形图如题 5-4 解图(4)所示。

题 5-4 解表(2) 题 5-4(b)的状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	0	1
0	1	0	1	1	1
0	1	1	1	0	1
1	0	0	0	1	1
1	0	1	0	1	0
1	1	0	1	1	1
1	1	1	1	0	0




题 5-4 解图(3) 题 5-4(b)的状态转移图



题 5-4 解图(4) 题 5-4(b)的计数循环波形图

5-5 分析题 5-5 图所示时序电路的逻辑功能,写出电路的激励方程、状态转移方程和输出方程。画出状态转移图,说明电路是否具有自启动特性。



题 5-5 图

解:根据电路,激励方程为

$$\begin{cases} D_0 = A \overline{Q_1^n} \\ D_1 = A(Q_0^n + Q_1^n) \end{cases}$$

状态方程为


$$\begin{cases} Q_0^{n+1} = A \overline{Q_1^n} \\ Q_1^{n+1} = A(Q_0^n + Q_1^n) \end{cases}$$

输出方程为

$$F=AQ_1^n \overline{Q_0^n}$$

由状态方程和输出方程可以获得状态转移表和状态转移图。如题 5-5 解表和题 5-5 解图的状态转移表所示。


题 5-5 解表 题 5-5 的状态转移表



题 5-5 解图 题 5-5 的状态转移图

该电路可检测 111 输入序列,当连续出现 3 个 1 时输出 1,出现第四个 1 时也输出 1 (即:可重叠)。该电路可自启动。

5-6 分析题 5-6 图所示的同步计数电路,作出状态转移表和状态转移图,并分析能否自启动。通过分析试找出这种结构的计数电路状态变化的规律,设初始状态为全 0。



题 5-6 图

解:

根据电路,激励方程为

$$\begin{cases} J_3 = \overline{Q_2^n} & K_3 = Q_2^n \\ J_2 = \overline{Q_1^n} & K_2 = Q_1^n \\ J_1 = \overline{Q_0^n} & K_1 = Q_0^n \\ J_0 = K_0 = Q_3^n \end{cases}$$


将激励方程代入 JK 触发器的特征方程得到状态方程为

$$\begin{cases} Q_3^{n+1} = \overline{Q_2^n} \cdot \overline{Q_3^n} + \overline{Q_2^n} Q_3^n = \overline{Q_2^n} \\ Q_2^{n+1} = \overline{Q_1^n} \\ Q_1^{n+1} = \overline{Q_0^n} \\ Q_0^{n+1} = Q_3^n \overline{Q_0^n} + \overline{Q_3^n} Q_0^n \end{cases}$$

根据状态方程可获得状态转移表和状态转移图,如题 5-6 解表和图 5-6 解图所示。该电路不能自启动。

题 5-6 解表 题 5-6 的状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	1	1	1	0
0	0	0	1	1	1	0	1
0	0	1	0	1	0	1	0
0	0	1	1	1	0	0	1
0	1	0	0	0	1	1	0
0	1	0	1	0	1	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	0	1
1	0	0	0	1	1	1	1
1	0	0	1	1	1	0	0
1	0	1	0	1	0	1	1
1	0	1	1	1	0	0	0
1	1	0	0	0	1	1	1
1	1	0	1	0	1	0	0
1	1	1	0	0	0	1	1
1	1	1	1	0	0	0	0



题 5-6 解图 题 5-6 的状态转移图

5-7 题 5-7 图是一序列信号发生器电路,它由 1 个计数器和 1 个 4 选 1 数据选择器构成。

- (1) 分析计数器的工作原理,确定其模值和状态转换关系;
- (2) 确定数据选择器的输出序列。


解:

- (1) 根据电路,触发器的激励方程为

$$\begin{cases} J_2 = Q_0^n Q_1^n & K_2 = Q_0^n \\ J_1 = Q_0^n \overline{Q_2^n} & K_1 = Q_0^n \\ J_0 = K_0 = 1 \end{cases}$$

将激励方程代入 JK 触发器的特征方程得到状态方程为

$$\begin{cases} Q_2^{n+1} = Q_0^n Q_1^n \overline{Q_2^n} + \overline{Q_0^n} Q_2^n \\ Q_1^{n+1} = Q_0^n \overline{Q_2^n} \cdot \overline{Q_1^n} + \overline{Q_0^n} Q_1^n \\ Q_0^{n+1} = \overline{Q_0^n} \end{cases}$$




题 5-7 图

根据状态方程可获得状态转移表和状态转移图,如题 5-7 解表(1)和题 5-7 解图所示。由触发器构成的电路为五进制计数器,能够自启动。

题 5-7 解表(1) 题 5-7 的状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	
0	1	1	1	0	
1	0	0	1	0	
1	0	1	0	0	
1	1	0	1	1	
1	1	1	0	0	



题 5-7 解图 题 5-7 的状态转移图


(2) 由于 A_1 接 FF_1 的输出 Q_1^n , A_0 接 FF_0 的输出 Q_0^n , D_0 、 D_2 接 FF_2 的输出 Q_2^n , D_1 、 D_3 接 FF_2 的反向输出 $\overline{Q_2^n}$ 。根据触发器的状态、地址、对应数据输入端的数据求解输出 F 的序列。状态、地址、数据和输出的关系如题 5-7 解表(2)所示。

题 5-7 解表(2) 状态、地址、数据和输出关系表

Q_2^n	Q_1^n	Q_0^n	A_1	A_0	D_0	D_1	D_2	D_3	F
0	0	0	0	0	0	1	0	1	0
0	0	1	0	1	0	1	0	1	1
0	1	0	1	0	0	1	0	1	0
0	1	1	1	1	0	1	0	1	1
1	0	0	0	0	1	0	1	0	1
1	0	1	0	1	1	0	1	0	0

可以得到输出序列为:010110、010110...

5-8 分析题 5-8 图所示时序电路,写出激励方程、状态转移方程和输出方程,画出状态转移图。



题 5-8 图

解:根据电路,触发器的激励方程为

$$\begin{cases} J_1 = K_1 = A \oplus Q_0^n \\ J_0 = K_0 = 1 \end{cases}$$

将激励方程代入 JK 触发器的特征方程得到状态方程为

$$\begin{cases} Q_1^{n+1} = A \oplus Q_0^n \cdot \overline{Q_1^n} + A \oplus Q_0^n \cdot Q_1^n = A \oplus Q_0^n \oplus Q_1^n \\ Q_0^{n+1} = \overline{Q_0^n} \end{cases}$$


输出方程为

$$F = \overline{A Q_0^n Q_1^n} \cdot \overline{A \cdot Q_0^n \cdot Q_1^n} = A Q_0^n Q_1^n + \overline{A} \cdot \overline{Q_0^n} \cdot \overline{Q_1^n}$$

根据状态方程、输出方程可获得状态转移表和状态转移图,如题 5-8 解表和题 5-8 解图所示。

题 5-8 解表 题 5-8 的状态转移表


$Q_1^n Q_0^n$	00	01	11	10
A				
0	01/1	10/0	00/0	11/0
1	11/0	00/0	10/1	01/0



题 5-8 解图 题 5-8 的状态转移图

5-9 分析题图 5-9 所示时序电路,写出激励方程、状态转移方程和输出方程,画出状态

转移图及在时钟 CP 作用下 $Q_0Q_1Q_2Q_3$ 和 F 的工作波形。



题 5-9 图

解: 根据电路, 触发器的激励方程为

$$\begin{cases} J_3 = \overline{Q_1^n} \cdot \overline{Q_2^n} & K_3 = \overline{Q_0^n} \\ J_2 = \overline{Q_0^n} Q_3^n & K_2 = \overline{Q_0^n} \cdot \overline{Q_1^n} \\ J_1 = \overline{Q_0^n} \cdot \overline{Q_2^n} \cdot \overline{Q_3^n} = (\overline{Q_2^n} + \overline{Q_3^n}) \overline{Q_0^n} & K_1 = \overline{Q_0^n} \\ J_0 = K_0 = 1 \end{cases}$$

将激励方程代入 JK 触发器的特征方程得到状态方程为

$$\begin{cases} Q_3^{n+1} = \overline{Q_1^n} \cdot \overline{Q_2^n} \cdot \overline{Q_0^n} + Q_0^n Q_3^n \\ Q_2^{n+1} = \overline{Q_0^n} \cdot \overline{Q_2^n} Q_3^n + Q_0^n Q_2^n + Q_1^n Q_2^n \\ Q_1^{n+1} = \overline{Q_0^n} \cdot \overline{Q_1^n} Q_2^n + \overline{Q_0^n} \cdot \overline{Q_1^n} Q_3^n + Q_0^n Q_1^n \\ Q_0^{n+1} = \overline{Q_0^n} \end{cases}$$


输出方程为

$$F = \overline{Q_0^n} \cdot \overline{Q_1^n} \cdot \overline{Q_2^n} \cdot \overline{Q_3^n}$$


根据状态方程、输出方程可获得状态转移表和状态转移图, 如题 5-9 解表和题 5-9 解图 (1) 所示。波形图如题 5-9 解图 (2) 所示。

题 5-9 解表 题 5-9 状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	F
0	0	0	0	1	0	0	1	1
0	0	0	1	1	0	0	0	0
0	0	1	0	0	0	0	1	0
0	0	1	1	0	0	1	0	0
0	1	0	0	0	0	1	1	0
0	1	0	1	0	1	0	0	0
0	1	1	0	0	1	0	1	0
0	1	1	1	0	1	1	0	0
1	0	0	0	0	1	1	1	0
1	0	0	1	1	0	0	0	0
1	0	1	0	0	1	0	1	0
1	0	1	1	1	0	1	0	0
1	1	0	0	0	0	1	1	0
1	1	0	1	1	1	0	0	0
1	1	1	0	0	1	0	1	0
1	1	1	1	1	1	1	0	0




题 5-9 解图(1) 题 5-9 状态转移图



题 5-9 解图(2) 题 5-9 的波形图

5-10 分析题 5-10 图所示移存型计数器,画出状态转移图。



题 5-10 图

解:根据电路,可直接写出触发器的状态方程为

$$\begin{cases} Q_2^{n+1} = Q_1^n \\ Q_1^{n+1} = Q_0^n \\ Q_0^{n+1} = Q_1^n \oplus Q_2^n + \overline{Q_1^n} + \overline{Q_2^n} \end{cases}$$


输出方程为

$$Y = Q_1^n Q_2^n$$

根据状态方程、输出方程可获得状态转移表和状态转移图,如题 5-10 解表和题 5-10 解图所示。


题 5-10 解表 题 5-10 状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	1	0
0	1	1	1	1	1	0
1	1	1	1	1	0	1
1	1	0	1	0	0	1
1	0	0	0	0	1	0
0	1	0	1	0	1	0
1	0	1	0	1	1	0



题 5-10 解图 题 5-10 状态转移图

5-11 题图 5-11 所示为序列信号发生器逻辑图,试作出状态转移表和状态转移图,确定其输出序列。



题 5-11 图

解:根据电路,触发器的激励方程为

$$\begin{cases} D_2 = Q_1^n \\ D_1 = Q_0^n \\ D_0 = \overline{Q_1^n} \cdot Q_2^n \end{cases}$$

触发器的状态方程为

$$\begin{cases} Q_2^{n+1} = D_2 = Q_1^n \\ Q_1^{n+1} = D_1 = Q_0^n \\ Q_0^{n+1} = D_0 = \overline{Q_1^n} \cdot Q_2^n \end{cases}$$


电路的输出方程为

$$F = Q_2^n$$

根据状态方程、输出方程可获得状态转移表和状态转移图,如题 5-11 解表和题 5-11 解图所示。输出序列:00011、00011、...


题 5-11 解表 题 5-11 状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	1
0	1	0	1	0	0
0	1	1	1	1	0
1	0	0	0	0	0
1	0	1	0	1	0
1	1	0	1	0	0
1	1	1	1	1	0



题 5-11 解图 题 5-11 状态转移图

5-12 分析题 5-12 图所示时序电路,画出状态转移图,并说明该电路的逻辑功能。



题 5-12 图

解:根据电路,触发器的激励方程为

$$\left\{ \begin{array}{l} D_3 = Q_2^n \\ D_2 = Q_1^n \\ D_1 = Q_0^n \\ D_0 = \overline{\overline{Q_3^n \cdot Q_2^n \cdot Q_3^n \cdot Q_2^n \cdot Q_2^n \cdot Q_0^n}} \end{array} \right.$$

将激励方程代入 D 触发器的特征方程得到状态方程为

$$\begin{cases} Q_3^{n+1} = D_3 = Q_2^n \\ Q_2^{n+1} = D_2 = Q_1^n \\ Q_1^{n+1} = D_1 = Q_0^n \\ Q_0^{n+1} = D_0 = Q_3^n \overline{Q_2^n} + \overline{Q_3^n} Q_2^n + \overline{Q_2^n} \cdot \overline{Q_0^n} \end{cases}$$


根据状态方程可获得状态转移表和状态转移图,如题 5-12 解表和题 5-12 解图所示。该电路的逻辑功能是实现模值为 9 的计数器。

题 5-12 解表 题 5-12 状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	1	0	0	1


续表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	1	0	1	1	0	1	1
0	1	1	0	1	1	0	1
0	1	1	1	1	1	1	1
1	0	0	0	0	0	0	1
1	0	0	1	0	0	1	1
1	0	1	0	0	1	0	1
1	0	1	1	0	1	1	1
1	1	0	0	1	0	0	0
1	1	0	1	1	0	1	0
1	1	1	0	1	1	0	0
1	1	1	1	1	1	1	0



题 5-12 解图 题 5-12 状态转移图

5-13 分析题 5-13 图所示的异步时序电路的逻辑功能,写出电路激励方程、状态转移方程和输出方程,画出状态转移图,说明电路是否具有自启动特性。



题 5-13 图

解:根据电路,触发器的激励方程为

$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = Q_2^n, K_1 = 1 \\ J_2 = 1, K_2 = Q_1^n \\ J_3 = K_3 = 1 \end{cases}$$

该逻辑电路为异步时序电路。将激励方程代入 JK 触发器的特征方程,并考虑时钟 CP,得到状态方程为

$$\begin{cases} Q_0^{n+1} = \overline{Q_0^n} \cdot CP_1 \\ Q_1^{n+1} = Q_2^n \overline{Q_1^n} \cdot CP_2 \\ Q_2^{n+1} = (\overline{Q_2^n} + \overline{Q_1^n} Q_2^n) \cdot CP_2 \\ Q_3^{n+1} = \overline{Q_3^n} \cdot CP_3 \end{cases}$$

其中 CP_1 为外部时钟, CP_2 为 FF_0 的输出 Q_0^n , CP_3 为 FF_2 的输出 Q_2^n , 采用下降沿触发方式。


输出方程为

$$Z = \overline{Q_0 Q_1 Q_2 Q_3 CP_1}$$

根据状态方程可获得状态转移表和状态转移图, 如题 5-13 解表和题 5-13 解图所示。
该电路的逻辑功能是实现模值为 12 的计数器, 可以自启动。

题 5-13 解表 题 5-13 状态转移表


Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	1	0	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	1	0	0
1	0	1	0	1	0	1	1
1	0	1	1	1	1	0	0
1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	0	0	0



题 5-13 解图 题 5-13 状态转移图


5-14 分析题 5-14 图所示的异步时序电路, 并画出在时钟 CP 的作用下 Q_1 的输出波形 (设初始为全 0 状态), 并说明 Q_1 输出与时钟 CP 之间的关系。

解:见【例 5.2.2】。



题 5-14 图

5-15 分析题 5-15 图所示异步时序电路,写出状态转移方程,并画出在时钟 CP 的作用下输出 a, b, c, d, e, f 及 F 的各点波形。说明该电路完成什么逻辑功能。



题 5-15 图

解:根据电路,触发器的激励方程为

$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = Q_2^n, K_1 = 1 \\ J_2 = 1, K_2 = Q_1^n \\ J_3 = K_3 = 1 \end{cases}$$


该逻辑电路为异步时序电路。将激励方程代入 JK 触发器的特征方程,并考虑时钟 CP,得到状态方程为

$$\begin{cases} Q_0^{n+1} = \overline{Q_0^n} \cdot CP_1 \\ Q_1^{n+1} = Q_2^n \cdot \overline{Q_1^n} \cdot CP_2 \\ Q_2^{n+1} = (\overline{Q_2^n} + \overline{Q_1^n} Q_2^n) \cdot CP_2 \\ Q_3^{n+1} = \overline{Q_3^n} \cdot CP_3 \end{cases}$$


其中, CP_1 为外部时钟, CP_2 为 FF_0 的输出 Q_0^n , CP_3 为 FF_2 的输出 Q_2^n ,采用下降沿触发方式。状态转移表和状态转移图,如题 5-15 解表和题 5-15 解图所示。

电路的输出方程为

波形图如题 5-15 解图所示。电路的功能是实现脉冲分配, F 可以看成定位信号, 每个在一个状态循环周期中给出两个低电平脉冲。



5-16 分析如题 5-16 图所示的时序电路,画出图中 A、B、C、D、E 和 F 各点的波形。一共画 12 个时钟周期。




解:根据电路,触发器的特征方程为

$$\begin{cases} A^{n+1} = \overline{A}^n (\text{CP} \downarrow) \\ B^{n+1} = A^n (\text{CP} \downarrow) \\ C^{n+1} = \overline{D}^n F^n (A^{n+1} \uparrow) \\ D^{n+1} = C^n \overline{E}^n (A^{n+1} \uparrow) \\ E^{n+1} = D^n \overline{F}^n (A^{n+1} \downarrow) \\ F^{n+1} = \overline{C}^n E^n (A^{n+1} \downarrow) \end{cases}$$

根据状态方程,可以得到题 5-16 解表所示状态转移表(表中 C 、 D 的变化在 A 的上升沿, E 、 F 的变化在 A 的下降沿)。波形图如题 5-16 解图所示。


题 5-16 解表 题 5-16 的状态转移表

CP 序号	C^n	D^n	E^n	F^n	C^{n+1}	D^{n+1}	E^{n+1}	F^{n+1}
	0	0	0	0	0	0	0	0
1	0	0	0	1	1	0	0	1
2	1	0	0	1	1	0	0	0
3	1	0	0	0	0	1	0	0
4	0	1	0	0	0	1	1	0
5	0	1	1	0	0	0	1	0
6	0	0	1	0	0	0	0	1
7	0	0	0	1	1	0	0	1
8	1	0	0	1	1	0	0	0
9	1	0	0	0	0	1	0	0
10	0	1	0	0	0	1	1	0
11	0	1	1	0	0	0	1	0
12	0	0	1	0	0	0	0	1
13	0	0	0	1	1	0	0	1



题 5-16 解图 题 5-16 的波形图

5-17 分析题 5-17 图(a)和(b)所示的异步计数器,作出其状态转移表和状态转移图,说明各是几进制计数器。



题 5-17 图

解:(a) 根据电路,触发器的激励方程为

$$\begin{cases} J_0 = K_0 = \overline{Q_2} \\ J_1 = K_1 = 1 \\ J_2 = Q_0 Q_1, K_2 = 1 \end{cases}$$


触发器的状态方程为

$$\begin{cases} Q_0^{n+1} = (\overline{Q_2^n} \cdot Q_0^n + Q_2^n Q_0^n) \cdot (CP \downarrow) \\ Q_1^{n+1} = \overline{Q_1^n} (Q_0^n \downarrow) \\ Q_2^{n+1} = Q_0^n Q_1^n \overline{Q_2^n} (CP \downarrow) \end{cases}$$

根据状态方程可以得到题 5-17 解表(1)所示的状态转移表。状态转移图如题 5-17 解图(1)所示。该电路为五进制计数器。

题 5-17 解表(1) 题 5-17(a)状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	0	0	0
1	0	1	0	0	1
1	1	0	0	1	0
1	1	1	0	1	1



题 5-17 解图(1) 题 5-17(a)的状态转移图

(b) 根据电路,触发器的激励方程为

$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = K_1 = 1 \\ J_2 = \overline{Q_3^n}, K_2 = 1 \\ J_3 = Q_2^n, K_3 = 1 \end{cases}$$


触发器的状态方程为

$$\begin{cases} Q_0^{n+1} = \overline{Q_0^n} \cdot (\text{CP} \downarrow) \\ Q_1^{n+1} = \overline{Q_1^n} \cdot (Q_0^n \downarrow) \\ Q_2^{n+1} = \overline{Q_3^n} \cdot \overline{Q_2^n} \cdot (Q_1^n \downarrow) \\ Q_3^{n+1} = Q_2^n \cdot \overline{Q_3^n} \cdot (Q_1^n \downarrow) \end{cases}$$

根据状态方程可以得到题 5-17 解表(2)所示的状态转移表。状态转移图如题 5-17 解图(2)所示。该电路为十二进制计数器。

题 5-17 解表(2) 题 5-17(b)状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0
1	0	1	0	1	0	1	1
1	0	1	1	0	0	0	0
1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	0	0	0



题 5-17 解图(2) 题 5-17(b)的状态转移图


5-18 用 JK 触发器设计一个模 7 同步计数器。

解: 由于没有规定使用的状态和状态顺序, 可任意选取。本题使用二进制加计数, 状态为 000—110(111 不使用)。根据所选状态, 作出状态转移表, 如题 5-18 解表所示。

题 5-18 解表 题 5-18 状态转移表

CP	Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
1	0	0	0	0	0	1
2	0	0	1	0	1	0
3	0	1	0	0	1	1
4	0	1	1	1	0	0
5	1	0	0	1	0	1
6	1	0	1	1	1	0
7	1	1	0	0	0	0

根据状态转移表, 作出卡诺图, 并按 JK 触发器状态方程的形式简化, 如题 5-18 解图(1) 所示。



题 5-18 解图(1) 题 5-18 的卡诺图


根据卡诺图写出触发器的状态方程:

$$\begin{cases} Q_2^{n+1} = Q_1^n Q_0^n \overline{Q_2^n} + \overline{Q_1^n} Q_2^n \\ Q_1^{n+1} = \overline{Q_1^n} Q_0^n + \overline{Q_2^n} Q_1^n \overline{Q_0^n} \\ Q_0^{n+1} = \overline{Q_1^n} \cdot \overline{Q_0^n} + \overline{Q_2^n} \cdot Q_0^n \end{cases}$$

根据状态方程得到激励方程:

$$\begin{cases} J_2 = Q_1^n Q_0^n, K_2 = \overline{Q_1^n} \\ J_1 = Q_0^n, K_1 = Q_2^n + Q_0^n \\ J_0 = \overline{Q_2^n} + \overline{Q_1^n}, K_0 = 1 \end{cases}$$

逻辑电路图如题 5-18 解图(2)所示。



题 5-18 解图(2) 题 5-18 逻辑电路图

5-19 已知一触发器的特征方程为 $Q^{n+1} = M \oplus N \oplus Q^n$, 要求:

- (1) 用 JK 触发器实现该触发器的功能;
- (2) 用该触发器构成模 4 同步计数器。

解: 将特征方程为 $Q^{n+1} = M \oplus N \oplus Q^n$ 的触发器简称为 MN 触发器。


(1)

$$\begin{aligned} Q^{n+1} &= M \oplus N \oplus Q^n \\ &= (M \oplus N) \overline{Q^n} + \overline{(M \oplus N)} Q^n \end{aligned}$$

对比 JK 触发器的特征方程得:

$$J = K = M \oplus N$$

用 JK 触发器实现其功能的电路图如题 5-19 解图(1)所示。



题 5-19 解图(1) JK 触发器实现 MN 触发器

(2) 写出模 4 同步计数器的状态转移表, 如题 5-19 解表所示。

题 5-19 解表 题 5-19 状态转移表

Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}
0	0	0	1
0	1	1	0
1	0	1	1
1	1	0	0

根据状态转移表, 可直接写出状态方程:

$$\begin{cases} Q_1^{n+1} = \overline{Q_1^n} Q_0^n + Q_1^n \overline{Q_0^n} = Q_0^n \oplus Q_1^n \\ Q_0^{n+1} = \overline{Q_1^n} \cdot \overline{Q_0^n} + Q_1^n \overline{Q_0^n} = \overline{Q_0^n} = 1 \oplus Q_0^n \end{cases}$$

根据特征方程:

$$Q^{n+1} = M \oplus N \oplus Q^n$$


由 Q_3^{n+1} 式有

$$\left. \begin{aligned} M\bar{N} + \bar{M}N &= Q_0^n \\ \bar{M}\bar{N} + MN &= \bar{Q}_0^n \end{aligned} \right\} \rightarrow \begin{cases} M(N) = \bar{Q}_0^n, N(M) = 1 \\ \text{或 } M(N) = Q_0^n, N(M) = 0 \end{cases}$$

由 Q_0^{n+1} 式有

$$\left. \begin{aligned} M\bar{N} + \bar{M}N &= 1 \\ \bar{M}\bar{N} + MN &= 0 \end{aligned} \right\} \rightarrow \begin{cases} M=1, N=0 \\ \text{或 } M=0, N=1 \end{cases}$$

选 $\begin{cases} M_1 = \bar{Q}_0^n, N_1 = 1 \\ M_0 = 1, N_0 = 0 \end{cases}$, 电路图如题 5-19 解图(2)所示(悬空输入端等效为高电平)。



题 5-19 解图(2) 题 5-19 模 4 计数器电路图

5-20 按下列给定状态转移表, 设计同步计数器。

序号	A	B	C	D
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	1	0	0	0
8	1	0	0	1
9	1	0	1	0

(a)

序号	A	B	C	D
0	0	0	0	0
1	0	0	0	1
2	0	1	0	0
3	0	1	0	1
4	0	1	1	0
5	0	1	1	1
6	1	0	0	0
7	1	0	0	1
8	1	1	0	0
9	1	1	0	1
10	1	1	1	0
11	1	1	1	1

(b)

序号	A	B	C	D
0	0	0	0	0
1	0	0	0	1
2	0	0	1	1
3	0	0	1	0
4	0	1	1	0
5	0	1	1	1
6	0	1	0	1
7	0	1	0	0
8	1	1	0	0
9	1	0	0	0


(c)

解:(a) 选用下降沿触发的 JK 触发器。状态转移表如题 5-20 解表(1)所示。

题 5-20 解表(1) 题 5-20(a)状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0
1	0	1	0	0	0	0	0

作出下一状态的卡诺图,如题 5-20 解表(1)所示。



题 5-20 解图(1) 题 5-20(a)的下一状态卡诺图

得到状态方程如下:

$$\begin{cases} Q_3^{n+1} = \overline{Q_3^n} Q_2^n Q_1^n + Q_3^n \overline{Q_1^n} \\ Q_2^{n+1} = \overline{Q_2^n} Q_1^n Q_0^n + Q_2^n \overline{Q_1^n} \\ Q_1^{n+1} = \overline{Q_1^n} Q_0^n + \overline{Q_3^n} \cdot \overline{Q_2^n} Q_1^n \overline{Q_0^n} \\ Q_0^{n+1} = \overline{Q_1^n} \cdot \overline{Q_0^n} + \overline{Q_3^n} \cdot \overline{Q_2^n} \cdot \overline{Q_0^n} = (\overline{Q_1^n} + \overline{Q_3^n} \cdot \overline{Q_2^n}) \overline{Q_0^n} \end{cases}$$

写出触发器的输入激励方程:


$$\begin{cases} J_3 = Q_2^n Q_1^n & K_3 = Q_1^n \\ J_2 = Q_1^n Q_0^n & K_2 = Q_1^n \\ J_1 = Q_0^n & K_1 = Q_3^n + Q_2^n + Q_0^n \\ J_0 = \overline{Q_1^n} + \overline{Q_3^n} \cdot \overline{Q_2^n} & K_0 = 1 \end{cases}$$

根据状态方程(或观察卡诺图中任意项的圈法)得到 6 个不使用的状态的下一状态如下:


1100→1101 1101→1110 1110→0000

1111→0000 0111→1000 1011→0100

状态转移图如题 5-20 解图(2)所示。可以自启动。逻辑图如题 5-20 解图(3)所示。



题 5-20 解图(2) 题 5-20(a)的状态转移图




题 5-20 解图(3) 题 5-20(a)的逻辑图

(b) 选用下降沿触发的 JK 触发器。状态转移表如题 5-20 解表(2)所示。

题 5-20 解表(2) 题 5-20(b)状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	1	0	0
1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	0	0	0

作出下一状态的卡诺图,如题 5-20 解图(4)所示。



题 5-20 解图(4) 题 5-20(b)的下一状态卡诺图

触发器特征方程如下：


$$\begin{cases} Q_3^{n+1} = \overline{Q_3^n} Q_1^n Q_0^n + Q_3^n (\overline{Q_1^n} + \overline{Q_0^n}) \\ Q_2^{n+1} = Q_0^n \overline{Q_2^n} + (\overline{Q_1^n} + \overline{Q_0^n}) Q_2^n \\ Q_1^{n+1} = Q_2^n Q_0^n \overline{Q_1^n} + Q_1^n \overline{Q_0^n} \\ Q_0^{n+1} = \overline{Q_0^n} \end{cases}$$

写出触发器的输入激励方程：


$$\begin{cases} J_3 = Q_1^n Q_0^n & K_3 = Q_1^n Q_0^n \\ J_2 = Q_0^n & K_2 = Q_1^n Q_0^n \\ J_1 = Q_2^n Q_0^n & K_1 = Q_0^n \\ J_0 = K_0 = 1 \end{cases}$$

根据状态方程(或观察卡诺图中任意项的圈法)得到 4 个不使用的状态的下一状态如下：
 $0011 \rightarrow 1100$ $0010 \rightarrow 0011$ $1011 \rightarrow 0100$ $1010 \rightarrow 1011$

状态转移图如题 5-20 解图(5)所示。可以自启动。逻辑图如题 5-20 解图(6)所示。



题 5-20 解图(5) 题 5-20(b)的状态转移图




题 5-20 解图(6) 题 5-20(b)的逻辑图

(c) 选用下降沿触发的 D 触发器。状态转移表如题 5-20 解表(3)所示。

题 5-20 解表(3) 题 5-20(c)状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	1
0	0	1	1	0	0	1	0
0	0	1	0	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	0	1	0	1
0	1	0	1	0	1	0	0
0	1	0	0	1	1	0	0
1	1	0	0	1	0	0	0
1	0	0	0	0	0	0	0

作出下一状态的卡诺图,如题 5-20 解图(7)所示。



题 5-20 解图(7) 题 5-20(c)的下一状态卡诺图

根据 D 触发器的特征方程, 获得的状态方程如下:

$$\begin{cases} Q_3^{n+1} = Q_2^n \overline{Q_1^n} \cdot \overline{Q_0^n} \\ Q_2^{n+1} = \overline{Q_3^n} Q_2^n + \overline{Q_0^n} Q_1^n \\ Q_1^{n+1} = \overline{Q_2^n} Q_0^n + Q_1^n \overline{Q_0^n} \\ Q_0^{n+1} = \overline{Q_3^n} \cdot \overline{Q_2^n} \cdot \overline{Q_1^n} + Q_2^n Q_1^n \end{cases}$$


选用 D 触发器的激励方程如下:

$$\begin{cases} D_3 = Q_2^n \overline{Q_1^n} \cdot \overline{Q_0^n} \\ D_2 = \overline{Q_3^n} Q_2^n + Q_1^n \overline{Q_0^n} \\ D_1 = \overline{Q_2^n} Q_0^n + Q_1^n \overline{Q_0^n} \\ D_0 = \overline{Q_3^n} \cdot \overline{Q_2^n} \cdot \overline{Q_1^n} + Q_2^n Q_1^n \end{cases}$$


根据状态方程(或观察卡诺图中任意项的圈法)得到 6 个不使用的状态的下一状态如下:

1101→0000 1111→0001 1110→0111
1001→0010 1011→0010 1010→0110

状态转移图如题 5-20 解图(8)所示。可以自启动。逻辑图如题 5-20 解图(9)所示。



题 5-20 解图(8) 题 5-20(c) 的状态转移图



题 5-20 解图(9) 题 5-20(c) 的逻辑图

5-21 采用 JK 触发器设计具有自启动特性的同步五进制计数器, 状态转移表如题 5-21 表所示, 画出计数器逻辑图。

题 5-21 表


	(1)	(2)	(3)
1	110	110	011
2	101	011	110
3	011	100	001
4	100	001	010
5	001	101	101

解: (1) 写出状态转移表, 如题 5-21 解表(1)所示。

题 5-21 解表(1) 题 5-21(1)的状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
1	1	0	1	0	1
1	0	1	0	1	1
0	1	1	1	0	0
1	0	0	0	0	1
0	0	1	1	1	0

作出下一状态的卡诺图, 如题 5-21 解图(1)所示。



题 5-21 解图(1) 题 5-21(1)的下一状态卡诺图

触发器状态方程如下:


$$\begin{cases} Q_2^{n+1} = \overline{Q_2^n} + Q_1^n Q_2^n \\ Q_1^{n+1} = \overline{Q_1^n} Q_0^n \\ Q_0^{n+1} = \overline{Q_0^n} + Q_2^n Q_0^n \end{cases}$$

写出触发器的输入激励方程:


$$\begin{cases} J_2 = 1 & K_2 = \overline{Q_1^n} \\ J_1 = Q_0^n & K_1 = 1 \\ J_0 = 1 & K_0 = \overline{Q_2^n} \end{cases}$$

根据状态方程(或观察卡诺图中任意项的圈法)得到 3 个不使用状态的下一状态如下:
000→101 010→101 111→101

状态转移图如题 5-21 解图(2)所示。可以自启动。逻辑图如题 5-21 解图(3)所示。



题 5-21 解图(2) 题 5-21(1)的状态转移图




题 5-21 解图(3) 题 5-21(1)的逻辑图

(2) 写出状态转移表,如题 5-21 解表(2)所示。

题 5-21 解表(2) 题 5-21(2)的状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
1	1	0	0	1	1
0	1	1	1	0	0
1	0	0	0	0	1
0	0	1	1	0	1
1	0	1	1	1	0

作出下一状态的卡诺图,如题 5-21 解表(4)所示。



题 5-21 解图(4) 题 5-21(2)的下一状态卡诺图

触发器的状态转移方程如下:

$$\begin{cases} Q_2^{n+1} = \overline{Q_2^n} + Q_0^n Q_2^n \\ Q_1^{n+1} = Q_2^n \overline{Q_1^n} Q_0^n + Q_2^n Q_1^n \\ Q_0^{n+1} = \overline{Q_0^n} + \overline{Q_2^n} \cdot \overline{Q_1^n} Q_0^n \end{cases}$$



得触发器的输入激励方程:

$$\begin{cases} J_2 = 1 & K_2 = \overline{Q_0^n} \\ J_1 = Q_2^n Q_0^n & K_1 = \overline{Q_2^n} \\ J_0 = 1 & K_0 = Q_2^n + Q_1^n \end{cases}$$

根据状态方程(或观察卡诺图中任意项的圈法)得到 3 个不使用状态的下一状态如下:

000→101 010→101 111→110

状态转移图如题 5-21 解图(5)所示。可以自启动。逻辑图如题 5-21 解图(6)所示。



题 5-21 解图(5) 题 5-21(2)的状态转移图


题 5-21 解图(6) 题 5-21(2)的逻辑图

(3) 写出状态转移表,如题 5-21 解表(3)所示。

题 5-21 解表(3) 题 5-21(3)的状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	1	1	1	1	0
1	1	0	0	0	1
0	0	1	0	1	0
0	1	0	1	0	1
1	0	1	0	1	1

作出下一状态的卡诺图,如题 5-21 解图(7)所示。



题 5-21 解图(7) 题 5-21(3)的下一状态卡诺图



触发器的状态转移方程如下:

$$\begin{cases} Q_2^{n+1} = Q_1^n \overline{Q_2^n} \\ Q_1^{n+1} = \overline{Q_1^n} + Q_0^n Q_1^n \\ Q_0^{n+1} = \overline{Q_0^n} + Q_2^n Q_0^n \end{cases}$$

得触发器的输入激励方程:

$$\begin{cases} J_2 = Q_1^n & K_2 = 1 \\ J_1 = 1 & K_1 = \overline{Q_0^n} \\ J_0 = 1 & K_0 = \overline{Q_2^n} \end{cases}$$

根据状态方程(或观察卡诺图中任意项的圈法)得到 3 个不使用状态的下一状态如下:
 $000 \rightarrow 011$ $111 \rightarrow 011$ $100 \rightarrow 011$
 状态转移图如题 5-21 解图(8)所示。可以自启动。逻辑图如题 5-21 解图(9)所示。



题 5-21 解图(8) 题 5-21(3)的状态转移图

题 5-21 解图(9) 题 5-21(3)的逻辑图

5-22 用 D 触发器构成按循环码规律工作的六进制同步计数器。

解:选用循环码的方式有多种,本题设计六进制同步计数器编码如下:


$000 \rightarrow 001 \rightarrow 011 \rightarrow 111 \rightarrow 101 \rightarrow 100 \rightarrow 000 \rightarrow \dots$

写出状态转移表,如题 5-22 解表所示。

题 5-22 解表 题 5-22 的状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	1
0	1	1	1	1	1
1	1	1	1	0	1
1	0	1	1	0	0
1	0	0	0	0	0

作出下一状态的卡诺图,如题 5-22 解图(1)所示。



题 5-22 解图(1) 题 5-22 的下一状态卡诺图

得触发器的状态转移方程和激励方程:


$$\begin{cases} Q_2^{n+1} = Q_1^n + Q_2^n Q_0^n \\ Q_1^{n+1} = \overline{Q_2^n} Q_0^n \\ Q_0^{n+1} = \overline{Q_2^n} + Q_1^n \end{cases}$$

$$\begin{cases} D_2 = Q_1^n + Q_2^n Q_0^n \\ D_1 = \overline{Q_2^n} Q_0^n \\ D_0 = \overline{Q_2^n} + Q_1^n \end{cases}$$


根据状态方程(或观察卡诺图中任意项的圈法)得到 2 个不使用状态的下一状态如下:

010→101 110→101

状态转移图如题 5-22 解图(2)所示。可以自启动。逻辑图如题 5-22 解图(3)所示。可以自启动。



题 5-22 解图(2) 题 5-22 的状态转移图



题 5-22 解图(3) 题 5-22 的逻辑图

5-23 用 D 触发器及与非门构成计数型序列信号发生器来产生题 5-23 图所示的序列信号。画出相应的逻辑图。



题 5-23 图

解:(a) 序列为 0110011、0110011、... 序列长度为 7。使用二进制加法计数, 状态使用 000—110(111 不使用)。

写出状态转移表, 如题 5-23 解表(1)所示。

题 5-23 解表(1) 题 5-23(a)的状态转移表

CP	Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z
1	0	0	0	0	0	1	0
2	0	0	1	0	1	0	1
3	0	1	0	0	1	1	1
4	0	1	1	1	0	0	0
5	1	0	0	1	0	1	0
6	1	0	1	1	1	0	1
7	1	1	0	0	0	0	1


(b) 序列为 101001、101001... 长度为 6。用二进制加法计数, 状态为 000—101(110、111 不使用)。

写出状态转移表, 如题 5-23 解图(2) 所示。

题 5-23 解图(2) 题 5-23(b) 的状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	1	1
0	0	1	0	1	0	0
0	1	0	0	1	1	1
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	0	0	0	1

作出下一状态和输出的卡诺图, 如题 5-23 解图(3) 所示。



题 5-23 解图(3) 题 5-23(b) 的下一状态卡诺图

根据卡诺图得到触发器的状态转移方程:

$$\begin{cases} Q_2^{n+1} = Q_2^n \overline{Q_0^n} + Q_1^n Q_0^n \\ Q_1^{n+1} = Q_1^n \overline{Q_0^n} + \overline{Q_2^n} \cdot \overline{Q_1^n} Q_0^n \\ Q_0^{n+1} = \overline{Q_0^n} \end{cases}$$


电路的输出方程为

$$Z = \overline{Q_2^n} \cdot \overline{Q_0^n} + Q_2^n Q_0^n = \overline{\overline{\overline{Q_2^n} \cdot \overline{Q_0^n}} \cdot \overline{\overline{Q_2^n} \cdot \overline{Q_0^n}}}$$

触发器的激励方程为


$$\begin{cases} D_2 = Q_2^{n+1} = Q_2^n \overline{Q_0^n} + Q_1^n Q_0^n = \overline{\overline{\overline{Q_2^n} \cdot \overline{Q_0^n}} \cdot \overline{\overline{Q_1^n} Q_0^n}} \\ D_1 = \overline{\overline{\overline{Q_1^n} \cdot \overline{Q_0^n}} \cdot \overline{\overline{Q_2^n} \cdot \overline{Q_1^n} Q_0^n}} \\ D_0 = \overline{Q_0^n} \end{cases}$$

不使用状态的下一状态为 $110 \rightarrow 111$ $111 \rightarrow 100$ 。可以自启动, 逻辑图如题 5-23 解图(4) 所示。



题 5-23 解图(4) 题 5-23(b)的逻辑图

5-24 用题 5-24 图所示的电路结构来构成五路脉冲分配器, 请具体设计其中的译码电路。试用最简与非门电路及 74LS138 集成译码器来分别构成这个译码器, 分别画出连接图。



题 5-24 图

解:

分析计数器的计数周期和使用的状态。激励函数和状态方程分别为

$$\begin{cases} J_2 = Q_0^n & K_2 = \overline{Q_1^n} \\ J_1 = 1 & K_1 = \overline{Q_0^n} \\ J_0 = 1 & K_0 = Q_2^n \end{cases}$$

$$\begin{cases} Q_2^{n+1} = Q_0^n \overline{Q_2^n} + Q_1^n Q_2^n \\ Q_1^{n+1} = \overline{Q_1^n} + Q_0^n Q_1^n \\ Q_0^{n+1} = \overline{Q_0^n} + \overline{Q_2^n} Q_0^n \end{cases}$$

根据状态方程得到状态转移表, 如题 5-24 解表所示。


题 5-24 解表 题 5-24 的状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	1	1
0	1	1	1	1	1
1	1	1	1	1	0
1	1	0	1	0	1
1	0	1	0	1	0
1	0	0	0	1	1
0	0	1	1	1	1
0	1	0	0	0	1


状态转移图如题 5-24 解图(1)所示。

(1) 用最简与非门实现译码

设状态 111 时 0 端输出“0”，状态 110 时 1 端输出“0”，状态 101 时 2 端输出“0”，状态 010 时 3 端输出“0”，状态 001 时 4 端输出“0”。题 5-24 解图(2)为 5 个输出的合成卡诺图。



题 5-24 解图(1) 题 5-24 的状态转移图




题 5-24 解图(2) 5 个输出的合成卡诺图

通过卡诺图可以得到输出函数。


$$\begin{cases} 0 = \overline{Q_1^n} \overline{Q_0^n} \\ 1 = \overline{Q_2^n} \overline{Q_0^n} \\ 2 = \overline{Q_2^n} \overline{Q_1^n} \\ 3 = \overline{Q_2^n} \cdot \overline{Q_0^n} \\ 4 = \overline{Q_2^n} \cdot \overline{Q_1^n} \end{cases}$$

用最简与非门实现的译码电路如题 5-24 解图(3)所示。

(2) 用 74LS138 实现方法(如题 5-24 解图(4)所示)。



题 5-24 解图(3) 用最简与非门实现的译码电路



题 5-24 解图(4) 用 74LS138 实现译码电路

5-25 设计产生下列的计数型序列信号发生器。

(1) 1110000、...


(2) 111001000、...

解: (1) 选择 3 位二进制加计数(考虑输出序列的特点, 当使用 Q_2 或 $\overline{Q_2}$ 输出时, 输出函数最简, 因此去掉 000 状态), JK 触发器。状态转移表如题 5-25 解表(1)所示。

题 5-25 解表(1) 题 5-25(1)计数器的状态转移表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	1	0	1	0	1
0	1	0	0	1	1	1
0	1	1	1	0	0	1
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	1	1	1	0
1	1	1	0	0	1	0

作出下一状态和输出的卡诺图, 如题 5-25 解图(1)所示。




题 5-25 解图(1) 题 5-25(1)的状态转移、输出卡诺图


从卡诺图得到状态方程、激励方程和输出方程如下:

$$\begin{cases} Q_2^{n+1} = Q_0^n Q_1^n \overline{Q_2^n} + \overline{Q_0^n} Q_1^n Q_2^n \\ Q_1^{n+1} = Q_0^n \overline{Q_1^n} + \overline{Q_0^n} Q_1^n \\ Q_0^{n+1} = \overline{Q_0^n} + Q_2^n Q_1^n Q_0^n \\ \begin{cases} J_2 = Q_0^n Q_1^n & K_2 = Q_0^n Q_1^n \\ J_1 = Q_0^n & K_1 = Q_0^n \\ J_0 = 1 & K_0 = \overline{Q_2^n} Q_1^n \end{cases} \\ Z = \overline{Q_2^n} \end{cases}$$

根据状态方程,可求取不使用的状态 000 转向 001。状态转移图如题 5-25 解图(2)所示。电路图如题 5-25 解图(3)所示。



题 5-25 解图(2) 题 5-25(1)的状态转移图



题 5-25 解图(3) 题 5-25(1)的电路图

(2) 选用的状态如题 5-25 解表(2)所示的状态转移表。采用 JK 触发器。

题 5-25 解表(2) 题 5-25(2)的状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	1	0	0	1	0	1
0	0	1	0	0	0	1	1	1
0	0	1	1	0	1	0	0	1
0	1	0	0	0	1	0	1	0
0	1	0	1	0	1	1	0	0
0	1	1	0	1	0	0	0	1
1	0	0	0	1	0	0	1	0
1	0	0	1	1	0	1	0	0
1	0	1	0	0	0	0	1	0


作出下一状态和输出的卡诺图,如题 5-25 解图(4)所示。

从卡诺图得到状态方程、激励方程和输出方程如下:

$$\begin{cases} Q_3^{n+1} = \overline{Q_3^n} Q_2^n Q_1^n + Q_3^n \overline{Q_1^n} \\ Q_2^{n+1} = \overline{Q_2^n} Q_1^n Q_0^n + Q_2^n \overline{Q_1^n} \\ Q_1^{n+1} = \overline{Q_1^n} Q_0^n + \overline{Q_3^n} \cdot \overline{Q_2^n} Q_1^n \overline{Q_0^n} \\ Q_0^{n+1} = \overline{Q_1^n} \cdot \overline{Q_0^n} + \overline{Q_2^n} \cdot \overline{Q_0^n} = (\overline{Q_1^n} + \overline{Q_2^n}) \overline{Q_0^n} = \overline{Q_0^n} \cdot \overline{Q_2^n} Q_1^n \end{cases}$$

$$\begin{cases} J_3 = Q_2^n Q_1^n & K_3 = Q_1^n \\ J_2 = Q_1^n Q_0^n & K_2 = Q_1^n \\ J_1 = Q_0^n & K_1 = Q_3^n + Q_2^n + Q_0^n \\ J_0 = \overline{Q_2^n Q_1^n} & K_0 = 1 \end{cases}$$

$$Z = \overline{Q_3^n} \cdot \overline{Q_2^n} + \overline{Q_3^n} Q_1^n$$




题 5-25 解图(4) 题 5-25(2)的状态转移、输出卡诺图


根据状态方程(或观察卡诺图中任意项的圈法)得到 7 个不使用的状态的下一状态如下:

1100→1101 1101→1110 1110→0000
1111→0000 0111→1000 1011→0100 0000→0001

状态转移图如题 5-25 解图(5)所示。可以自启动。逻辑图如题 5-25 解图(6)所示。



题 5-25 解图(5) 题 5-25(2)的状态转移图



题 5-25 解图(6) 题 5-25(2)的逻辑图


5-26 设计一个可控同步计数器, M_1, M_2 为控制信号, 要求:

- (1) $M_1 M_2 = 00$ 时, 维持原状态;
- (2) $M_1 M_2 = 01$ 时, 实现模 2 计数;
- (3) $M_1 M_2 = 10$ 时, 实现模 4 计数;
- (4) $M_1 M_2 = 11$ 时, 实现模 8 计数。

解: 见【例 5.3.3】。

5-27 设计一个具有两种功能的五进制计数器: 当控制信号 $E=0$ 时, 每输入一个时钟脉冲加 1, 即 $0000 \rightarrow 0001 \rightarrow 0010 \rightarrow 0011 \rightarrow 0100 \rightarrow 0000$ 。而当控制信号 $E=1$ 时, 每输入一个时钟脉冲加 2, 也就是状态变化为 $0000 \rightarrow 0010 \rightarrow 0100 \rightarrow 0110 \rightarrow 1000 \rightarrow 0000$ 。触发器使用 JK 触发器。

解: 根据设计要求得到的状态转移图如图 5-27 解图(1)所示(除已经标注的转移方向外, 其他转移方向按任意处理)。根据状态图获得的状态表如题 5-27 解表。




题 5-27 解图(1) 题 5-27 的卡诺图

题 5-27 解表 题 5-27 的状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	$E=0$				$E=1$			
				Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1	0	0	1	0
0	0	0	1	0	0	1	0	ϕ	ϕ	ϕ	ϕ
0	0	1	0	0	0	1	1	0	1	0	0
0	0	1	1	0	1	0	0	ϕ	ϕ	ϕ	ϕ
0	1	0	0	0	0	0	0	0	1	1	0
0	1	1	0	ϕ	ϕ	ϕ	ϕ	1	0	0	0
1	0	0	0	ϕ	ϕ	ϕ	ϕ	0	0	0	0


根据状态转移表得到卡诺图,如题 5-27 解图(2)所示。



题 5-27 解图(2) 题 5-27 的卡诺图

化简卡诺图可得到状态转移方程和激励方程,根据激励方程得到的逻辑图如题 5-27 解图(3)所示。

$$\begin{cases} Q_3^{n+1} = Q_2^n Q_1^n \overline{Q_3^n} \\ Q_2^{n+1} = \overline{Q_2^n} (Q_1^n E + Q_1^n Q_0^n) + Q_2^n \overline{Q_1^n} E \\ Q_1^{n+1} = \overline{Q_1^n} (\overline{Q_3^n} E + \overline{Q_3^n} Q_0^n) + Q_1^n E Q_0^n \\ Q_0^{n+1} = \overline{E} \cdot \overline{Q_2^n} \cdot \overline{Q_0^n} \end{cases} \Rightarrow \begin{cases} J_3 = Q_2^n Q_1^n & K_3 = 1 \\ J_2 = Q_1^n (Q_0^n + E) & K_2 = \overline{E} \overline{Q_1^n} \\ J_1 = \overline{Q_3^n} (E + Q_0^n) & K_1 = E + Q_0^n \\ J_0 = \overline{E} + \overline{Q_2^n} & K_0 = 1 \end{cases}$$



题 5-27 解图(3). 题 5-27 的逻辑图

5-28 用 JK 触发器设计具有以下特点的计数器:

- (1) 计数器有两个控制输入 C_1 和 C_2 , C_1 用以控制计数器的模数, C_2 用以控制计数的增减;
- (2) 若 $C_1 = 0$ 计数器的 $M = 3$; 如果 $C_1 = 1$, 则计数器为 $M = 4$;
- (3) 若 $C_2 = 0$, 则为加法计数, 若 $C_2 = 1$, 则为减法计数。作出状态表, 并画出计数器逻辑图。


辑图。

解: 设模 3 时, 使用状态为 00, 01, 10; 模 4 时使用状态为 00, 01, 10, 11。根据设计要求得到的状态转移表, 如题 5-28 解表所示。

题 5-28 解表 题 5-28 的状态转移表


Q_1^n	Q_0^n	C_1	C_2	C_1	C_2	C_1	C_2	C_1	C_2
		0	0	0	1	1	0	1	1
		Q_1^{n+1}	Q_0^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	1	1	0	0	1	1	1
0	1	1	0	0	0	1	0	0	0
1	0	0	0	0	1	1	1	0	1
1	1	ϕ	ϕ	ϕ	ϕ	0	0	1	0

根据状态转移表得到卡诺图, 如题 5-28 解图(1)所示。



题 5-28 解图(1) 题 5-28 的卡诺图

化简卡诺图可得到状态转移方程和激励方程, 根据激励方程得到的逻辑图如题 5-28 解图(2)所示。




题 5-28 解图(2) 题 5-28 的逻辑图

$$\begin{cases} Q_1^{n+1} = (C_2 \oplus Q_0^n) \overline{Q_1^n} + (C_2 Q_0^n + C_1 \overline{C_2} \cdot \overline{Q_0^n}) Q_1^n \\ Q_0^{n+1} = (\overline{C_2} \overline{Q_1^n} + C_2 Q_1^n + C_1) \overline{Q_0^n} \end{cases} \Rightarrow \begin{cases} J_1 = C_2 \oplus Q_0^n, & K_1 = \overline{C_2 Q_0^n + C_1 \overline{C_2} \cdot \overline{Q_0^n}} \\ J_0 = C_2 \oplus Q_1^n + C_1, & K_0 = 1 \end{cases}$$

5-29 采用 D 触发器设计移存型具有自启动特性的同步计数器:

- (1) 模 5; (2) 模 12。

解:(1) 在没有给定使用状态时,可依照移存型计数器的状态变化规律选择其状态。移存型计数器在每个状态下,只可能转移到两个状态(非移存型计数器则可转向任意其他状态)。3个触发器的状态转移方向如题 5-29 解图(1)所示的状态转移图。对于模值为 5 的计数器,可从图中按照转移方向顺序选取构成循环的 5 个状态。本题选择的状态见图中的虚线部分。若需要增加或减少状态,可修改转移方向。例如:当需要实现模 6 计数器时,可将图中 011→110 的转移方向变为 011→111→110 即可。模 5 计数器的 D_0 真值表如题 5-29 解表所示。



题 5-29 解图(1) 3 个触发器构成移存型计数器的状态转移方向

题 5-29 解表 题 5-29(1)的 D_0 真值表


Q_2^i	Q_1^i	Q_0^i	D_0
0	0	1	1
0	1	1	0
1	1	0	0
1	0	0	0
0	0	0	1

根据状态转移表得到卡诺图,如题 5-29 解图(2)所示。


化简卡诺图可得到激励方程:

$$D_0 = \overline{Q_2^i} \cdot \overline{Q_1^i}$$

3 个不使用状态的下一状态为 010→100 111→110 101→010,电路可以自启动。根据激励方程得到的逻辑图如题 5-29 解图(3)所示。



题 5-29 解图(2) 题 5-29(1)的卡诺图



题 5-29 解图(3) 题 5-29(1)的逻辑图

(2) 见【例 5.3.4】。

5-30 若用移位寄存器构成的序列信号发生器产生序列 0100101,(1)需要几个触发

器? 作出状态转移表。(2)画出实现的逻辑图。

解:见【例 5.3.5】。

5-31 采用 4 级 D 触发器构成移存型序列信号发生器,要求:

- (1) 当初始状态预置为 $Q_3Q_2Q_1Q_0=0110$ 时,产生序列信号 011,011...
- (2) 当初始状态预置为 $Q_3Q_2Q_1Q_0=1111$ 时,产生序列信号 1111000,1111000...
- (3) 当初始状态预置为 $Q_3Q_2Q_1Q_0=1000$ 时,产生序列信号 100010,100010...
- (4) 当初始状态预置为 $Q_3Q_2Q_1Q_0=0000$ 时,产生全 0 序列信号。

(见【例 5.3.6】)


5-32 设计产生循环长度为 N 的序列信号发生器。

- (1) $N=12$;
- (2) $N=21$ 。

解:本题没有给出具体序列内容,因此,只要为周期为 12 的计数器即可。设计可以采用如下三种方法。方法一:设计一个周期为 12 的计数型计数器;用任意一个触发器作为输出即可(具体方法可参照题 5-20(b))。方法二:设计一个周期为 12 的移存型计数器;用任意一个触发器作为输出即可(具体方法可参照【例 5.3.4】)。方法三:使用周期为 15 的伪随机(M)序列发生器,然后缩短为 12。可使用 D 或 JK 触发器。本题采用方法三。


(1) 使用 $M=15$ 的伪随机序列发生器,然后缩短为 12。取触发器 $k=4$,用 $Q_0 \oplus Q_3$ 作为反馈输入。触发器采用 JK 触发器,直接获得异或。

根据 $Q_0 \oplus Q_3$ 可计算出其序列为 111101011001000,111101011001000...从触发器的状态为 1111 开始,找到第 13 个状态(0001),在该状态下产生一个置位信号,使所有触发器置“1”。得到的序列为 111101011001,111101011001...逻辑图如题 5-32 解图(1)所示。




题 5-32 解图(1) 题 5-32(1)的逻辑图

(2) 先用 5 个 D 触发器构成序列信号长度为 31 的 M 序列信号发生器,其 FF_4 的输出序列为 1111100110100100001010111011000,1111100110100100001010111011000,...。要构成 $N=21$ 的序列信号输出,可从 11111 开始,找到第 22 个状态(01110),在此状态下译码输出低电平,使所有触发器置位(11111)。逻辑图如题 5-32 解图(2)所示。



题 5-33 解图 题 5-33 的状态转移图

5-34 分析题 5-34 图所示同步时序电路,作出状态转移表和状态图。当输入序列 X 为 01011010 时,给出相应的输出序列。设初始状态为 000。



题 5-34 图

解:根据电路和触发器的特征方程,得到状态方程为

$$\begin{cases} Q_0^{n+1} = X \oplus Q_0^n \\ Q_1^{n+1} = Q_0^n \oplus Q_1^n \\ Q_2^{n+1} = (X \cdot Q_0^n \cdot Q_1^n) \oplus Q_2^n \end{cases}$$

输出方程为


$$Z = Q_0^n Q_2^n$$

根据状态方程和输出方程,可得状态转移表,如题 5-34 解表所示。

题 5-34 解表 题 5-34 的状态转移表

			$X=0$			$X=1$			Z
Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	
0	0	0	0	0	0	0	0	1	0
0	0	1	0	1	1	0	1	0	0
0	1	0	0	1	0	0	1	1	0
0	1	1	0	0	1	1	0	0	0
1	0	0	1	0	0	1	0	1	0
1	0	1	1	1	1	1	1	0	1
1	1	0	1	1	0	1	1	1	0
1	1	1	1	0	1	0	0	0	1

状态转移图如题 5-34 解图所示。当输入序列 X 为 01011010 时,相应的输出序列为 00000110(如题 5-34 解图中虚线)。




题 5-34 解图 题 5-34 的状态转移图

5-35 作出“101”序列信号检测器的状态表,凡收到输入序列 101 时,输出就为 1,并规定检测的 101 序列不重叠,例如:

X:010101101

Z:000100001

解:设 A 为初始状态,根据要求可画出状态图,如题 5-35 解图所示。状态表如题 5-35 解表所示。



题 5-35 解图 题 5-35 的状态图

题 5-35 解表 题 5-35 的状态表


X \ S	0	1
	A	B
A	A/0	B/0
B	C/0	B/0
C	A/0	A/1

5-36 作出序列信号检测器的状态表,凡收到输入序列为“001”或“011”时输出为 1,规定被检测的序列不重叠,例如:

X:10011011

Z:00010001

解:设 A 为初始状态,根据要求可画出状态图,如题 5-36 解图所示。状态表如题 5-36 解表所示。




题 5-36 解图 题 5-36 的状态图

题 5-36 解表 题 5-36 的状态表

X \ S	0	1
	A	B
A	B/0	A/0
B	C/0	D/0
C	C/0	A/1
D	B/0	A/1

5-37 同步时序电路有一个输入端和一个输出端,输入为二进制序列 $X_0, X_1, X_2, \dots$ 当输入序列中 1 的数目为奇数时输出为 1,作出这个时序奇偶校验电路的状态图和状态表。

解:设电路的初始状态为 P,表示偶数个 1,另设状态 Q 表示奇数个 1。根据要求可画出状态图,如题 5-37 解图所示。状态表如题 5-37 解表所示。




题 5-37 解图 题 5-37 的状态图

题 5-37 解表 题 5-37 的状态表

S ⁿ	S ⁿ⁺¹		Y	
	X=0	X=1	X=0	X=1
P	P	Q	0	1
Q	Q	P	1	0

5-38 同步时序电路用来对串行二进制输入进行奇偶校验,每检测 5 位输入,输出 1 个结果;当 5 位输入中 1 的数目为奇数时,在最后 1 位的时刻输出 1。作出状态图和状态表。

解: 设 A 为初始状态。 B 、 D 、 F 、 H 分别表示第 1、2、3、4 位且偶数个 1; C 、 E 、 G 、 I 分别表示第 1、2、3、4 位且奇数个 1。根据要求可画出状态图,如题 5-38 解图所示。状态表如题 5-38 解表所示。



题 5-38 解图 题 5-38 的状态图


题 5-38 解表 题 5-38 的状态表

S^n	S^{n+1}		Y	
	$X=0$	$X=1$	$X=0$	$X=1$
A	B	C	0	0
B	D	E	0	0
C	E	D	0	0
D	F	G	0	0
E	G	F	0	0
F	H	I	0	0
G	I	H	0	0
H	A	A	0	1
I	A	A	1	0

5-39 设计一个时序电路,只有在连续两个或两个以上时钟作用期间,两个输入信号 X_1 和 X_0 一致时,输出信号才是 1,其余情况输出为 0。

解: 设 A 状态为初始状态, B 状态为检测到第一个 00 或 11 并记忆。根据要求可画出状态图,如题 5-39 解图(1)所示。状态表如题 5-39 解表(1)所示。

原始状态图:



题 5-39 解图(1) 题 5-39 的状态图

题 5-39 解表(1) 题 5-39 的状态表

S^n	S^{n+1}/Z			
	$X_1 X_0 = 00$	$X_1 X_0 = 01$	$X_1 X_0 = 11$	$X_1 X_0 = 10$
A	B/0	A/0	B/0	A/0
B	B/1	A/0	B/1	A/0

进行状态编码,令 $A=0$, $B=1$,则状态转移表如题 5-39 解表(2)所示。

题 5-39 解表(2) 题 5-39 的状态转移表

Q^n	Q^{n+1}/Z			
	$X_1 X_0 = 00$	$X_1 X_0 = 01$	$X_1 X_0 = 11$	$X_1 X_0 = 10$
0	1/0	0/0	1/0	0/0
1	1/1	0/0	1/1	0/0

根据状态转移表作出卡诺图并化简,卡诺图如题 5-39 解图(2)所示。

状态方程和输出方程为

$$\begin{cases} Q^{n+1} = X_1 \odot X_0 \\ Z = X_1 X_0 Q^n + \overline{X_1} \cdot \overline{X_0} Q^n = (X_1 \odot X_0) Q^n \end{cases}$$


根据状态方程和输出方程,获得如题 5-39 解图(3)所示的逻辑电路。

$X_1 X_0$	00	01	11	10
Q^n				
0	1	0	1	0
1	1	0	1	0

$X_1 X_0$	00	01	11	10
Q^n				
0	0	0	0	0
1	1	0	1	0

Q^{n+1}

Z



题 5-39 解图(2) 题 5-39 的卡诺图

题 5-39 解图(3) 题 5-39 的逻辑电路

5-40 对下列原始状态表进行简化,并设计其时序逻辑电路(如不能简化,直接设计电路)。

S^n	S^{n+1}		Z	
	$X=0$	$X=1$	$X=0$	$X=1$
A	A	B	0	0
B	C	A	0	1
C	B	D	0	1
D	D	C	0	0

(a)

S^n	S^{n+1}		Z	
	$X=0$	$X=1$	$X=0$	$X=1$
A	B	H	0	0
B	E	C	0	1
C	D	F	0	0
D	G	A	0	1
E	A	H	0	0
F	E	B	1	1
G	C	F	0	0
H	G	D	1	1

(b)

解:(a) 通过隐含表进行简化。如题 5-40 解表(1)所示为题 5-40(a)的隐含表。

AD 及 BC 可合并。简化后的状态表如题 5-40 解表(2)所示。

题 5-40 解表(1) 题 5-40(a)的隐含表

B	X	
C	X	AD BC
D	AD BC	X

A

B

C

题 5-40 解表(2) 题 5-40(a)简化后的状态表

S^n	S^{n+1}		Z	
	$X=0$	$X=1$	$X=0$	$X=1$
A	A	B	0	0
B	B	A	0	1


给 $A=0, B=1$ 的编码, 编码后得到的状态转移表如题 5-40 解表(3)所示。

使用 D 触发器得到状态方程、激励方程和输出方程, 并获得如题 5-40 解图(1)所示的逻辑电路。

$$\begin{cases} Q^{n+1} = Q^n \oplus X \\ Z = Q^n \cdot X \end{cases} \Rightarrow D = Q^n \oplus X$$

题 5-40 解表 3 题 5-40(a) 的状态转移表

S^n	S^{n+1}		Z	
	$X=0$	$X=1$	$X=0$	$X=1$
Q^n	Q^{n+1}	Q^{n+1}		
0	0	1	0	0
1	1	0	0	1



题 5-40 解图(1) 题 5-40(a) 的逻辑电路

(b) 通过隐含表进行简化。题 5-40 解表(4)所示为题 5-40(b) 的隐含表。

令 $a=AC, b=BD, c=EG, d=HF$, 简化后的状态表如题 5-40 解表(5)所示。

题 5-40 解表(4) 题 5-40(b) 的隐含表

B	X						
C	BD HF	X					
D	X	EG AC	X				
E	AB	X	AD HK	X			
F	X	X	X	X	X		
G	BC HF	X	CD	X	AC HF	X	
H	X	X	X	X	X	EG BD	X
	A	B	C	D	E	F	G

题 5-40 解表(5) 题 5-40(b) 简化后的状态表

S^n	S^{n+1}		Z	
	$X=0$	$X=1$	$X=0$	$X=1$
a	b	d	0	0
b	c	a	0	1
c	a	d	0	0
d	c	b	1	1

令 $a=00, b=01, c=10, d=11$, 编码后得到的状态转移表如题 5-40 解表(6)所示。


题 5-40 解表(6) 题 5-40(b) 的状态转移表

S^n		S^{n+1}				Z	
		$X=0$		$X=1$		$X=0$	$X=1$
Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Q_1^{n+1}	Q_0^{n+1}		
0	0	0	1	1	1	0	0
0	1	1	0	0	0	0	1
1	0	0	0	1	1	0	0
1	1	1	0	0	1	1	1


根据状态转移表, 画出卡诺图进行简化, 如题 5-40 解图(2)所示。

从卡诺图可以得到状态方程、激励方程、输出方程, 并获得如题 5-40 解图(3)所示的逻辑电路。

$$\begin{cases} Q_1^{n+1} = Q_0^n \oplus X \\ Q_0^{n+1} = \overline{Q_1^n} \cdot \overline{Q_0^n} + Q_1^n X \\ Z = Q_0^n X + Q_1^n Q_0^n \end{cases} \Rightarrow \begin{cases} D_1 = Q_0^n \oplus X \\ D_0 = \overline{Q_1^n} \cdot \overline{Q_0^n} + Q_1^n X \end{cases}$$



题 5-40 解图(2) 题 5-40(b)的卡诺图



题 5-40 解图(3) 题 5-40(b)的逻辑电路

5-41 按下列给定的状态转移表,设计异步计数器。

序号	A	B	C	D
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	1	0	0	0
8	1	0	0	1
9	1	0	1	0

(a)

序号	A	B	C	D
0	0	0	0	0
1	1	1	1	1
2	1	1	1	0
3	1	1	0	1
4	1	1	0	0
5	0	1	1	1
6	0	1	1	0
7	0	0	1	1
8	0	0	1	0
9	0	0	0	1

(b)

解:

(a) 作出状态转移表,如题 5-41 解表(1)所示。

题 5-41 解表(1) 题 5-41(a)的状态转移表


CP	Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	0	1
1	0	0	0	1	0	0	1	0
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	1	0	0
4	0	1	0	0	0	1	0	1
5	0	1	0	1	0	1	1	0
6	0	1	1	0	1	0	0	0
7	1	0	0	0	1	0	0	1
8	1	0	0	1	1	0	1	0
9	1	0	1	0	0	0	0	0

分析:第一级触发器接外部时钟,FF₁的状态变化发生在1,3,5,6,8,9时刻,第一级的输出不能满足要求,其时钟仍选外部时钟;FF₂的状态变化发生在3,6时刻,此时,Q₁有下降沿,可用Q₁输出作为其时钟(使用下降沿触发器);FF₃的状态变化发生在6,9时刻,也可用Q₁输出作为时钟。简化后的状态转移表如题5-41解表(2)所示。

题5-41解表(2) 题5-41(a)简化后的状态转移表

CP	Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	ϕ	ϕ	0	1
1	0	0	0	1	ϕ	ϕ	1	0
2	0	0	1	0	ϕ	ϕ	1	1
3	0	0	1	1	0	1	0	0
4	0	1	0	0	ϕ	ϕ	0	1
5	0	1	0	1	ϕ	ϕ	1	0
6	0	1	1	0	1	0	0	0
7	1	0	0	0	ϕ	ϕ	0	1
8	1	0	0	1	ϕ	ϕ	1	0
9	1	0	1	0	1	0	0	0


作出卡诺图并化简,如题5-41解图(1)所示。



题5-41解图(1) 题5-41(a)的卡诺图

于是获得状态方程和激励方程。逻辑图如题5-41解图(2)所示。

$$\begin{cases} Q_3^{n+1} = Q_2^n \overline{Q_3^n} \\ Q_2^{n+1} = \overline{Q_2^n} \cdot \overline{Q_3^n} \\ Q_1^{n+1} = \overline{Q_1^n} Q_0^n + \overline{Q_3^n} \cdot \overline{Q_2^n} Q_1^n \overline{Q_0^n} \\ Q_0^{n+1} = \overline{Q_1^n} \cdot \overline{Q_0^n} + \overline{Q_3^n} \cdot \overline{Q_2^n} \cdot \overline{Q_0^n} \end{cases} \Rightarrow \begin{cases} J_3 = Q_2^n, K_3 = 1 \\ J_2 = \overline{Q_3^n}, K_2 = 1 \\ J_1 = Q_0^n, K_1 = \overline{Q_3^n} \cdot \overline{Q_2^n} \cdot \overline{Q_0^n} \\ J_0 = \overline{Q_1^n} \overline{Q_3^n} \cdot \overline{Q_2^n}, K_0 = 1 \end{cases}$$



题 5-41 解图(2) 题 5-41(a)的逻辑图

(b) 作出状态转移表,如题 5-41 解表(3)所示。

题 5-41 解表(3) 题 5-41(b)的状态转移表


CP	Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1	1	1	1
1	1	1	1	1	1	1	1	0
2	1	1	1	0	1	1	0	1
3	1	1	0	1	1	1	0	0
4	1	1	0	0	0	1	1	1
5	0	1	1	1	0	1	1	0
6	0	1	1	0	0	0	1	1
7	0	0	1	1	0	0	1	0
8	0	0	1	0	0	0	0	1
9	0	0	0	1	0	0	0	0

分析:第一级触发器接外部时钟;FF₁的状态变化发生在 0,2,4,8 时刻,可用 Q₀ 的上升沿作为时钟;FF₂的状态变化发生在 0,6 时刻,也可用 Q₀ 作为时钟;FF₃的状态变化发生在 0,4 时刻,可用 Q₁ 输出上升沿作为时钟。简化后的状态转移表如题 5-41 解表(4)所示。

题 5-41 解表(4) 题 5-41(b)简化后的状态转移表

CP	Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1	1	1	1
1	1	1	1	1	ϕ	ϕ	ϕ	0
2	1	1	1	0	ϕ	1	0	1
3	1	1	0	1	ϕ	ϕ	ϕ	0
4	1	1	0	0	0	1	1	1
5	0	1	1	1	ϕ	ϕ	ϕ	0
6	0	1	1	0	ϕ	0	1	1
7	0	0	1	1	ϕ	ϕ	ϕ	0
8	0	0	1	0	ϕ	0	0	1
9	0	0	0	1	ϕ	ϕ	ϕ	0


作出卡诺图并化简,如题 5-41 解图(3)所示。



题 5-41 解图(3) 题 5-41(b)的卡诺图

于是获得状态方程和激励方程。逻辑图如题 5-41 解图(4)所示。

$$\begin{cases} Q_3^{n+1} = \overline{Q_3^n} \\ Q_2^{n+1} = \overline{Q_1^n} \cdot \overline{Q_2^n} + Q_3^n Q_2^n \\ Q_1^{n+1} = \overline{Q_1^n} + \overline{Q_3^n} Q_2^n Q_1^n \\ Q_0^{n+1} = \overline{Q_0^n} \end{cases} \Rightarrow \begin{cases} J_3 = K_3 = 1 \\ J_2 = \overline{Q_1^n}, K_2 = \overline{Q_3^n} \\ J_1 = 1, K_1 = \overline{Q_3^n} Q_2^n \\ J_0 = K_0 = 1 \end{cases}$$



题 5-41 解图(4) 题 5-41(b)的逻辑图

第 6 章 中规模时序集成电路及应用

本章主要介绍了常用计数器、移位寄存器等中规模时序集成电路内部逻辑电路的构成、基本功能及应用。根据需要,中规模时序集成电路芯片可进行功能的扩展并实现数字系统中各种需求的功能电路。

中规模计数器分为异步计数器和同步计数器。异步计数器的内部触发器使用非同一时钟触发,内部电路较为简单。一般异步计数器级联成较大模值的计数器时,使用异步级联。异步计数器相对同步计数器工作速度较低。

同步计数器内部的所有触发器使用同一时钟源,内部电路稍微复杂。与异步计数器相比,一般同步计数器具有更多的控制端和工作模式,例如复位、预置、加计数、减计数控制、计数控制使能等。

中规模移位寄存器多数可以在控制端的控制下,实现移位和置数功能,因此可以实现数据的串行输入串行输出(串入串出)、串行输入并行输出(串入并出)、并行输入串行输出(并入串出)和并行输入并行输出(并入并出)4种工作方式。利用移位寄存器,可以实现计数器、序列信号发生器、数据的串/并和并/串变换等。

利用计数器、移存器、寄存器以及组合逻辑芯片(如译码器、数据选择器等)组合设计,除可以实现上面所提及的计数器、数据的串/并和并/串变换器、序列信号发生器外,还可以实现其他各种功能电路,如脉冲分配器等。

6.1 教学要求

(1) 了解同步计数器、异步计数器、移存器等中规模时序逻辑电路的内部结构,掌握分析简单内部电路功能的分析方法。

(2) 掌握中规模时序逻辑电路各种功能控制端的作用和使用方法,通过功能表和时序图能够了解芯片的基本功能,并能够正确应用。

(3) 掌握由计数器芯片构成时序电路的功能分析,掌握同步级联和异步级联方法,并能够使用同步复位法、同步预置法、异步复位法、异步预置法构成任意进制计数器、序列信号发生器、脉冲分配器、分频器等。

(4) 掌握中规模移存器芯片构成电路的分析和设计方法,能够使用移存器芯片实现计数器、序列信号发生器、分频器、串/并及并/串变换器等电路的设计。

(5) 通过计数器、移存器、寄存器芯片以及组合逻辑芯片(如译码器、数据选择器等)实现较为复杂的功能电路设计。

6.2 基本知识点

6.2.1 中规模异步计数器

中规模异步计数器的内部结构通常比较简单,特点是内部的触发器不是使用统一时钟,有些异步计数器采用组合式的结构设计,由两个相对独立的计数器来构成整个的计数器芯片。

1. 74LS92

74LS92 由模 2 和模 6 计数器组成的异步计数器,内部逻辑电路如图 6.2.1 所示,其功能表如表 6.2.1 所示。




图 6.2.1 74LS92 的内部逻辑电路

表 6.2.1 74LS92 的逻辑功能

R_{01}	R_{02}	CK_A	CK_B	Q_D	Q_C	Q_B	Q_A
1	1	ϕ	ϕ	0	0	0	0
ϕ	1	$\downarrow$	0	二进制计数			
		0	$\downarrow$	六进制计数			
	0	$\downarrow$	Q_A	0	0	0	0
				0	0	0	1
				0	0	1	0
				0	0	1	1
				0	1	0	0
				0	1	0	1
				1	0	0	0
				1	0	0	1
0	ϕ	$\downarrow$	Q_A	1	0	1	0
				1	0	1	1
				1	1	0	0
				1	1	0	1

74LS92 内部电路中,模 2 和模 6 计数器也可以叫做 2 分频和 6 分频电路,即:当 CK_A 输入某一频率信号,可在 Q_A 获得其 2 分频输出信号,在 CK_B 输入某一频率信号,可在 Q_D 获得其 6 分频输出信号。

2. 74LS393

74LS393 是双 4 位二进制(十六进制)异步计数器,内部有两个完全相同的计数器,CLR 为高电平时异步复位,计数器为下降沿触发。每个计数器的逻辑电路如图 6.2.2(a)所示,引脚图如图 6.2.2(b)所示。




图 6.2.2 74LS393 内部逻辑电路及引脚图

6.2.2 中规模同步计数器

相对异步计数器,同步计数器种类较多,内部逻辑电路稍微复杂,功能各不相同,它们的多功能特性主要表现在以下几个方面。

1. 计数方式

(1) 加计数

该类同步计数器在时钟作用下实现加计数,典型的芯片有 4 位同步二进制加法计数器 74LS161、同步十进制计数器 74LS160 等。

(2) 减计数

该类同步计数器在时钟作用下实现减计数,参考芯片型号有 8 位同步二进制减计数器 CD74HC40103。

(3) 可逆计数

该类同步计数器可通过选择不同的时钟输入端或通过控制信号 $U/\overline{D}$ 实现加计数或减计数。74LS192 为可预置十进制可逆计数器,加减控制模式是双时钟控制,计数器有两个外部时钟输入端: $CKUP$ (或 CP_+) 和 $CKDW$ (或 CP_-),当外部时钟从 $CKUP$ 端输入时,为加法计数;当外部时钟从 $CKDW$ 输入时,为减法计数。74LS169 是可预置 4 位二进制可逆计数器,采用加/减控制端控制方式,当加/减控制端 $U/\overline{D}=1$ 时为加计数, $U/\overline{D}=0$ 时为减计数。

2. 预置功能

计数器的预置功能由一个预制控制端实现,多数计数器用 $\overline{LOAD}$ (或 $\overline{LD}$) 表示,低电平有效。预置方式分为同步预置和异步预置。

异步预置:只要预置控制信号有效,就立即实现预置,这时每个触发器的输出等于它的预置值,与时钟无关。74LS192 为异步预置的十进制可逆计数器,当预置控制输入 $\overline{LOAD}$ 为低电平时,将预置数据输入 A、B、C、D 传输到 4 个触发器的输出端。

同步预置:同步预置要求预置控制信号必须有效,同时要到有效时钟边沿到来时,才实现数据的预置,即:预置的实现与时钟同步。74LS161 为同步预置的 4 位二进制加法计数器。当预置控制输入 $\overline{LOAD}$ 为低电平、且有效触发沿出现时,将预置数据输入 A、B、C、D 传输到 4 个触发器的输出端。

部分芯片既具有同步预置功能,也具有异步预置功能,如 74ALS561 有两个预置端 $\overline{ALOAD}$ 和 $\overline{SLOAD}$,分别实现异步预置和同步预置。

3. 复位功能

复位也称为“清零”或“置零”。复位也分异步复位和同步复位,异步复位与时钟无关,只要复位信号到达就立即复位。同步复位除需要复位信号有效外,还必须在时钟的有效边沿到来才能实现复位。

74LS161 为异步复位的 4 位二进制加法计数器;74LS192 为异步复位的十进制可逆计数器。

74LS163 为可预置的 4 位二进制同步计数器,其复位为同步复位方式。

74ALS561 有两个复位端 $\overline{ACLR}$ 和 $\overline{SCLR}$,分别实现异步复位和同步复位。

4. 进位、借位信号输出功能

同步计数器芯片通常设计有进位(借位)信号输出功能。当加法计数器进入最大值状态时会产生一个进位输出信号;当减法计数进入最小值状态时会产生一个借位输出信号。进位/借位输出一般都是宽度等于一个时钟周期的脉冲,脉冲的极性(正脉冲或负脉冲)取决于具体的芯片。

4 位二进制加法计数器 74LS161 的进位输出是在全 1 状态时输出高电平。

可逆计数器 74LS192 的进位/借位输出分开给出,进位输出是 $\overline{CO}$,加法计数进入状态 1001 时产生一个时钟周期宽度的负脉冲输出。借位输出是 $\overline{BO}$,减法计数进入状态 0000 时产生一个时钟周期宽度的负脉冲输出。

可逆计数器 74LS169 的进位/借位输出使用同一个输出端,为 $\overline{RCO}$ 。当加计数状态为 1111 时,或减计数达到 0000 状态, $\overline{RCO}$ 端输出宽度为一个时钟周期的负脉冲。

5. 计数控制(计数使能)

中规模计数器一般都有两个计数控制输入:ENP 和 ENT(或 $\overline{ENP}$ 、 $\overline{ENT}$),可以通过这两个输入来控制计数是否进行。

当 ENP 和 ENT 均为 1 时(或 $\overline{ENP}$ 、 $\overline{ENT}$ 均为 0 时)计数器处于正常计数状态。

当 ENP=0 且 ENT=1 时(或 $\overline{ENP}=1$ 、 $\overline{ENT}=0$ 时)计数器处于保持状态,并且进位或借位的状态也被保持。

当 ENT=0,且无论 ENP 接什么电平时(或 $\overline{ENT}=1$ 无论 $\overline{ENP}$ 接什么电平时)计数器计数状态被保持,但进位或借位的状态不被保持。

6.2.3 中规模计数器的应用

1. 单片计数器构成小于最大计数模值的任意进制计数器

利用预置和复位控制端,通过适当地连接或加入简单的门电路,中规模计数器都可以构

成小于其最大计数周期的任意进制计数器。

(1) 复位法

复位法需要计数器具有复位控制端。复位法的基本思想是计数器从被复位后的初始状态开始计数,到达所需模值的计数状态时,通过组合逻辑电路产生复位信号,将此复位信号加到计数器的复位输入端,使计数器回到初始状态。

① 异步复位

如果计数器是最大模值为 N 、具有异步复位功能的计数器,要求设计一个计数模值是 $M(M < N)$ 的计数器时,可设初始状态是第一个状态(通常是 0000;如果使用 74LS90,也可使用 1001 作为初始状态),当计数到第 $M+1$ (对应加计数时,对应状态 M) 个状态时产生复位信号。由于复位是异步的,复位信号将立即起作用,第 $M+1$ 个状态只会存在非常短的时间,然后就回到初始状态,也就是初始状态和第 $M+1$ 状态在一个时钟周期中。

② 同步复位

如果计数器是同步复位,要求计数模值是 M ,则要求从初始状态开始,计数到第 M 个状态产生复位信号。这个复位信号只是为复位准备了复位的条件,要到下一次时钟有效边沿到来时,才能实现复位。也就是第 M 个状态也占一个时钟周期。

(2) 预置法

预置法设计计数器的方式与复位法基本相同,只是第一状态不是全零状态,而是预置值。可先任意确定一个预置值(状态),从该预置值开始,计数到满足模值等于 M 的状态时,通过组合逻辑电路产生预置信号,将此预置信号加到计数器的预置输入端,使计数器回到初始的预置状态。

① 异步预置

如果计数器是最大模值为 N 、具有异步预置功能的计数器,要求设计一个计数模值是 $M(M < N)$ 的计数器时,可将任意确定的预置值作为第一个状态,当计数到第 $M+1$ 个状态时产生预置信号。由于预置是异步的,预置信号将立即起作用,第 $M+1$ 个状态只会存在非常短的时间,然后就回到初始预置状态。

② 同步预置

如果计数器是同步预置,要求计数模值是 M ,则从初始预置状态开始,计数到第 M 个状态产生预置信号。

③ 利用进位/借位输出进行预置

为了简化设计,如果不要确定使用哪几个状态时,在按预置法构成模 M 计数器时,可以充分利用计数器的进位/借位信号,将计数的终止状态定为加计数时的最大值状态,或者减计数时的最小值状态。在该状态时,计数器会产生一个进位脉冲或借位脉冲,用这个进位或借位脉冲可以作为预置的控制信号,也就不再需要通过组合逻辑电路来产生预置控制信号了。

利用进位/借位输出进行预置的预置值确定方法是:假设计数器的最大计数值是 N ,要求的计数模值是 M ,则预置状态如下。

- 加计数、异步预置:预置值 $= N - M - 1$ 。
- 加计数、同步预置:预置值 $= N - M$ 。
- 减计数、异步预置:预置值 $= M$ 。

- 减计数、同步预置:预置值 $=M-1$ 。

(3) 例题

【例 6.2.1】 同步 4 位二进制计数器 74LS161 构成的计数器如图 6.2.3 所示,分析该计数器的模值及所使用的计数状态。




图 6.2.3 74LS161 构成的计数器

解:因为 74LS16 具有异步复位和同步预置功能,从图中看出,该电路同时使用复位法和预置法构成计数器。

芯片复位后,初始状态为 0000,当出现状态 0110 时,芯片实现同步预置,在此过程中使用了 7 个状态(0000—0110)。同步预置的预置值为 1100,当芯片进入 1111 时产生异步复位。从预置值开始到复位使用了 3 个状态(1100,1101,1110)。

结论:该计数器为十进制计数器,使用状态为 0,1,2,3,4,5,6,12,13,14。

2. 中规模计数器的级联

通过多片计数器的级联可获得更大计数周期的计数器。级联方式有异步级联和同步级联。

(1) 异步级联

异步级联是用前级计数器的输出作为后一级计数器的时钟信号。前级计数器的输出可以是触发器的输出,也可以是前级的进位、借位输出。无论是异步计数器还是同步计数器,通过异步级联方式进行级联后,整体为异步计数器。

图 6.2.4 为两个同步计数器 74160 通过异步级联实现的一百进制计数器,整体成为异步计数器。通过非门将第一片 74160 C 端(进位位)输出反相,使得第一片完成一个完整的计数周期后给第二片 74160 一个有效上升时钟沿。




图 6.2.4 74160 通过异步级联实现一百进制计数器

(2) 同步级联

同步级联,是将外部时钟同时连接到各计数器的时钟输入端,使得各级计数器中的触发器在同一时钟下同步转换状态。同步级联时,通常使用前级的输出(触发器的输出或进位/借位输出)控制后级的计数使能端 $\overline{\text{ENP}}$ 和 $\overline{\text{ENT}}$ (或者是 ENP 和 ENT),使后级实现保持或计数工作。

图 6.2.5 所示电路是通过同步级联将两片 74LS169 计数器先构成二百五十六进制计数器,然后通过同步预置构成的模值为 101 的计数器。




图 6.2.5 74LS169 同步级联构成一百零一进制计数器(同时使用 $\overline{\text{ENP}}$ 和 $\overline{\text{ENT}}$)

该电路的预置值为十进制的 155,对应的等值二进制数是 1001,1011。电路状态在 1111,1111 时实现同步预置。需要注意的是,第二片刚刚进入 1111 状态后,由于前一级的控制使能信号立即消失,即: $\overline{\text{ENP}}$ 和 $\overline{\text{ENT}}$ 同时恢复为高电平,第二片的进位位不被保持,所以只有当整个电路的状态为 1111,1111 时第二片的 $\overline{\text{RCO}}$ 才为一个时钟周期的低电平,能使整个电路产生预置。

当只是用 $\overline{\text{ENP}}$ 作为使能控制端、 $\overline{\text{ENT}}$ 接低电平时,当第二片进入 1111 状态后, $\overline{\text{RCO}}$ 将被保持,此时需要加一个或门,使其只有两片的 $\overline{\text{RCO}}$ 均为低电平时才开始预置。电路如图 6.2.6 所示。




图 6.2.6 74LS169 同步级联构成一百零一进制计数器(只使用 $\overline{\text{ENP}}$)

6.2.4 中规模移位寄存器

中规模移位寄存器也是一类常用的中规模时序电路。移位寄存器可以有 4 种工作方式,串行输入/串行输出、串行输入/并行输出、并行输入/串行输出和并行输入/并行输出。其中串行输入/串行输出是所有的中规模移位寄存器都具有的工作方式。一般中规模移位寄存器的主要功能如下。

1. 移位方式选择

移位寄存器的移位方式有两种:左移方式和右移方式。根据定义:逻辑图中最低有效位(LSB)到最高有效位(MSB)的电路排列顺序应为从上到下、从左到右,因此低位到高位的数据移存为右移,高位到低位的移动为左移。若用 D 触发器构成移位寄存器,右移位寄存器的各级触发器的输入方程是:

$$D_0 = S_R$$

$$D_i = Q_{i-1}^n \quad (i=1, 2, \dots, N-1)$$

其中, S_R 是右移输入, N 是移位寄存器的位数。

同样,左移位寄存器的触发器输入方程是:

$$D_{N-1} = S_L$$

$$D_i = Q_{i+1}^n \quad (i=0, 1, 2, \dots, N-2)$$

其中, S_L 是左移输入, D_{N-1} 是最高位触发器的输入。

中规模移位寄存器有单方向移位的芯片,也有通过移位控制端控制实现双方向移位芯片。

74LS195 为 4 位右移的移位寄存器,74LS194 则是 4 位双向移位寄存器。

2. 并行预置

并行预置不是所有移位寄存器都具有此功能,只有具有并行预置功能的移位寄存器,才有并入串出的工作方式,或有并入并出的工作方式(同时需要并行输出端)。

74LS194、74LS195 均具有同步预置功能。

3. 串行输入方式

不同的芯片具有不同的串行输入方式:74LS194 为 D 触发器的方式输入(第一个触发器获得的数据与 D 的取值相同);74LS195 则为 JK 触发器的方式输入,通过 JK 的不同组合,可实现不同数据输入第一个触发器(输入值可以是 0 、 1 、 Q_0^n 、 $\overline{Q_0^n}$);74LS164 有两个相与的输入端,两个输入相与后作用到一个内部的 D 触发器(当两个输入均为 1 时输入为 1 ,否则为 0)。

4. 复位功能

多数的移位寄存器都具有异步复位(置零)功能,如 74LS194、74LS195、74LS164、74LS166 等均有异步复位功能。

6.2.5 中规模移存器的应用举例

1. 中规模移存器的扩展

【例 6.2.2】 用 JK 输入的移位寄存器 74LS195 构成 8 位移存器。

74LS195 是由 JK 触发器构成的右移寄存器,移位信号的输入端为 J 和 $\overline{K}$,有并行同步

预置和异步复位功能。移位寄存器的扩展方法较为简单,通常只需将时钟、控制端互联,并将前片移位寄存器的输出接至后片即可。74LS195 移位寄存器功能表如表 6.2.2 所示。扩展后的逻辑图如图 6.2.7 所示。

表 6.2.2 74LS195 移位寄存器功能表

$\overline{\text{CLR}}$	$\text{SH}/\overline{\text{LD}}$	CLK	J	$\overline{\text{K}}$	Q_A	Q_B	Q_C	Q_D
0	ϕ	ϕ	ϕ	ϕ	0	0	0	0
1	0	$\uparrow$	ϕ	ϕ	A	B	C	D
1	1	$\uparrow$	0	1	Q_A	Q_A	Q_B	Q_C
1	1	$\uparrow$	0	0	0	Q_A	Q_B	Q_C
1	1	$\uparrow$	1	1	1	Q_A	Q_B	Q_C
1	1	$\uparrow$	1	0	$\overline{Q_A}$	Q_A	Q_B	Q_C




图 6.2.7 两片 74LS195 构成 8 位移位寄存器

2. 中规模移存器构成串/并变换器

串行输入并行输出是多数移存器都具有的功能。完成数据的串行-并行转换的关键在于控制信号的产生,保证能够在所需的数据都移入移存器时实现数据的并行读取和输出。例如,数据的长度是 8 位,控制信号应该保证 8 位数据串行移入移位寄存器后,产生一个并行输出控制信号,将已经移入移位寄存器的 8 位数据并行输出到寄存器,供其他设备读取。

图 6.2.8 是实现 8 位串行数据转换为并行数据的一种控制方式。74LS164 移位寄存器实现串行输入和并行输出,用 8 位寄存器 74LS374 来存放并行的输出数据。

CP 为系统时钟,提供给 74LS164 用于数据移存,寄存器时钟 CP₁ 可由 CP 经 8 分频后获得。在 CP₁ 的上升沿 74LS374 将并行数据置入寄存器并保持至下一个有效时钟沿的到来。在 CP₁ 的上升沿之后可在 74LS164 的输入端提供第一个数据(数据 7),CP 的 0 号上升沿时进入移存器。当 7 号上升沿过后,8 个数据均进入到移存器,在 CP₁ 的上升沿 74LS374 将并行数据再次置入寄存器。




图 6.2.8 8 位串/并变换电路

3. 中规模移存器构成并/串变换器

数据的并/串变换可以通过对移存器并行数据置入,并在时钟的作用下逐位移出即可。并/串数据变换的关键是通过逻辑电路控制并行数据的置入时机,当前一组数据全部移出时开始置入第二组数据。图 6.2.9 所示电路中选用具有预置功能的 8 位移位寄存器 74LS166 实现数据的并/串变换。移存/预置输入端 $\overline{SH}/\overline{LD}$ 的信号可由时钟信号经 8 分频获得。在第 0 号时钟上升沿时实现数据的并行预置,预置后并行数据 D_7 将立即出现在输出端。经过 7 次移存后 D_0 已经送到了串行输出端,下一次时钟沿到达时再次预置。




图 6.2.9 74LS166 实现并-串出的功能

6.3 综合例题解析

【例 6.3.1】(习题 6-6) 图 6.3.1 所示是可变进制计数器,试分析当控制信号 A 为 1 和 0 时,各为几进制计数器并列出现状态转移表。

解:74161 为同步预置 4 位二进制加法计数器。电路中 $Y=0$ (或 $\bar{Y}=1$) 时产生预置信号,预置值为 0000。先求出 Y 的表达式:

$$Y = \overline{Q_3 Q_0 \bar{A} + Q_3 Q_1 Q_0 A}$$

$$\bar{Y} = Q_3 Q_0 \bar{A} + Q_3 Q_1 Q_0 A$$

分析可得,当预置以后,最先使 $\bar{Y}=1$ 的输出状态将使 74161 再次产生预置。

(1) 当 $A=0$ 且预置后,最先使 $\bar{Y}=1$ 的计数状态为 $Q_3 Q_2 Q_1 Q_0 = 1001$ 。因此使用的状态为

0000,0001,...,1001。计数周期为 10。状态转移表如表 6.3.1 所示。

(2) 当 $A=1$ 时,最先使得 $\bar{Y}=1$ 的计数状态为 $Q_3 Q_2 Q_1 Q_0 = 1011$ 。因此使用的状态为 0000,0001,0010,...,1011。计数周期为 12。状态转移表如表 6.3.2 所示。




图 6.3.1 可变进制计数器

表 6.3.1 $A=0$ 时计数器状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	0	0	0	0

表 6.3.2 $A=1$ 时计数器状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0
1	0	1	0	1	0	1	1
1	0	1	1	0	0	0	0

【例 6.3.2】(习题 6-22) 用一片同步计数器 74LS169 和一片 8 选 1 数据选择器 74LS151,设计一个输出序列为 01001100010111 的序列信号发生器,画出逻辑图。

解:序列长度是 14,应将 74LS169 连接为模 14 的计数器。为不使用外加逻辑门,计数器采用加计数且使用进位输出端进行同步预置。

由于 74LS169 为同步预置,预置值应为 0010,计数状态为 0010,0011,...,1110,1111。

根据所使用计数状态列出表 6.3.3 所示的输出序列 F 的真值表。

由真值表得到输出序列卡诺图如图 6.3.2 所示。

表 6.3.3 输出函数的真值表

Q_D	Q_C	Q_B	Q_A	F
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1




图 6.3.2 输出函数卡诺图

选 $Q_D Q_C Q_B$ 作为地址,可以得到: $D_0=0, D_1=Q_A, D_2=0, D_3=1, D_4=0, D_5=Q_A, D_6=Q_A, D_7=1$ 。

逻辑图如图 6.3.3 所示。




图 6.3.3 输出序列为 01001100010111 的序列信号发生器逻辑图

【例 6.3.3】(习题 6-23) 用一片 4 位移存器 74LS194 和一片 8 选 1 数据选择器 74LS151,实现 01001100010111 的序列信号发生器是否可能? 若不可能,还需什么器件? 画出逻辑图(若认为可能,则可直接设计出逻辑图)。

解:该序列信号的长度为 14,先用 4 位一组,看状态是否有重复。状态分组如表 6.3.4 所示。

表 6.3.4 序列信号发生器状态分组

0	1	0	0	1	1	0	0	0	1	0	1	1	1	0	1	0
0	1	0	0													
	1	0	0	1												
		0	0	1	1											
			0	1	1	0										
				1	1	0	0									
					1	0	0	0								
						0	0	0	1							
							0	0	1	0						
								0	1	0	1					
									1	0	1	1				
										0	1	1	1			
											1	1	1	0		
												1	1	0	1	
													1	0	1	0

观察所有 4 位一组的状态,没有状态重复,因此可以用 4 位移存器实现该序列信号的输出。(但需要增加一个非门)。根据序列信号可以得到反馈函数真值表,如表 6.3.5 所示。

根据反馈函数真值表作出串行输入端 SR 的卡诺图,卡诺图如图 6.3.4 所示。

表 6.3.5 反馈函数真值表

Q_D	Q_C	Q_B	Q_A	SR
0	1	0	0	1
1	0	0	1	1
0	0	1	1	0
0	1	1	0	0
1	1	0	0	0
1	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	1	0	1	1
1	0	1	1	1
0	1	1	1	0
1	1	1	0	1
1	1	0	1	0
1	0	1	0	0

$Q_D Q_C$ \ $Q_B Q_A$		$Q_D Q_C$			
		00	01	11	10
$Q_B Q_A$	00	ϕ	1	0	1
	01	0	1	0	1
	11	0	0	ϕ	1
	10	1	0	1	0
		SR			

图 6.3.4 串行输入端 SR 的卡诺图

选 $Q_D Q_C Q_B$ 作为地址,有: $D_0=0, D_1=\overline{Q_A}, D_2=1, D_3=0, D_4=1, D_5=Q_A, D_6=0, D_7=1$ 。

图 6.3.5 为初步获得的序列信号发生器的逻辑图。

图 6.3.5 所示电路中,当移存器处于 0000 或 1111 状态时,均处于自循环状态,不能产

生所需的序列信号。如果要求该电路能够自启动,则需要修改数据选择器的输入。在卡诺图中将 0000 的任意项圈为“1”,并将 1111 的任意项按“0”处理。修改后的卡诺图圈法如图 6.3.6 所示。




图 6.3.5 初步获得的序列信号发生器的逻辑图




图 6.3.6 可以自启动的卡诺图圈法

根据卡诺图,有: $D_0=\overline{Q_A}$, $D_1=\overline{Q_A}$, $D_2=1$, $D_3=0$, $D_4=1$, $D_5=Q_A$, $D_6=0$, $D_7=\overline{Q_A}$ 。修改后的逻辑图如图 6.3.7 所示。




图 6.3.7 能够自启动的序列信号发生器逻辑图

【例 6.3.4】 串行通信总线 ST-BUS 时隙分配电路、数据上传(并串变换)电路及串行数据提取(串并变换)电路分析。

ST-BUS 是一种在通信设备中常用的串行通信总线。在电路交换的语音通信中,语音信号采用 8 kHz 的采样速率,每个采样编码为 8 bit。当传输速率为 2.048 Mbit/s(时钟频率为 2.048 MHz)时,可分配 32 路语音信号在总线上串行传输,每路信号占用一个“时隙”(即占用一个时间片),一个时隙为 8 bit。每 125 μ s 称为一帧(32 路 $\times$ 8 bit),1 秒共有 8 000 个帧(即对语音信号的取样速率)。每一帧(125 μ s)需要一组时隙分配信号,借助时隙分配信号,将需要传输的语音编码(或其他数据)插入到总线中,或从总线上读取所需的数据。下面分别介绍时隙分配电路、数据的上传电路、数据读取电路。

1. ST-BUS 时隙分配时序逻辑

实际上,时隙分配电路就是通过计数器和译码器以及附加的组合电路实现一个以 125 μ s 为重复周期、系统时钟为 2.048 MHz、输出脉冲宽度为 8 个时钟周期、输出低电平有效的 32 路脉冲分配器。图 6.3.8 就是串行通信总线 ST-BUS 的时隙分配电路。




图 6.3.8 串行通信总线 ST-BUS 的时隙分配电路

图 6.3.8 中 74LS393 是双 4 位二进制异步加法计数器,通过外部连接(将 74LS393 中第一个计数器的最高位输出作为第二个计数器的时钟)构成计数周期为 256 的异步计数器。两个 74LS138 译码器扩展成 4 线-16 线译码电路。CP2 为时隙分配电路的时钟,其频率为 2.048 MHz。CLR 为复位信号(也是帧定位信号),当其为低电平时,74LS393 被复位,作为一个循环(一帧)的开始。

4 线-16 线译码电路的输入为 74LS393 输出的 $Q_6 \sim Q_3$,因此其译码后的每一个输出以 128 个时钟脉冲为一个周期,且 $\overline{P_0} \sim \overline{P_{15}}$ 依次低电平的持续时间为 8 bit(如 $\overline{P_0}$ 是在计数器为 00000000 到 00000111 间为低电平)。当以 256 个时钟周期(即 125 μ s)作为一帧、分成 32 个时隙时,74LS138 的每个输出将有两次出现低电平。例如, $\overline{P_0}$ 对应应在第 0 时隙和第 16 时隙

时为低电平, $\overline{P_1}$ 在第 1 时隙和第 17 时隙时为低电平。依此类推, $\overline{P_{15}}$ 在第 15 时隙和第 31 时隙时为低电平。其输出波形如图 6.3.9 所示。




图 6.3.9 ST-BUS 时隙分配电路的输出波形图

由于 $\overline{P_0} \sim \overline{P_{15}}$ 在一个帧中会出现两次低电平, 例如 $\overline{P_0}$ 在 TS0 和 TS16 两个时隙为低电平, 为获得能够唯一确定某一个时隙的时隙分配信号, 增加了 CA 和 $\overline{CA}$ 。CA 和 $\overline{CA}$ 称为半帧信号(如, CA 在一帧内, 前半帧为 0, 后半帧为 1)。利用 $\overline{P_0} \sim \overline{P_{15}}$ 分别与 CA 相或, 可以得到 16 个时隙分配信号, 对应时隙 0~时隙 15(例如 $\overline{P_0} + CA$, 仅在时隙 0 为低电平), 利用 $\overline{P_0} \sim \overline{P_{15}}$ 分别与 $\overline{CA}$ 相或, 可以唯一确定对应时隙 16~时隙 31 的时隙分配信号(例如 $\overline{P_0} + \overline{CA}$, 仅在时隙 16 为低电平)。这样, 实现了 32 路的脉冲分配器, 输出脉冲为低电平有效。32 路时隙分配信号时序图如图 6.3.10 所示。




图 6.3.10 实际应用时的时隙分配信号时序图

2. 数据上传(并/串变换)电路

数据上传是指将并行数据经并串/变换后插入到串行通信总线 ST-BUS 的过程。数据插入时,只在指定的时隙插入需要传输的串行数据,并保证在其他时隙时总线仍保证为高阻状态。




图 6.3.11 串行通信总线 ST-BUS 的并/串变换电路及时序图

图 6.3.11(a)所示的电路可将采集的并行数据变为串行数据,通过串行通信总线 ST-BUS 送到数据处理系统进行处理。电路中时钟 CP2 为 2.048 MHz,并假设使用时隙 0 传输串行数据。因此,使用 $\overline{F_0} + CA$ 为第 0 时隙的时隙分配信号,即由 $\overline{F_0} + CA$ 确定将数据送到 ST-BUS 的第 0 时隙(如果将数据送到其他时隙,可选其他时隙的时隙分配信号,如 $\overline{F_5} + CA$ 对应时隙 5, $\overline{F_5} + \overline{CA}$ 对应时隙 21 等)。 $\overline{F_0} + CA$ 经 74LS74-1(双 D 触发器 74LS74 中的一个)延迟半个时钟周期后,其输出 $\overline{F_a}$ 送到 74LS126(三态缓冲门)的使能端,使 74LS126 的输出为低阻状态(输出信号),同时 F_a 送到 74LS74-2 的输入端。经 74LS74-2 再延迟半个周

期且反相后($\overline{F_0}$),送到 74LS166 的移存/预置($\overline{SH}/\overline{LD}$)输入端。在 $\overline{F_0}$ 变为高电平之前的一个时钟上升沿(图 6.3.11(b)的虚线处)使 74LS166 实现并行预置,并在 ST-BUS 上输出第一个数据(D_7),在 $\overline{F_0}$ 上升沿之后(高电平持续期间)实现移位。移位完成后,串行数据总线在 $\overline{F_0}$ 的控制下再次进入高阻状态。串行通信总线 ST-BUS 并/串变换电路的时序图如图 6.3.11(b)所示。

3. 数据提取(串/并变换)电路

数据提取电路是指将串行通信总线上某个时隙中的串行数据进行数据提取并变为并行数据输出。




图 6.3.12 串行通信总线串/并变换电路及时序图

图 6.3.12(b)所示串/并变换电路中,仍以时隙 0 的 8 位数据进行提取和串/并变换举例。74LS164 的时钟是经 CP2 反相后提供,用以保证在每位串行数据中间时刻提供上升沿(见图 6.3.12(a)中右边的虚线),从而实现数据的读取和移存。74LS74 的作用是将 $\overline{F_0} + CA$ 延迟半个时钟周期,其输出 F_a 送给 74LS374,并在上升沿时实现数据的寄存,其他时刻数据保持。如果同时设计并/串变换和串/并变换电路时, F_a 可直接使用图 6.3.11 中的相同位置的 F_a 信号,提供给 74LS374。串行通信总线串/并变换电路的时序图如图 6.3.12(a)所示。

6.4 习题解答


6-1 74LS90 异步十进制计数器除了作为二、五、十进制计数器之外,可以在不加门电路的情况下构成从二到十的各种模值计数器,而且有多种方案。若要构成模为 3,6,9 的各种计数器时,应如何连接才能实现? 画出相应连接图。

解:


(1) 三进制

方法一:将计数器连接为十进制计数器,使用状态为 0000,0001,0010,在状态 0011 时异步复位。输出使用低 2 位即可。方法一如题 6-1 解图(1)所示。

方法二:将计数器连接为十进制计数器,用置 9 端,使用状态为 1001,0000,0001。在状态 0010 时异步置 9。输出使用最低位和最高位即可。方法二如题 6-1 解图(2)所示。



题 6-1 解图(1) 模 3 计数器方法一




题 6-1 解图(2) 模 3 计数器方法二


方法三:使用内部的五进制计数器,使用状态为 000,001,010。在状态 011 时异步复位。输出使用低 2 位即可。方法三如题 6-1 解图(3)所示。

(2) 六进制(将计数器连接为十进制计数器)。

方法一:使用状态为 0000,0001,0010,0011,0100,0101。在状态 0110 时异步复位。输出使用低 3 位即可。方法一如题 6-1 解图(4)所示。




题 6-1 解图(3) 模 3 计数器方法三




题 6-1 解图(4) 模 6 计数器方法一

方法二:用置 9 端,使用状态为 1001,0000,0001,0010,0011,0100。在状态 0101 时异步置 9。方法二如题 6-1 解图(5)所示。

方法一:使用状态为 0000~1000。在状态 1001 时异步复位。输出使用全部 4 个输出。
方法一如题 6-1 解图(6)所示。





题 6-1 解图(5) 模 6 计数器方法二



题 6-1 解图(6) 模 9 计数器方法一

6-2 中规模计数器 74LS92 的示意图和符号如题 6-2 图所示。其内部有一个模 2 计数器和一个模 6 计数器(000~101),有两个置 0 端,当 $R_{0(1)}=R_{0(2)}=1$ 时 $Q_A Q_B Q_C Q_D=0000$ 。

- (1) 试用该计数器连接成 $M=5$ 和 $M=10$ 的计数器, 分别画出连接图。
- (2) 用该计数器连接成 $M=11$ 的计数器, 采用尽可能少的外接门电路, 画出连接图。




题 6-1 解图(7) 模 9 计数器方法二

题 6-2 图


解:(1)

五进制方法一:将计数器连接为十二进制计数器,使用状态为 0000,0001,0010,0011,0100。在状态 0101 时复位。输出使用低 3 位即可。见题 6-2 解图(1)。

五进制方法二:使用 74LS93 中的六进制计数器完成。使用状态为 000,001,010,011,100。在状态 101 时复位。输出使用 $Q_D Q_C Q_B$ 。方法二如题 6-2 解图(2)所示。




题 6-2 解图(1) 五进制计数器方法一




题 6-2 解图(2) 五进制计数器方法二

十进制:将计数器连接为十二进制计数器,使用状态为 0000~1001。在状态 1010 时复位。十进制计数器如题 6-2 解图(3)所示。

(2) 十一进制:将计数器连接为十二进制计数器,使用状态为 0000~1010。在状态 1011 时复位。此时需要一个与门。十一进制计数器如题 6-2 解图(4)所示。



题 6-2 解图(3) 十进制计数器



题 6-2 解图(4) 十一进制计数器


6-3 题 6-3 图是一种构成任意模值计数器的方式。试问改变预置值一共可以连接成几种不同模值的计数器? 分别是什么模值? 要连接成十二进制加法计数器,预置值应为多少? 画出状态图和输出波形图, Q_D 的波形有什么特点?

解:74LS169 为同步预置计数器。

(1) 当预置 $CBA = 000$ 时, $M = 1$ (当 $Q_D = 0$ 时,在 0000 循环;当 $Q_D = 1$ 时,在 1000 循环)。

(2) 当预置 $CBA = 001$ 时, $M = 16$ (设:初始状态为 0000,从预置值为 0001 开始,0010,0011,0100,0101,0110,0111,1000,再次预置到 1001,1010,1011,1100,1101,1110,1111,0000,再次预置为 0001...)。

(3) 当预置 $CBA = 010$ 时, $M = 14$ (设:初始状态为 0000,预置值为 0010 开始,0011,0100,0101,0110,0111,1000,再次预置到 1010,1011,1100,1101,1110,1111,0000,再次预置为 0010...)。



题 6-3 图

(4) 当预置 $CBA=011$ 时, $M=12$ (设: 初始状态为 0000, 预置值为 0011 开始, 0100, 0101, 0110, 0111, 1000, 再次预置到 1011, 1100, 1101, 1110, 1111, 0000, 再次预置为 0011...)。

(5) 当预置 $CBA=100$ 时, $M=10$ (设: 初始状态为 0000, 预置值为 0100 开始, 0101, 0110, 0111, 1000, 再次预置到 1100, 1101, 1110, 1111, 0000, 再次预置为 0100...)。


(6) 当预置 $CBA=101$ 时, $M=8$ (设: 初始预置值为 0101, 0110, 0111, 1000, 预置到 1101, 1110, 1111, 0000, 再次预置为 0101...)。

(7) 当预置 $CBA=110$ 时, $M=6$ (设: 初始预置值为 0110, 0111, 1000, 预置到 1110, 1111, 0000, 再次预置为 0101...)。

(8) 当预置 $CBA=111$ 时, $M=4$ (设: 初始预置值为 0111, 1000, 预置到 1111, 0000, 再次预置为 0101...)。


(9) 要获得 $M=12$ 的计数器, 预置 $CBA=011$ 。

状态转移图如题 6-3 解图(1) 所示。



题 6-3 解图(1) $M=12$ 计数器的状态转移图


波形图如题 6-3 解图(2) 所示。



题 6-3 解图(2) $M=12$ 计数器的波形图

Q_3 的波形的占空比为 50%, 特点为单方波脉冲。从 Q_3 输出时, 可实现 12 分频。

6-4 分析题 6-4 图所示计数器电路, 说明是多少进制计数器, 列出状态转移表。




题 6-4 图

解:74160 为同步预置十进制计数器。预置值为 0011。当加计数到 1001 时产生预置。因此计数状态为 3,4,5,6,7,8,9。该计数器是七进制计数器。状态转移表如题 6-4 解表所示。状态转移图如题 6-4 解图所示。


题 6-4 解表 状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	0	0	1	1
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1



题 6-4 解图 状态转移图

6-5 分析题 6-5 图所示计数器电路,说明当 $M=0$ 和 $M=1$ 时是多少进制计数器,列出状态转移表。



题 6-5 图

解:74161 为同步预置十六进制计数器。当 $M=0$ 时,预置值为 0010。当加计数到 1001 时产生预置。因此计数状态为 2,3,4,5,6,7,8,9。该计数器是八进制计数器。状态转移表如题 6-5 解表(1)所示。

当 $M=1$ 时,预置值为 0100。当加计数到 1001 时产生预置。因此计数状态为 4,5,6,7,8,9。该计数器是六进制计数器。状态转移表如题 6-5 解表(2)所示。

题 6-5 解表(1) 状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	0	0	1	0


题 6-5 解表(2) 状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	0	1	0	0

6-6 题 6-6 图所示是可变进制计数器,试分析当控制信号 A 为 1 和 0 时,各为几进制计数器。列出状态转移表。

解:见【例 6.3.1】。

6-7 分析题 6-7 图所示电路,请画出在 CP 作用下 f_0 的输出波形,并说明 f_0 与时钟 CP 之间的关系。



题 6-7 图

解:74160 为十进制异步复位、同步预置计数器。在输出 $Q_3Q_2Q_1Q_0=0101$ 时产生复位。因此使用的状态为 0000,0001,0010,0011,0100。

触发器 FF 的状态方程及电路的输出方程为


$$Q^n+1 = Q_1^n$$

$$f_0 = \overline{Q^n} \cdot \overline{Q_1^n} = Q^n + Q_1^n$$

注意:触发器 FF 的状态变换时刻比 74161 的状态变换时刻延迟半个时钟周期。根据状态顺序画出 CP、 Q_2 、 Q_1 、 Q_0 、 Q 及 f_0 的波形,如题 6-7 解图所示。


从获得的波形图可以看出,触发器 FF 的作用是将 Q_1 输出延迟半个时钟周期,并使电路总输出 f_0 的占空比变为 50%(若用 Q_1 输出,占空比变为 40%)。因此电路输出与时钟 CP

间的关系是实现占空比为 50% 的 5 分频。



题 6-7 解图 题 6-7 的输出波形

6-8 用计数器的输出去控制预置端,使计数和预置交替进行改变计数器的模值;试求出题 6-8 图中各计数器的模值和状态转换表。(计数器为 4 位二进制计数器,预置为同步预置)




题 6-8 图

解:(a) 首先设 D 端为 0,产生预置,预置值为 0110,开始计数,状态为 0110→0111→1000,再次预置为 1110,1111,0000,再次预置为 0110。计数器模值是 6。状态转移表如题 6-8 解表(1)所示。状态转移图如题 6-8 解图(1)所示。

状态转移图如下:

题 6-8 解表(1) 题 6-8 图(a)状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	0	0	0



题 6-8 解图(1) 题 6-8 图(a)状态转移图

(b) 首先设 D 端为 0, 产生预置, 预置值为 0101, 下一时钟到达时再次预置。因此, 计数器模值是 1(0101)。

若 D 端为 1, 产生预置, 预置值为 1101, 下一时钟到达时再次预置, 计数模值仍是 1(1101)。

右上角计数器模值是 1。

状态转移表如题 6-8 解表(2)和题 6-8 解表(3)所示。


题 6-8 解表(2) 题 6-8 图(b)状态转移表($D=0$)

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	1	0	1	0	1	0	1

题 6-8 解表(3) 题 6-8 图(b)状态转移表($D=1$)

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
1	1	0	1	1	1	0	1

状态转移图如题 6-8 解图(2)所示。




题 6-8 解图(2) 题 6-8 图(b)状态转移图

(c) 首先设 D 端为 0, 产生预置, 预置值为 0100, 下一状态为 0101, 0110, 0111, 1000, 再次预置为 1100, 1101, 1110, 1111, 0000, 再次预置为 0100。计数器模值是 10。状态转移表如题 6-8 解图(4)所示。状态转移图如题 6-8 解图(3)所示。

题 6-8 解表(4) 题 6-8 图(c)状态转移表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	1	0	0
1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	0	0	0
0	0	0	0	0	1	0	0




题 6-8 解图(3) 题 6-8 图(c)状态转移图

(d) 首先设 D 端、 C 端均为 0, 产生预置, 预置值为 0010, 状态为 $0010 \rightarrow 0011 \rightarrow 0100$, 再次预置为 0110, 0111, 1000, 再次预置为 1010, 1011, 1100, 再次预置为 1110, 1111, 0000, 再次预置为 0010。计数器模值是 12。状态转移表如题 6-8 解表(5)所示。状态转移图如题 6-8 解图(4)所示。

题 6-8 解表(5) 题 6-8 图(d)状态转移表


Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	1	0
1	0	1	0	1	0	1	1
1	0	1	1	1	1	0	0
1	1	0	0	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	0	0	0
0	0	0	0	0	0	1	0



题 6-8 解图(4) 题 6-8 图(d)状态转移图

6-9 题 6-9 图是一种中规模计数器的级联方式, 改变预置值。能改变级联计数器的模值。

- (1) 请分析题 6-8 图所示是几进制计数器, 说出理由。
- (2) 若要两个计数器级联后的 $M=55$, 预置值应如何确定?



题 6-9 图


解:74LS192 为异步预置和异步清零的十进制可逆计数器,本题应用减计数,异步级联。

(1) 由于低位芯片(左片)的预置值为 1001,高位芯片的预置值为 0010,可分析,当预置后:第一周期,低位片从 1001,1000,0111,...,0000,计数值为 10,高位片变为 0001。

第二周期,低位片计数值为 10,高位片变为 0000 的同时,芯片开始异步预置。


因此,总的计数模值为 20。

(2) 若要两个计数器级联后的 $M=55$,预置值应为 0100(低位片,左片),0110(高位片,右片),如题 6-9 图所示。



题 6-9 解图 $M=55$ 的计数器

6-10 题 6-10 图所示是两片 74161 中规模集成电路组成的计数器电路,试分析该计数器的模值是多少,列出其状态转移表。



题 6-10 图


解:74161 为 4 位二进制同步预置计数器。第二片(右片)的时钟取自第一片的预置信号。

第一片(左片)在 1101 状态时进行预置,预置值为 9(注意,在 0101 时也产生预置,但一旦预置后,计数循环中不会再出现 0101 状态)。计数周期为 5,使用状态为 9,10,11,12,13。

第二片的计数周期为 2(在 1110 状态预置,预置值为 1101,使用状态为 13,14)。

因此,总的计数周期为 $M=10$ 。

6-11 试分析题 6-11 图所示计数器电路的最大分频比。



题 6-11 图

解:74161 为 4 位二进制同步预置计数器。

第一片的计数周期为 7(在 15 状态预置,预置值为 9,使用状态为 9,10,11,12,13,14,15)。


第二片的计数周期为 9(在 15 状态预置,预置值为 7,使用状态为 7,8,9,10,11,12,13,14,15)。

因此,总的计数周期为 63。计数器电路的最大分频比 63 : 1。

6-12 题 6-12 图所示为二-十进制编码器 74147 和同步十进制计数器 74160 组成的可控分频器。试说明当输入控制信号 A、B、C、D、E、F、G、H、I 每个为低电平时由 F 端输出的脉冲频率是多少,假定 CP 的频率为 10 kHz。

解:74160 为十进制同步预置计数器。

如题 6-12 图为 74147 的功能表(查阅手册获得)。根据功能表可知,当 A = 0 时,对应预置端的输入为 0001;B = 0 时,预置端的输入是 0010;……



题 6-12 图

题 6-12 解表 74147 功能表

$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{I_8}$	$\overline{I_9}$	$\overline{Y_3}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$
1	1	1	1	1	1	1	1	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0
×	0	1	1	1	1	1	1	1	1	1	0	1
×	×	0	1	1	1	1	1	1	1	1	0	0
×	×	×	0	1	1	1	1	1	1	0	1	1
×	×	×	×	0	1	1	1	1	1	0	1	0
×	×	×	×	×	0	1	1	1	1	0	0	1
×	×	×	×	×	×	0	1	1	1	0	0	0
×	×	×	×	×	×	×	0	1	0	1	1	1
×	×	×	×	×	×	×	×	0	0	1	1	0

(1) 当输入控制信号 $A=0$ 时, D_3-D_0 的预置值为 0001。计数周期为 9, 因此, f 端输出脉冲频率为 $\frac{1}{9}f_{cp}$ 。 ($f_{cp}=10\text{ kHz}$)

(2) 当输入控制信号 $B=0$ 时, D_3-D_0 的预置值为 0010。计数周期为 8, 因此, f 端输出脉冲频率为 $\frac{1}{8}f_{cp}$ 。 ($f_{cp}=10\text{ kHz}$)

(3) 当输入控制信号 $C=0$ 时, D_3-D_0 的预置值为 0011。计数周期为 7, 因此, f 端输出脉冲频率为 $\frac{1}{7}f_{cp}$ 。 ($f_{cp}=10\text{ kHz}$)

(4) 当输入控制信号 $D=0$ 时, D_3-D_0 的预置值为 0100。计数周期为 6, 因此, f 端输出脉冲频率为 $\frac{1}{6}f_{cp}$ 。 ($f_{cp}=10\text{ kHz}$)

(5) 当输入控制信号 $E=0$ 时, D_3-D_0 的预置值为 0101。计数周期为 5, 因此, f 端输出脉冲频率为 $\frac{1}{5}f_{cp}$ 。 ($f_{cp}=10\text{ kHz}$)


(6) 当输入控制信号 $F=0$ 时, D_3-D_0 的预置值为 0110。计数周期为 4, 因此, f 端输出脉冲频率为 $\frac{1}{4}f_{cp}$ 。 ($f_{cp}=10\text{ kHz}$)

(7) 当输入控制信号 $G=0$ 时, D_3-D_0 的预置值为 0111。计数周期为 3, 因此, f 端输出脉冲频率为 $\frac{1}{3}f_{cp}$ 。 ($f_{cp}=10\text{ kHz}$)

(8) 当输入控制信号 $H=0$ 时, D_3-D_0 的预置值为 1000。计数周期为 2, 因此, f 端输出脉冲频率为 $\frac{1}{2}f_{cp}$ 。 ($f_{cp}=10\text{ kHz}$)

(9) 当输入控制信号 $I=0$ 时, D_3-D_0 的预置值为 1001。计数器固定为 1001 状态, f 端输出为 $f=1$ 。

6-13 题 6-13 图所示为由一个 8 位串入-并出移位寄存器和或非门组成的正弦波发生器的原理图。当移位寄存器的输出端与权电阻网络连接时, 由分压器产生输出信号。试画出在 CP 时钟作用下 $D, Q_0 \sim Q_7$ 及输出 v_o 的波形。



题 6-13 图


解:根据电路,设移存器各输出端为高电平时归一化输出值 $V_{OH}=1\text{ V}$,输出端为低电平的归一化输出值为 $V_{OL}=0\text{ V}$ 。因此,输出 v_O 的数值应为所有输出高电平的输出端电阻并联值与所有输出低电平的输出端电阻并联值分压所得。

作出状态转移表并计算其分压值,如题 6-13 解表所示。

题 6-13 解表 状态转移表及 v_O 值

Q_7	Q_6	Q_5	Q_4	Q_3	Q_2	Q_1	Q_0	D	v_O
0	0	0	0	0	0	0	0	1	0
0	0	0	0	0	0	0	1	1	0.036
0	0	0	0	0	0	1	1	1	0.138
0	0	0	0	0	1	1	1	1	0.259
0	0	0	0	1	1	1	1	1	0.500
0	0	0	1	1	1	1	1	1	0.741
0	0	1	1	1	1	1	1	1	0.862
0	1	1	1	1	1	1	1	1	0.964
1	1	1	1	1	1	1	1	0	1.000
1	1	1	1	1	1	1	0	0	0.964
1	1	1	1	1	1	0	0	0	0.862
1	1	1	1	1	0	0	0	0	0.741
1	1	1	1	0	0	0	0	0	0.500
1	1	1	0	0	0	0	0	0	0.259
1	1	0	0	0	0	0	0	0	0.138
1	0	0	0	0	0	0	0	0	0.036
0	0	0	0	0	0	0	0	1	0


画出在 CP 时钟作用下 $Q_0 \sim Q_7$ 及输出 v_O 的波形,如题 6-13 解图所示。




题 6-13 解图 $Q_0 \sim Q_7$ 及输出 v_O 的波形

6-14 试用中规模集成十六进制同步计数器 74161, 接成一个十三进制计数器, 可以附加必要的门电路。

解: 构成十三进制可以用预置法和复位法。(1) 复位法: 74161 为异步复位, 可使用 0—12 状态, 当电路进入状态 13(1101) 时, 通过译码输出一个低电平信号, 使其复位。逻辑电路图如题 6-14 解图(1) 所示。(2) 预置法: 预置法可以选择不同的预置值, 从而实现不同的连接方式。比较简单的方法是利用进位输出作为预置信号(由于进位信号为高电平, 需加非门)。74161 为同步预置, 可以算出预置值为 3(0011)。逻辑电路图如题 6-14 解图(2) 所示。



题 6-14 解图(1) 复位法构成 $M=13$ 计数器




题 6-14 解图(2) 预置法构成 $M=13$ 计数器

6-15 试用中规模集成十进制同步计数器 74160 设计一个三百六十五进制的计数器, 可以附加必要的门电路。

解: 该可用多种方法实现, 如可用复位法或预置法实现, 可用同步级联方式, 也可用异步级联方式。


方法一: 用同步级联异步复位法。先将 3 片 74160 先构成一千进制计数器, 从 0000 0000 0000 开始, 当到达第 366 个状态(即: 状态 365, 0011 0110 0101) 时产生异步复位。采用一个与非门, 当出现 0011 0110 0101(对应片 3、片 2、片 1) 时, 产生复位信号, 实现异步复位。

同步级联异步复位法实现的逻辑电路图如题 6-15 解图(1) 所示。




题 6-15 解图(1) 同步级联异步复位实现 $M=365$ 计数器

方法二: 采用同步级联、同步预置。对于采用进位位加计数的同步预置, 预置值 = 最大计数模值 - 所需计数模值 = $1000 - 365 = 635$ 。即, 高位到低位的预置值为 0110, 0011, 0101。同步级联同步预置法实现的逻辑电路题 6-15 解图(2) 所示。




题 6-15 解图(2) 同步级联同步预置实现 $M=365$ 计数器

方法三:异步级联异步复位。该方法与同步级联异步复位相似。采用同步级联时,是用低片的进位位控制下一级计数控制端,而采用异步级联时,是用低片的进位位给下一级提供时钟。异步级联异步复位法实现的逻辑电路如题 6-15 解图(3)所示。



题 6-15 解图(3) 异步级联异步复位实现 $M=365$ 计数器

6-16 74ALS561 是一种功能较为齐全的同步计数器。其内部是 4 位二进制计数器。功能表和引脚示意图如题 6-16 图所示(Q_D 为高位输出)。其中 $\overline{OC}$ 为输出高阻控制端, OOC 是与时钟同步的进位输出, 其他各输入、输出端的功能可由功能表得知。



$\overline{OC}$	$\overline{SLOAD}$	$\overline{ALOAD}$	$\overline{SCLR}$	$\overline{ACLR}$	CP	D C B A	$Q_D Q_C Q_B Q_A$
1	ϕ	ϕ	ϕ	ϕ	ϕ	$\phi \phi \phi \phi$	高阻
0	0	1	1	1	$\uparrow$	d c b a	d c b a
0	ϕ	0	1	1	ϕ	d c b a	d c b a
0	ϕ	ϕ	0	1	$\uparrow$	$\phi \phi \phi \phi$	0 0 0 0
0	ϕ	ϕ	ϕ	0	ϕ	$\phi \phi \phi \phi$	0 0 0 0
0	1	1	1	1	$\uparrow$	$\phi \phi \phi \phi$	加法计算

题 6-16 图


(1) 叙述这个计数器的清零和预置有几种方式。

(2) 若要用这个计数器来构成十进制计数器,有几种连接方式? 画出它们的连接图。

解:

(1) 这个计数器有两种清零方式:同步清零($\overline{\text{SCLR}}$)和异步清零($\overline{\text{ACLR}}$);有两种预置方式:同步预置($\overline{\text{SLOAD}}$)和异步预置($\overline{\text{ALOAD}}$)。

(2) 用该计数器可用同步复位、异步复位、同步预置、异步预置 4 种方法构成十进制计数器。用同步预置、异步预置方法时,根据复位信号选择、预置值选择,可有多种连接方式。如题 6-16 解图给出了用同步复位、异步复位、同步预置、异步预置比较简单的 4 种方法。



题 6-16 解图 74ALS561 实现十进制计数器

6-17 用 74LS169 中规模计数器构成可逆十进制计数器。加计数时,状态由 0000 递增到 1001;减计数时,状态由 1001 递减到 0000。外加的加/减控制信号为 P , $P=1$ 时作加法, $P=0$ 时作减法。用一片 74LS169 和少量与非门完成这个设计,画出逻辑图。


解:74LS169 的进位和借位输出使用同一个输出端,为 $\overline{\text{RCO}}$ 。当加计数状态为 1111 时,或减计数达到 0000 状态, $\overline{\text{RCO}}$ 端输出宽度为一个时钟周期的负脉冲。

74LS169 是同步预置,必须在 $\overline{\text{LOAD}}$ 有效后的下一个时钟有效边沿到来时,才能实现预置。设计思路如下:

当加计数时,需要译码出一个低电平信号,通过该信号实现预置,预置值为 0000。

当减计数时,可用 $\overline{\text{RCO}}$ 控制预置,预置值为 1001。设计预置控制信号时,应同时满足加计数和减计数的预置要求。由于在加计数和减计数时预置的数据不同,可通过 P 进行改

变。电路图如题 6-17 解图。




题 6-17 解图 74LS169 实现可逆十进制计数器

6-18 使用 1 片 74LS169 计数器和 1 个 3 输入或门构成十进制加法计数器。4 个预置值输入端都不和输出端直接相连。问改变这个或门跟输出端的连接以及 DCBA 预置值, 共有几种方式可构成十进制加法计数器? 画出各自的连接图, 并写出相应的状态转移关系。

解:

设计思路: 由于规定使用 3 输入或门, 且用该或门连接输出, 应寻找输出状态中有 3 个“0”的状态组合, 将其输出连接到或门产生预置信号。该预置信号还应该满足在预置后 10 个计数状态中, 该 3 个“0”的状态不应重复出现。例如在 0000 状态时, 使用 $Q_D Q_C Q_B = 000$ (对应状态 4) 作为或门输入, 预置值为 0111, 使用状态为 7, 8, 9, 10, 11, 12, 13, 14, 15, 0。逻辑电路图如题 6-18 解图。




题 6-18 解图 74LS169 和 3 输入或门构成十进制加法计数器

也可以在 0000 状态时, 使用 $Q_D Q_C Q_B = 000$ 作为或门输入, 预置值仍为 0111, 使用状态仍为 7, 8, 9, 10, 11, 12, 13, 14, 15, 0。

6-19 高速 ECL 同步计数器 MC10136 的功能表和引线示意图如题 6-19 图所示。 $\overline{Q_{out}}$ 为进位/借位输出, 加计数时, 在状态 1111 时输出低电平, 减计数时, 在 0000 状态时为低电平。

(1) 在加计数和减计数时, 如何连接就可成为可编程计数器(即可变模数计数器)? 画出连接图。


(2) 要构成 $M=10$ 的计数器,有几种连接方式? 画出连接图。




题 6-19 图

解:

(1) 本题主要考虑功能控制端与进位/借位输出的连接,使其能够满足计数和预置的要求。在加计数时,构成可编程计数器的逻辑图如题 6-19 解图(1)所示,只要改变预置值即可实现可编程加计数器。减计数器电路如题 6-19 解图(2)所示。




题 6-19 解图(1) MC10136 构成加计数器




题 6-19 解图(2) MC10136 构成减计数器

(2) 实现 $M=10$ 的计数器可以有多种连接设计方式。无须外加元件的设计方法如题 6-19 解图(3)和题 6-19 解图(4)所示。



题 6-19 解图(3) 十进制加计数器




题 6-19 解图(4) 十进制减计数器

6-20 试用两片 74LS169 计数器级联构成模值为 60 的计数器。这种计数器可以用多种方式来构成。举出两种连接方式,画出连接图,并说明它们的状态变化过程。


解:(1)先设计一个模 6 计数器与一个模 10 计数器,将两个计数器进行(异步或同步)级联,形成模值为 60 的计数器。(2)先级联为最大周期的计数器,然后通过同步预置实现 $M=60$ 的计数器。

第一种实现方式:分别用预置法,将第一片 74LS169 设计成周期为 10 的计数器,第二片接成周期为 6 的计数器,通过同步级联方式构成 $M=60$ 的计数器。逻辑图如题 6-20 解图(1)所示。计数开始后,第一片每计 10 个数(使用状态为 6,7,8,9,10,11,12,13,14,15),给第二片 1 个时钟周期的工作使能信号,第二片加 1。第二片使用的状态为 10,11,12,13,14,15。



题 6-20 解图(1) 模 10 与模 6 计数器级联构成模 60 计数器

第二种实现方式:先将两片 74LS169 接成二百五十六进制计数器,然后统一实现预置(详细方法见本书 6.2.3 小节相关内容)。预置值为 $256-60=196$,对应二进制数为 1100 0100。逻辑如题 6-20 解图(2)所示。第二片共有 4 个状态,处在第一个状态时(1100),第一片计 12 个数(状态 4,5,6,7,8,9,10,11,12,13,14,15);第二片处在后 3 个状态(1101, 1110, 1111)时,第一片各计 16 个数,总共模值为 $M=12+16+16+16=60$ 。




题 6-20 解图(2) 整体预置构成模 60 计数器

6-21 用两片 74LS169 构成模 60 计数器,要求计数器状态按两位 8421BCD 码的规律变化,即从 0000 0000 变到 0101 1001。分别用同步级联和异步级联的方式来构成这种计数器。画出连接图。

解:

根据题目要求,可先将第一个计数器(低位片)用预置法(预置值为 0000)接成 8421BCD

码的十进制计数器。当计数器从 0 变化到 59(即 0101 1001)时,再将两个芯片同时预置为 0000。注意,第一个计数器(低位片)预置端要满足自己预置及两片同时预置的要求。逻辑图如题 6-21 解图所示。



题 6-21 解图 两位 8421BCD 码规律变化的模 60 计数器

6-22 用 1 片同步计数器 74LS169 和 1 片 8 选 1 数据选择器,设计一个输出序列为 01001100010111 的序列信号发生器,画出逻辑图。

解:见【例 6.3.2】。

6-23 若要用 1 片 4 位移寄存器 74LS194 和 1 片 8 选 1 数据选择器,实现 01001100010111 的序列信号发生器是否可能? 若不可能,还需什么器件? 画出逻辑图(若认为可能,则可直接设计出逻辑图)。

解:见【例 6.3.3】。

6-24 用 1 片中规模移位寄存器 74LS195 和 1 片 8 选 1 数据选择器,设计 1 个移存型计数器,要求状态转移规律为 $1 \rightarrow 2 \rightarrow 4 \rightarrow 9 \rightarrow 3 \rightarrow 6 \rightarrow 12 \rightarrow 8 \rightarrow 1 \rightarrow 2 \rightarrow \dots$ 设计时要求自启动,画出逻辑图。

解:根据状态转移规律作出反馈输入函数 Y 的真值表和卡诺图。如题 6-24 解表和题 6-24 解图(1)所示。

题 6-24 解表 反馈函数真值表

Q_D	Q_C	Q_B	Q_A	Y
0	0	0	1	0
0	0	1	0	0
0	1	0	0	1
1	0	0	1	1
0	0	1	1	0
0	1	1	0	0
1	1	0	0	0
1	0	0	0	1


		$Q_D Q_C$			
$Q_B Q_A$		00	01	11	10
	00	ϕ	1	0	1
	01	0	ϕ	ϕ	1
	11	0	ϕ	ϕ	ϕ
	10	0	0	ϕ	ϕ
		Y			

题 6-24 解图(1) 反馈函数卡诺图


选 $Q_C Q_B Q_A$ 作为地址, 有:

$$D_0 = 1, D_1 = Q_D, D_2 = 0, D_3 = 0, D_4 = \overline{Q_D}, D_5 = 0, D_6 = 0, D_7 = 0。$$

根据在卡诺图中的任意项取值(被圈与否), 可以找出全部状态的转移方向。状态转移图如题 6-24 解图(2)所示。逻辑图如题 6-24 解图(3)所示。



题 6-24 解图(2) 题 6-24 的状态转移图




题 6-24 解图(3) 题 6-24 的逻辑图

6-25 用 1 片 74LS169 计数器和 2 片 74LS138 译码器构成一个具有 12 路脉冲输出的数据分配器。画出连接图, 在图上应标明第 1 路到第 12 路输出的位置。


解: 用 74LS169 构成十二进制计数器, 将 2 片 74LS138 扩展成 4 线-16 线译码器。计数器的输出作为译码器地址输入即可。十二进制计数器可有多种连接方式, 当使用状态不同时, 对应脉冲分配器在译码器输出端的位置不同。下面给出两种外围元件较少的方案。

方案一: 用的进位输出作为预置信号, 采用加计数构成十二进制计数器。可以得到预置值应为 4, 使用状态为 4~15 (对应输出 $P_1 \sim P_{12}$)。逻辑图如题 6-25 解图(1)所示。

方案二: 采用加计数, 并将计数器工作状态定为 0000~1011 (对应输出 $P_1 \sim P_{12}$), 预置值为 0000。检测 1011 状态并在该状态时进行同步预置。此时 12 路输出为第一片 74LS138 的 $\overline{Y}_0 \sim \overline{Y}_7$ 和第二片 74LS138 的 $\overline{Y}_0 \sim \overline{Y}_3$ 。逻辑图如题 6-25 解图(2)。



题 6-25 解图(1) 12 路脉冲分配器方案一



题 6-25 解图(2) 12 路脉冲分配器方案二

6-26 用 1 片 74LS195 移存器和 2 片 74LS138 译码器构成一个具有 12 路脉冲输出的数据分配器。画出连接图,在图上应标明第 1 路到第 12 路输出的位置。

解:


将 2 片 74LS138 构成 4 线-16 线译码器。

将 74LS195 先通过 $Q_A \oplus Q_D$ 构成 M 序列发生器,周期为 15。然后写出其输出序列: 111101011001000, 111101011001000...通过状态检测译码和预置将其缩短为序列长度为 12。即:设预置值为 1111,从 1111 开始找到第 12 个状态(1000)并在该状态下产生预置信号(74LS195 为同步预置),也就是用或门检测低 3 位的 000 产生预置信号。使用状态顺序

对应 4 线-16 线译码器输出位置(以 1111 为开始状态,对应输出 P_1)如题 6-26 解表所示。
 逻辑图如题 6-26 解图所示。

题 6-26 解表 使用状态顺序对应 4 线-16 线译码器输出位置

状态顺序	1111	1110	1101	1010	0101	1011	0110	1100	1001	0010	0100	1000
输出位置	15	14	13	10	5	11	6	12	9	2	4	8
输出编号	P_1	P_2	P_3	P_4	P_5	P_6	P_7	P_8	P_9	P_{10}	P_{11}	P_{12}



题 6-26 解图 74LS195 和 74LS138 构成的 12 路脉冲分配器

第 7 章 可编程逻辑器件

可编程逻辑器件(Programmable Logic Device,PLD)使用户自己可设置、修改逻辑器件的功能和结构,这适应并促进了现代信息处理的快速发展。

PLD 对信号处理过程有着并行、全硬件执行的特点,这是 PLD 有别于其他信号处理方式之处。由于片内集成度高、连线短,PLD 可给出通用中、小规模集成电路系统难以达到的性能指标。

PLD 主要由逻辑单元、互连线单元、输入/输出单元组成,各单元的功能及相互连接关系都可经编程设置。PLD 的当前发展可使其内部集成的逻辑单元多达数千个、等效逻辑门数百万个、片内信号延时在 ns 数量级。CPU(中央处理器)、存储器等部件也可被集成在 PLD 中,构成系统级 PLD(SoPC)。

对 PLD 的了解和应用是当前的数电类课程及实验的学习重点。

课本^①从应用的角度介绍了 PLD 的功能和结构的特点。本章将相关的要点作一概括。

7.1 教学要求

- (1) 了解存储器的结构特点、分类及基本应用。
- (2) 掌握用存储器实现组合逻辑函数的方法和电路,了解用存储器实现时序逻辑的电路结构。
- (3) 了解简单 PLD 的结构特点,掌握用阵列图表达编程信息的方法。
- (4) 了解 CPLD 和 FPGA 的结构、各模块的功能、编程实现逻辑处理的基本方式。
- (5) 掌握查找表的结构及其实现组合逻辑的方法。

7.2 基本知识点及例题

本节介绍 PLD 的基本结构和基本应用。在学习时应重点认识它们实现可编程的电路方法和编程信息的表达方式。

^① 课本:《数字电路与逻辑设计》刘培植主编,北京邮电大学出版社,2009. 2.

7.2.1 存储器及其在实现可编程逻辑方面的应用

1. 从逻辑运算的角度认识存储器的结构

在计算机中,存储器用于数据信息的保存和管理。但从逻辑运算的角度看,存储器还是一种与运算固定、或运算可编程的 PLD。

可由图 7.2.1 认识存储器完成的逻辑运算。 n 位地址线来的每个取值组合经过地址译码,必使一条输出字线有效去寻址对应的存储单元,共可寻址 2^n 个存储单元。因而,地址译码器产生 n 位地址变量的全部 2^n 个最小项,完成的是逻辑与的运算。




图 7.2.1 存储器和逻辑运算

每个存储单元有 m 位,数据线 D_j 连接着各存储单元的第 j 位。每条数据线可实现一个组合逻辑函数。从数据线 D_j 取得逻辑函数 F 的输出时,根据 F 的最小项表达式中各个最小项的有无来确定各存储单元中第 j 位应存储进 1 或 0。因而,各存储单元中第 j 位完成的是可编程逻辑或的运算。 m 位数据线的存储器可同时实现 m 个组合逻辑函数。

2. 存储器的种类

存储器可基本分为两大类,只读存储器(Read Only Memory, ROM)和随机存储器(Random Access Memory, RAM)。ROM 的存储数据在应用时只能被读出,不能写入,而 RAM 在应用时,可随时写入或读出数据。ROM 的存储数据在器件工作电源断电后仍可长时间保留,而 RAM 在器件断电后,存储信息就失掉了。

当只读存储器的存储信息可被用户自己写入,这种存储器称为可编程只读存储器(Programmable ROM, PROM)。根据编程方式的不同, PROM 通常有以下几类。

(1) 熔丝型和反熔丝型 PROM:它们都是一次性 PROM。课本的图 7.1.4、图 7.1.5 给出了它们的结构示意图。

(2) EPROM(Erasable PROM,可改写 PROM):每个存储位中包含的浮栅 MOS 管是关键器件,课本图 7.1.6、图 7.1.7 给出了浮栅 MOS 管及存储位的结构示意图。在编程时,控制浮栅 MOS 管中的浮栅使被注入或释放电荷,可改变存储位存储 1 或 0 的状态。EPROM 在每次编程存储数据前,必须用紫外线照射数分钟,使各浮栅上的电荷被释放掉后,才可进行编程。这给应用带来了不便。

(3) EEPROM(Electrical Erasable PROM,可电擦除 PROM):对浮栅管中的浮栅注入或释放电荷的处理是由电信号完成的。这给使用者带来了方便,使器件可实现在系统编程。

(4) Flash Memory(闪速存储器):结构与 EEPROM 相仿。集成度更高,数据读取速率

更快。

3. 用存储器实现逻辑函数

当逻辑函数的输出与输入之间有着固定的关系,这种关系可由真值表的形式来表达时,实现逻辑函数的电路的工作和存储器的工作在行为上是一致的,这意味着,可以用存储器去实现逻辑函数。

(1) 用存储器实现组合逻辑函数

由于存储器可视为是与运算固定,或运算可编程的 PLD,因而,用 n 位地址线、 m 位数据线的存储器可同时实现 m 个(n 变量)组合逻辑函数。

当用存储器实现组合逻辑函数时,首先应将函数整理为最小项表达式,将函数的变量输入到存储器的地址线,从数据线 D_j 得到逻辑函数输出。第 k 个存储单元的第 j 位应存入的数值(1/0)应根据最小项表达式中最小项(序号 k)的有/无来决定。还需注意各函数变量的权值的高、低顺序应和地址线的一致。

由存储器实现的组合逻辑,输出不会出现逻辑冒险,因为不存在信号的多路传输。但当输入信号的变化不同步时,功能冒险仍有可能出现。

【例 7.2.1】 用存储器实现以下多输出逻辑函数。

$$F_1(A, B, C, D) = \overline{A}B\overline{C}\overline{D} + A\overline{B}C + \overline{B}C\overline{D} + B\overline{C}D$$

$$F_2(A, B, C, D) = \overline{A}B\overline{C}\overline{D} + AB\overline{C} + A\overline{B}C$$

$$F_3(A, B, C, D) = AB\overline{C}\overline{D} + A\overline{B}C + \overline{B}C\overline{D} + \overline{A}CD$$

$$F_4(A, B, C, D) = \overline{C} + A\overline{B}C$$

解:第 3 章中曾举此例,在输入可提供反变量的情况下,以最少的与非门实现此多输出函数,需用到 11 个逻辑门。如果只有原变量输入,则需要更多的逻辑门。

在用存储器实现逻辑函数时,首先需确定存储器必要的地址线数目、存储单元的个数、存储单元的位宽或数据线的数目。

由于 $F_1 \sim F_4$ 都是四变量函数,因而需要存储器至少有 4 条地址线,为 $A_0 \sim A_3$ 。需用到存储器的 $2^4 = 16$ 个存储单元。存储器的每条数据线输出一个逻辑函数,共需 4 条数据线($D_0 \sim D_3$),分别输出 $F_1 \sim F_4$ 。每存储单元也应有 4 位。

将 $F_1 \sim F_4$ 整理为最小项表达式,方法如第 3 章中所介绍,结果如下式。式中的最小项序号是以 A 的权值最高, D 的权值最低为假定而排出的。因而变量 A 应接存储器四位地址线的最高位 A_3 , D 接最低位 A_0 。当从数据线 $D_0 \sim D_3$ 输出函数 $F_1 \sim F_4$ 时,各存储单元应存储的数据如表 7.2.1 所示。实现电路如图 7.2.2 所示。

$$F_1(A, B, C, D) = \sum_m(2, 4, 5, 10, 11, 13)$$

$$F_2(A, B, C, D) = \sum_m(4, 10, 11, 12, 13)$$

$$F_3(A, B, C, D) = \sum_m(2, 3, 7, 10, 11, 12)$$

$$F_4(A, B, C, D) = \sum_m(0, 1, 4, 5, 8, 9, 10, 11, 12, 13)$$

表 7.2.1 存储数据表(例 7.2.1)

地址线 $A_3 A_2 A_1 A_0$	存储 单元 (序号)	存储数据 $D_3 D_2 D_1 D_0$
0 0 0 0	0	1 0 0 0
0 0 0 1	1	1 0 0 0
0 0 1 0	2	0 1 0 1
0 0 1 1	3	0 1 0 0
0 1 0 0	4	1 0 1 1
0 1 0 1	5	1 0 0 1
0 1 1 0	6	0 0 0 0
0 1 1 1	7	0 1 0 0
1 0 0 0	8	1 0 0 0
1 0 0 1	9	1 0 0 0
1 0 1 0	10	1 1 1 1
1 0 1 1	11	1 1 1 1
1 1 0 0	12	1 1 1 0
1 1 0 1	13	1 0 1 1
1 1 1 0	14	0 0 0 0
1 1 1 1	15	0 0 0 0
$A B C D$		$F_4 F_3 F_2 F_1$
变量		函数




图 7.2.2 存储器实现组合逻辑函数例

存储器的通用集成电路通常是多输出位(例如 8 位)、多存储单元(2^k 个, $k > 10$)。而组合逻辑函数也不会用到全部最小项。如果用通用存储器芯片实现单个组合逻辑函数,芯片面积的使用效率一般是很低的。这是这种方法的缺点。

下面用存储器实现时序逻辑函数。

在同步计数器、序列信号发生器、有限状态机这些时序电路中,工作状态的数目为有限个,且有着固定的转移关系。基于这样的行为,也可由存储器配合以寄存器去实现这些同步时序电路,如图 7.2.3 所示。

在图 7.2.3 中,寄存器使状态的转移和时钟有效边沿同步。 X 为外输入信号, X 和当前状态码 Q^n 作为存储器的当前地址,在当前地址所寻址的存储单元里存储的下一状态码 Q^{n+1} 及当前状态时的输出码 Z 。




图 7.2.3 存储器实现时序逻辑函数

在基于图 7.2.3 实现同步时序逻辑时,首先需要确定存储器所需的地址线的数目 p 和数据线数目 m 。工作状态的数目 L 和所需的状态码的位数 k ,应满足 $2^k \geq L$ 。 k 加上外输入信号 X 的位数就是存储器应有的地址线数目 p 。 k 加上所要求的输出信号 Z 的位数就是数据线应有的数目 m 。存储器的存储单元的数目应为 2^p 个,每个单元的位宽为 m ,即,存储容量应为 $2^p \times m$ 位。

在确定了存储器应有的地址线、数据线数目后,设计工作就是填写存储数据表。即,根据状态码的转移规律及对输出信号 Z 的要求,给出各存储

单元应存储的数据。

【例 7.2.2】 基于图 7.2.3 得到对时钟 CP 信号的 2,4,8,16 分频的信号,各信号的高电平时段均为一个 CP 周期。

解: 根据第 5 章的介绍,用 4 级 JK 触发器构建成二进制加法(或减法)计数器,配合以译码检测的组合逻辑电路,就可实现此题的要求。电路需要用到 JK 触发器和与逻辑门。

在基于存储器实现此题的要求时,需要 16 个工作状态,状态码可定为依次是 0000~1111,无须外输入信号,按题目要求,应设 4 位输出信号 $z_1 \sim z_4$ 分别得到 2,4,8,16 分频的信号。如果题目要求输出的是方波信号,就可直接由 4 位状态码的输出得到所要求的分频信号了。

根据以上分析,解决此题需要存储器有 4 条地址线 $A_0 \sim A_3$,16 个存储单元,每单元 8 位。8 条数据线,其中低四位作为下一状态码的输出线,高四位作为信号 $z_1 \sim z_4$ 的输出线。

在决定存储表时,要根据“在当前地址所寻址的存储单元里存储着下一状态码及当前状态时的输出码”,按状态码的转移规律依次填写各存储单元应存储的数据。本题的存储表如表 7.2.2 所示。实现电路仍可由图 7.2.3 表示,其中的 $k=4, m=8$,无须 X。

表 7.2.2 存储数据表(例 7.2.2)

地址线				存储 单元 (序号)	存储数据							
A_3	A_2	A_1	A_0		D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	0	1	0	0	1	0
0	0	1	0	2	0	0	0	0	0	0	1	1
0	0	1	1	3	0	0	1	1	0	1	0	0
0	1	0	0	4	0	0	0	0	0	1	0	1
0	1	0	1	5	0	0	0	1	0	1	1	0
0	1	1	0	6	0	0	0	0	0	1	1	1
0	1	1	1	7	0	1	1	1	1	0	0	0
1	0	0	0	8	0	0	0	0	1	0	0	1
1	0	0	1	9	0	0	0	1	1	0	1	0
1	0	1	0	10	0	0	0	0	1	0	1	1
1	0	1	1	11	0	0	1	1	1	1	0	0
1	1	0	0	12	0	0	0	0	1	1	0	1
1	1	0	1	13	0	0	0	1	1	1	1	0
1	1	1	0	14	0	0	0	0	1	1	1	1
1	1	1	1	15	1	1	1	1	0	0	0	0
$Q_3^n \quad Q_2^n \quad Q_1^n \quad Q_0^n$					$z_4 \quad z_3 \quad z_2 \quad z_1$				$Q_3^{n+1} \quad Q_2^{n+1} \quad Q_1^{n+1} \quad Q_0^{n+1}$			
当前状态					输出				下一状态			

如果要求调整输出信号的脉冲的相位或占空比,也无须改变电路的连接,只改变存储数据表即可,可见,相对基于触发器的同步时序逻辑电路,基于存储器的方案有着方法简单,调整灵活的特点。

如果用通用存储器芯片实现单个时序逻辑,其芯片的使用效率一般会较低,可能有大量存储单元被空置。这一点和存储器实现组合逻辑的情况相仿。但基于存储器去实现组合逻辑、时序逻辑的方法有着简单而灵活的特点。

在第8章的例8.2.5中,要求实现一交通灯的状态机。如果用基于图7.2.3的存储器方案去实现,应如何设计?读者可自己尝试。

7.2.2 简单PLD的结构特点

从20世纪70年代发展起,PLD的发展经过了简单PLD、复杂PLD、SoPC的阶段。简单PLD的典型器件有PLA,PAL,GAL。虽然简单PLD已不再是PLD的主流,但课本仍对其有着基本介绍,目的是了解PLD的基本编程方法、编程的逻辑结构的表达。

1. PLA的逻辑结构及特点

可编程逻辑阵列(Programmable Logic Array,PLA)的与阵列、或阵列都是可编程的,这意味着,PLA所实现的组合逻辑函数中,所包含的逻辑乘积项(与项)的个数、每个乘积项中的变量个数都是可经编程设定的。这一点使PLA的芯片使用效率高于存储器。PLA的逻辑结构表示图(阵列图)例可由课本图7.2.3表示。

2. PAL的逻辑结构及特点

可编程阵列逻辑(Programmable Array Logic,PAL)的与阵列可编程、或阵列固定,这使得由PAL所实现的组合逻辑函数中,所包含的逻辑乘积项(与项)的个数在结构上是固定的、每个乘积项中的变量个数是可经编程设定的。事实上,逻辑乘积项可被设置为恒0,因而PAL所实现的组合逻辑函数中的逻辑乘积项的个数也是可由编程设定的。

从PAL的发展起,PLD可将时序单元(触发器)集成到器件中。

PAL的逻辑结构表示图例可由课本图7.2.4表示。在课本的第7章习题中,题7-11~7-15涉及PLA和PAL的应用,题目基本是完成组合逻辑、时序逻辑的设计,将设计结果表达达到PLA或PAL的结构图中。本章后的习题解给出了参考答案。

3. GAL的逻辑结构及特点

通用阵列逻辑(Generic Array Logic,GAL)是首个基于EEPROM技术的可重复编程的PLD。课本中的图7.2.5给出了16V8型GAL的结构图。

GAL的组合逻辑是与阵列可编程,或阵列固定的形式,课本中的图7.2.6给出的是可编程与门的结构,借助此图,可认识基于EEPROM存储位实现可编程与逻辑的方式。组合逻辑的或阵列是宏单元(OLMC)中的或逻辑门,其输入端是固定的。

GAL的时序逻辑是在宏单元(课本图7.2.7)中实现的。通过对宏单元中多个选择器进行编程设定,使得触发器的输入信号、输出缓冲门的选通信号、反馈信号等均有着多种选择,因而宏单元有5种主要工作模式。

【例7.2.3】 GAL中某宏单元的输入输出部分如图7.2.5(a)所示,对相关的与阵列的编程结果已标于图(a)中。宏单元内部如图7.2.5(b)所示,对宏单元的编程控制字符已标于图中。试完成:

(1) 根据图7.2.5(a)、(b)写出宏单元OLMC的输入信号 F_1 的表达式和D触发器输入信号D的表达式。

(2) 画出图7.2.5(b)编程结果的简化电路。

(3) 图7.2.6是实现图7.2.5(a)中信号 F_1 的电路形式。试写出图7.2.6中各浮栅管应有的存储状态。

可通过本例题初步认识PLD中编程的物理实现。




图 7.2.5 GAL 器件实现可编程逻辑例

解:

(1) 根据阵列图的定义,由图 7.2.5(a)可得: $F_1 = A \cdot \bar{B} \cdot K_1$ 。根据图 7.2.5(b)中对选择器 FMUX 的控制字符可知: $K_1 = \bar{Q}$ 。因而, $F_1 = A \cdot \bar{B} \cdot \bar{Q}$ 。

由图 7.2.5(a)的点阵图可知,送入 OLMC 中的或门的各路中,只有 F_1 有信号,其他路的信号均为 0。因而,图 7.2.5(b)中或门的输出信号也等于 F_1 , F_1 再经与 1 异或后送到 D 触发器入端,故 D 触发器的输入信号为: $D = \bar{F}_1 = A \cdot \bar{B} \cdot \bar{Q}$ 。

(2) 在图 7.2.5(b)中, $D = \bar{F}_1$,各选择器根据控制字符将对应的输入信号选送到输出。因而,简化后的图 7.2.5(b)电路如图 7.2.7 所示。

(3) 在图 7.2.6 所示的电路中,下排管为浮栅 MOS 管,当管内浮栅没有存储电荷时,外栅极电压(+3 V)使浮栅管导通。该路信号(取反)被编程作为了与逻辑门的一个输入信号。而当浮栅管存储有电荷时,浮栅管的开启电压升高,总呈截止状态。该路对与逻辑门不产生影响。为实现 F_1 信号,根据 F_1 的表达式($F_1 = A \cdot \bar{B} \cdot \bar{Q}$),浮栅管 T122、T312、T222 不应存储有电荷,而 T112、T322、T212 应经编程使存入电荷。




图 7.2.6 基于 EEPROM 实现可编程与逻辑门




图 7.2.7 图 7.2.5(b)的编程结果

7.2.3 CPLD/FPGA 的特点

CPLD/FPGA 是从 20 世纪 80 年代发展起的 PLD,在集成度规模、处理功能、处理速度等多方面,CPLD/FPGA 都大大优于简单 PLD。

课本中以 MAX7000 系列为例介绍了 CPLD 类 PLD, 以 Flex10K、Spartan II 系列为例介绍了 FPGA 类 PLD。本节仅择要给予简单介绍。

CPLD/FPGA 类 PLD 的“可编程”主要体现在 3 个方面:可编程逻辑单元、可编程输入输出单元、可编程互联资源。依器件类别、型号的不同,单元的数目及功能、互联线的数目等也各有不同。

1. 可编程逻辑单元和逻辑阵列块

可编程逻辑单元是 PLD 中的基本处理模块,其基本构成为组合逻辑+触发器。MAX7000 系列中的 MC(见课本的图 7.3.2)、Flex10K 系列中的 LE(见课本的图 7.4.3)、Spartan II 系列中的 LC(见课本的图 7.5.2)均为这样的结构。

相邻的若干个可编程逻辑单元在结构上构成逻辑阵列块(LAB 或 CLB),逻辑阵列块数目的多少是 CPLD/FPGA 类 PLD 的集成度规模的度量之一。

(1) 组合逻辑的可编程实现

在 MAX7000 系列中,可实现编程组合逻辑的结构可类比 GAL,为“与阵列”可编程、

“或阵列”固定的形式。与运算所实现的逻辑乘积项中的变量可从 36+16 个信号中编程选择。或运算所实现与或运算式中的乘积项个数也可经编程设定,最多可达 5+20 个。

另一种实现组合逻辑的方法是基于静态随机存储器 SRAM(Static Random Access Memory, SRAM)构成的查找表(Look Up Table, LUT)。一个 n 输入信号的 LUT 可实现 n 个变量的任一组合逻辑函数,其工作延迟和函数无关。图 7.2.8 给出了 4 输入 LUT 的结构。

当用查找表实现组合逻辑函数时,首先需根据函数 $F(A, B, C, \dots)$ 的真值表将 F 的各取值存入查找表中的 SRAM,用函数的变量 $(A, B, C, \dots)$ 作为 LUT 中各选择器的选择控制信号,这样,对变量 $(A, B, C, \dots)$ 的任一取值组合,存储在 SRAM 对应位的函数 F 的取值经 n 级选择器送到输出端,其结果和基于逻辑门实现的组合逻辑电路的一样。*

【例 7.2.4】 用 4 输入 LUT 实现逻辑函数 $F_1(A, B, C, D) = \bar{A}B\bar{C}\bar{D} + A\bar{B}C + \bar{B}C\bar{D} + B\bar{C}D$ 。

解:列出 F_1 的真值表如表 7.2.4 所示。当用输入变量的高(低)位作为后(前)级 2 选 1 选择器的控制信号时(如图 7.2.8(a)所示), F_1 的真值在 LUT 中 SRAM 的存储位置如图 7.2.8(a)所示。




图 7.2.8 4 输入查找表(LUT)实现逻辑函数 F_1

多于 4 个变量的组合逻辑函数可用多个 4 输入查找表去实现。

在某些类型的 FPGA 中,可编程逻辑单元的 LUT 中的 SRAM 也可构成移位寄存器。

(2) 时序逻辑的可编程实现

课本的图 7.4.3 给出了可编程逻辑单元的一种典型结构,由图可见,触发器的工作时钟、时钟时能、复位、置位信号可经编程选定,选择器是执行编程选定的部件,根据对选择器的设置,可编程逻辑单元可有多种工作模式。

相邻的若干个可编程逻辑单元(LC)在结构上构成了更高一层次的功能模块——逻辑阵列块(LAB 或 CLB),逻辑阵列块内设置有进位链、级联链电路,使块处理能力优于多个 LC 的叠加。简单的时序逻辑,如模 16 计数器,在一个逻辑阵列块内就可实现,复杂的逻辑问题就需要多个逻辑阵列块连接构成处理电路,这通常需要借助 EDA 工具软件来设计。

2. 可编程互联资源

可编程互联资源是指 PLD 内部布置的连接线及连线控制模块。丰富、高效的可编程互联资源是 PLD 完成复杂处理的必要条件之一。

为适应不同的连接需求,一个 PLD 内部的连接线在长度、分布位置、驱动能力等方面有着多种设置。

连线间连接的设计是由 EDA 工具软件来完成的。

信号经过 PLD 内部连线的传输会出现一定量的时间延迟,内部互连的传输延迟是器件信号延迟的构成之一,而后者是 PLD 器件性能的一个主要参数。EDA 工具软件可给出对器件的信号延迟的预测。

课本的 7.5.4 小节对 Spartan II 系列的可编程互联资源有较多的介绍。

3. 可编程输入输出单元

可编程输入输出单元(IOB)是 PLD 外引脚和内部互联资源的接口模块。IOB 主要完成 3 个方面的功能:接口适配、数据寄存、延迟调整。

“接口适配”使 PLD 可编程适用于不同的 I/O 接口标准,如 LVDS、LVTTTL、LVC-MOS、SSTL、PCI 等,这些标准规定了接口的形式(如单端、差分传输)、接口电平(如 3.3 V、2.5 V、1.8 V)等规定。“接口适配”还为端口提供了驱动缓冲、压摆速率设置、静电防护等功能。

“数据寄存”由 IOB 中输入输出通道上的寄存器完成。“数据寄存”可以使 PLD 的输入输出数据和外电路的数据在时间上达到最佳的适配。

“延迟调整”由 IOB 中输入通道上的可编程延迟单元完成。当输入信号脉冲宽度较窄,通过延迟单元后,可以使信号脉冲和系统取样时钟边沿有更好的适配。

4. 编程配置数据的存储

对 PLD 的编程配置数据有:与阵列中乘积项的编程数据、LUT 中的 SRAM 的存储数据、对触发器的编程选择器的控制数据、控制可编程互联的数据……。编程配置数据存储在器件的各数据位上。有两大类数据存储位的类型:基于 EEPROM 的和基于 SRAM 的。

基于 EEPROM 的 PLD 在器件掉电后,编程数据仍通过各存储位的浮栅管保持着,再次上电时,器件仍处于上次的编程状态,可立即开始处理工作。

基于 SRAM 的 PLD 的配置数据在掉电后就丢失了,需在器件外另设保存配置数据的存储器,如 SPROM(串行 PROM),再次上电时,器件需首先从 SPROM 读入数据进行配置。

目前,一般将基于 EEPROM 的可编程逻辑器件称为 CPLD(Complex PLD,复杂的可编程逻辑器件)。将基于 SRAM 的可编程逻辑器件称为 FPGA(Field Programmable Gate Array,现场可编程门阵列)。

5. 其他功能模块

在 PLD 中增设专用功能模块可大大增强 PLD 的处理能力。常备的模块有:嵌入式 RAM 模块、时钟管理模块、边界扫描模块。

嵌入式 RAM 模块是集成在 PLD 内部的块状随机存储器,利用嵌入式 RAM 可方便地

实现双端口或单端口存储器、FIFO(先入先出存储器)等。

在 PLD 内,时钟源信号是经过时钟分配网络到达应用模块的位置的,应用时钟的边沿校时钟源会出现时间延迟或抖动,在高速信号处理的应用中,这种延迟或抖动会导致严重的不良后果。时钟管理模块中的数字锁相环可提高应用时钟和源时钟的同步程度,提高系统的稳定性。通过时钟管理模块也可得到与时钟源同步的多倍分频信号。

符合 JTAG 标准的边界扫描模块有着多方面的应用,最初用来测试电路板上不同芯片间的连接,由于边界扫描模块建立了内部单元和外端子的接口,边界扫描模块也用于对 PLD 的配置,或在 PLD 运行时捕获内部数据。

在面向应用的 EDA 学习的初级阶段,对 PLD 内部硬件的了解,虽然有时并不显得十分重要。但在对 PLD 的全面和深度应用中,认识和理解其内部工作的原理有着重要的基础作用。

7.3 习题解答

7-1 用 ROM 实现下列多输出函数。画出 ROM 的阵列图,写出 ROM 中各存储单元应存储的信息码元。画出 ROM 的外电路图,标出输入、输出端上的信号。


$$F_1 = ACD + AB, F_2 = BCD + \bar{B}\bar{D} + \bar{B}\bar{C}, F_3 = C\bar{D} + \bar{C}D, F_4 = \bar{D}$$

解:


根据输出函数 F_1 、 F_2 、 F_3 、 F_4 的定义可得出真值表及存储信息如题 7-1 表所示,点阵图如题 7-1 解图(a)所示,ROM 的外电路图如题 7-1 解图(b)所示。

题 7-1 表

输入变量				输出函数				存储 信息 (H)
A	B	C	D	F_1	F_2	F_3	F_4	
A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0	
0	0	0	0	0	1	0	1	5
0	0	0	1	0	1	1	0	6
0	0	1	0	0	1	1	1	7
0	0	1	1	0	0	0	0	0
0	1	0	0	0	0	0	1	1
0	1	0	1	0	0	1	0	2
0	1	1	0	0	0	1	1	3
0	1	1	1	0	1	0	0	4
1	0	0	0	0	1	0	1	5
1	0	0	1	0	1	1	0	6
1	0	1	0	0	1	1	1	7
1	0	1	1	1	0	0	0	8
1	1	0	0	1	0	0	1	9
1	1	0	1	1	0	1	0	A
1	1	1	0	1	0	1	1	B
1	1	1	1	1	1	0	0	C



(a)



(b)

题 7-1 解图

7-2 用 ROM 实现下列运算。画出 ROM 的阵列图, 写出 ROM 中各存储单元应存储的信息码元。画出 ROM 的外电路图, 标出输入、输出端上的信号。


(1) 两个 2 位二进制数相乘。(2) 一个 3 位二进制数的平方。

解:

(1) 设两位数 $A = a_1 a_0$, 分别连接地址 $A_3 A_2$ 。 $B = b_1 b_0$, 分别连接地址 $A_1 A_0$ 。 输出函数 $F(D_3, D_2, D_1, D_0) = A \times B$ 的真值表如题 7-2 表(1)所示, 阵列图如题 7-2 解图(1)所示。 ROM 的外电路图如题 7-2 解图(3-a)所示。

题 7-2 表(1)

输入数据				输出函数				存储 信息 (H)
$a_1 \quad a_0 \quad b_1 \quad b_0$				$F=A \times B$				
A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0	
0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	0
0	0	1	0	0	0	0	0	0
0	0	1	1	0	0	0	0	0
0	1	0	0	0	0	0	0	0
0	1	0	1	0	0	0	1	1
0	1	1	0	0	0	1	0	2
0	1	1	1	0	0	1	1	3
1	0	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0	2
1	0	1	0	0	1	0	0	4
1	0	1	1	0	1	1	0	6
1	1	0	0	0	0	0	0	0
1	1	0	1	0	0	1	1	3
1	1	1	0	0	1	1	0	6
1	1	1	1	1	1	0	1	9




题 7-2 解图(1)

(2) 设 3 位二进制数为 $A = a_2 a_1 a_0$ 分别连接地址 $A_2 A_1 A_0$ 。 输出函数 $F(D_5, D_4, D_3, D_2, D_1, D_0) = A^2$ 的真值表如题 7-2 表(2)所示, 阵列图如题 7-2 解图(2)。 ROM 的外电路图如题 7-2 解图(3)所示。

题 7-2 表(2)

输入数据			输出函数						存储 信息 (H)
$\overbrace{a_2 \quad a_1 \quad a_0}$			$F=A^2$						
A_2	A_1	A_0	D_5	D_4	D_3	D_2	D_1	D_0	
0	0	0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	0	1	1
0	1	0	0	0	0	1	0	0	4
0	1	1	0	0	1	0	0	1	9
1	0	0	0	1	0	0	0	0	10
1	0	1	0	1	1	0	0	1	19
1	1	0	1	0	0	1	0	0	24
1	1	1	1	1	0	0	0	1	31




题 7-2 解图(2)



题 7-2 解图(3)

7-3 欲用题 7-3 图电路实现 8 路输出($F_0 \sim F_7$)的脉冲分配器,每路输出的正脉冲宽度为一个时钟 CP 的周期。各路脉冲依次延迟一个时钟周期。试写出 ROM 中各存储单元应存储的数据内容(十六进制、由低位地址到高位地址)。




题 7-3 图

解 74LS169 为 4 位二进制计数器,电路中设置为加法计数器。实现 8 路脉冲分频器时,ROM 中各存储单元的数据见题 7-3 解表。

题 7-3 解表

ROM 地址				存储数据(二进制)								存储数据 (十六进制)
A_3	A_2	A_1	A_0	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0	
0	0	0	0	0	0	0	0	0	0	0	1	01
0	0	0	1	0	0	0	0	0	0	1	0	02
0	0	1	0	0	0	0	0	0	1	0	0	04
0	0	1	1	0	0	0	0	1	0	0	0	08
0	1	0	0	0	0	0	1	0	0	0	0	10
0	1	0	1	0	0	1	0	0	0	1	0	20
0	1	1	0	0	1	0	0	0	0	0	0	40
0	1	1	1	1	0	0	0	0	0	0	0	80
1	0	0	0	0	0	0	0	0	0	0	1	01
1	0	0	1	0	0	0	0	0	0	1	0	02
1	0	1	0	0	0	0	0	0	1	0	0	04
1	0	1	1	0	0	0	0	1	0	0	0	08
1	1	0	0	0	0	0	1	0	0	0	0	10
1	1	0	1	0	0	1	0	0	0	1	0	20
1	1	1	0	0	1	0	0	0	0	0	0	40
1	1	1	1	1	0	0	0	0	0	0	0	80



题 7-4 解图

7-4 试用 2 片 256×8 位的 ROM 组成一个 256×16 位的 ROM。

解: 如题 7-4 解图所示。8 位地址同时寻址两片 256×8 ROM, ROM(1) 中存储 16 位数

7-5 基于 ROM 实现计数器。当控制位 $X=1$ 时完成模 7 二进制码的减法计数。当 $X=0$ 时完成模 10 计数, 码型为循环码 (课本表 1.1.4)。两种计数均在全 0 状态时输出 $Z=1$, 其他状态时 $Z=0$ 。画出实现电路图, 说明所用 ROM 的数据位宽 m , 地址位宽 p , 存储单元数目。写出各存储单元的地址和存储数据的表格。

题 7-5 解表 ROM 的存储数据


ROM 地址					存储数据					ROM 地址					存储数据				
A_4	A_3	A_2	A_1	A_0	D_4	D_3	D_2	D_1	D_0	A_4	A_3	A_2	A_1	A_0	D_4	D_3	D_2	D_1	D_0
0	0	0	0	0	1	0	0	0	1	1	0	0	0	0	1	0	1	1	0
0	0	0	0	1	0	0	0	1	1	1	0	0	0	1	0	0	0	0	0
0	0	0	1	0	0	0	1	1	0	1	0	0	1	0	0	0	0	0	1
0	0	0	1	1	0	0	0	1	0	1	0	0	1	1	0	0	0	1	0
0	0	1	0	0	0	1	1	0	0	1	0	1	0	0	0	0	0	1	1
0	0	1	0	1	0	0	1	0	0	1	0	1	0	1	0	0	1	0	0
0	0	1	1	0	0	0	1	1	1	1	0	1	1	0	0	0	1	0	1
0	0	1	1	1	0	0	1	0	1	1	0	1	1	1	0	0	0	0	1
0	1	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0	0	0	1
0	1	0	0	1	0	0	0	0	0	1	1	0	0	1	0	0	0	0	1
0	1	0	1	0	0	0	0	0	0	1	1	0	1	0	0	0	0	0	1
0	1	0	1	1	0	0	0	0	0	1	1	0	1	1	0	0	0	0	1
0	1	1	0	0	0	1	0	0	0	1	1	1	0	0	0	0	0	0	1
0	1	1	0	1	0	0	0	0	0	1	1	1	0	1	0	0	0	0	1
0	1	1	1	0	0	0	0	0	0	1	1	1	1	0	0	0	0	0	1
0	1	1	1	1	0	0	0	0	0	1	1	1	1	1	0	0	0	0	1
0	1	1	1	1	1	0	0	0	0	1	1	1	1	1	0	0	0	0	1
X	Q_3^n	Q_2^n	Q_1^n	Q_0^n	Z	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	X	Q_3^n	Q_2^n	Q_1^n	Q_0^n	Z	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
输入	当前状态				输出	下一状态				输入	当前状态				输出	下一状态			

①01101001=X;②10100100=Y。画出实现电路图,说明所用 ROM 的数据位宽 m ,地址位宽 p ,存储单元数目。写出各存储单元的地址和存储数据的表格。

246

题 7-6 解表 ROM 的存储数据

ROM 地址			存储数据				
A_2	A_1	A_0	D_4	D_3	D_2	D_1	D_0
0	0	0	0	1	0	0	1
0	0	1	1	0	0	1	0
0	1	0	1	1	0	1	1
0	1	1	0	0	1	0	0
1	0	0	1	0	1	0	1
1	0	1	0	1	1	1	0
1	1	0	0	0	1	1	1
1	1	1	1	0	0	0	0
Q_2^n	Q_1^n	Q_0^n	X	Y	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
当前状态			输出		下一状态		



题 7-6 解图


7-7 利用 ROM 实现题 7-7 图所示的状态图。X 为输入信号, Z 为输出信号。试说明所设计的状态编码。画出实现电路图, 说明所用 ROM 的数据位宽 m , 地址位宽 p , 存储单元数目。写出各存储单元的地址和存储数据的表格。

解:

对 5 个状态 $S_0 \sim S_4$ 依次分配编码 000, 001, 010, 011, 100。也可是别的编码方案, 但存储数据也应随之改变。

ROM 的地址位宽 $p=4$, $A_3 A_2 A_1 A_0 = Q_2^n Q_1^n Q_0^n X$, 每存储单元数据位宽 $m=4$, $D_3 D_2 D_1 D_0 = Z Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$ 。需占用 16 个存储单元。


各单元的存储数据由题 7-7 解表列出。实现电路如题 7-7 解图所示。



题 7-7 图


题 7-7 解表 ROM 的存储数据

	当前状态			输入	输出	下一状态			
	Q_2^n	Q_1^n	Q_0^n	X	Z	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	
S_0	0	0	0	0	0	0	0	0	S_0
	0	0	0	1	0	0	0	1	S_1
S_1	0	0	1	0	0	0	0	0	S_0
	0	0	1	1	0	0	1	0	S_2
S_2	0	1	0	0	0	0	1	1	S_3
	0	1	0	1	0	0	0	1	S_2
S_3	0	1	1	0	1	0	0	0	S_0
	0	1	1	1	0	1	0	0	S_4
S_4	1	0	0	0	1	0	0	0	S_0
	1	0	0	1	0	0	1	0	S_2
非工作状态	1	0	1	0	0	0	0	0	S_0
	1	0	1	1	0	0	0	0	S_0
	1	1	0	0	0	0	0	0	S_0
	1	1	0	1	0	0	0	0	S_0
	1	1	1	0	0	0	0	0	S_0
	1	1	1	1	0	0	0	0	S_0
	A_3	A_2	A_1	A_0		D_3	D_2	D_1	D_0
	ROM 地址					存储数据			



题 7-7 解图

7-8 利用 ROM 实现题 7-8 图所示的状态图。2 位输入信号为 x_1, x_2 , 1 位输出信号 Z 。状态 A 时, $Z=Z_1=x_1 \cdot x_2$, 状态 B 时, $Z=Z_2=x_1+x_2$, 状态 C 时, $Z=Z_3=x_1 \oplus x_2$, 状态 D 时, $Z=Z_4=\overline{x_2}$ 。试说明所设计的状态编码。画出实现电路图, 说明所用 ROM 的数据位宽 m , 地址位宽 p , 存储单元数目。写出各存储单元的地址和存储数据的表格。




题 7-8 图

解: 对 4 个状态 A, B, C, D 依次分配编码 00, 01, 10, 11。ROM 的地址位宽 $p=4, A_3 A_2 A_1 A_0 = Q_1^i Q_0^i x_1 x_0$, 每存储单元数据位宽 $m=3, D_2 D_1 D_0 = Z Q_1^{i+1} Q_0^{i+1}$ 。需占用 16 个存储单元。各单元的存储数据由题 7-8 解表列出, 实现电路如题 7-8 解图所示。

题 7-8 解表 ROM 的存储数据

	当前状态		输入		输出 Z	下一状态		
	Q_1^i	Q_0^i	x_1	x_2		Q_1^{i+1}	Q_0^{i+1}	
A	0	0	0	0	0	0	0	A
	0	0	0	1	0	0	0	A
A	0	0	1	0	0	0	1	B
	0	0	1	1	1	0	1	B
B	0	1	0	0	0	1	0	C
	0	1	0	1	1	1	0	C
B	0	1	1	0	1	1	1	D
	0	1	1	1	1	1	1	D
C	1	0	0	0	0	1	1	D
	1	0	0	1	1	1	1	D
C	1	0	1	0	1	1	0	C
	1	0	1	1	0	0	1	C
D	1	1	0	0	1	1	0	C
	1	1	0	1	0	0	1	C
D	1	1	1	0	1	0	0	A
	1	1	1	1	0	0	0	A
ROM 地址					存储数据			
$A_3 A_2 A_1 A_0$					$D_2 D_1 D_0$			




题 7-8 解图

7-9 用 ROM 实现 8 路脉冲分配器。要求各路输出正脉冲的宽度为 $1 \mu s$ 。各路脉冲依次延迟一个时钟周期。画出实现电路图, 说明所用 ROM 的数据位宽 m , 地址位宽 p , 存储单元数目。写出各存储单元的地址和存储数据的表格。说明时钟 CP 的频率应为多少。

解: 设 8 路脉冲分配器的输出分别为 $F_7 \sim F_0$ 。需要 ROM 的地址位宽 $p=3, A_2 A_1 A_0 = Q_2^i Q_1^i Q_0^i$, 需用 8 个存储单元。每存储单元数据位宽 $m=11, D_{10} D_9 D_8 D_7 D_6 D_5 D_4 D_3 D_2 D_1 D_0 = F_7 F_6 F_5 F_4 F_3 F_2 F_1 F_0 Q_2^{i+1} Q_1^{i+1} Q_0^{i+1}$ 。时钟频率应为 $1/(1 \mu s) = 1 \text{ MHz}$ 。各单元的存储数据由题 7-9 解表列出, 实现电路如题 7-9 解图所示。

题 7-9 解表 ROM 的存储数据


ROM 地址			存储数据										
A_2	A_1	A_0	D_{10}	D_9	D_8	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	0	0	0	1	0	0	1
0	0	1	0	0	0	0	0	0	1	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0	0	1	1
0	1	1	0	0	0	0	1	0	0	0	1	0	0
1	0	0	0	0	0	1	0	0	0	0	1	0	1
1	0	1	0	0	1	0	0	0	0	0	1	1	0
1	1	0	0	1	0	0	0	0	0	0	1	1	1
1	1	1	1	0	0	0	0	0	0	0	0	0	0
Q_2^n	Q_1^n	Q_0^n	F_7	F_6	F_5	F_4	F_3	F_2	F_1	F_0	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
当前状态			输出							下一状态			



题 7-9 解图

7-10 以题 7-10 图所示的 ROM 电路实现同步计数器或序列信号发生器。试说明电路的设计是否存在问题。电路工作时会有什么结果？

解:图中的 ROM 为电平使能,即在 $\overline{CS}$ 为低电平期间 ROM 被使能工作。电路在 CP 为低电平期间,地址单元存储的数据输出会立即作为地址再次寻址,如各地址的存储单元依次存储着下一状态码和输出码,则各状态码和输出码将被接连送出,送出的速率取决于 ROM 的读取速率。电路不能实现与时钟 CP 边沿同步的时序逻辑。



题 7-10 图

7-11 基于课本上图 7.2.3 所示的 PLA 分别实现题 7-11 表(1)、题 7-11 表(2)给出的 2 位-4 线译码器电路。

题 7-11 表(1) 2 位-4 线译码(正逻辑输出)

S_1	$\overline{S_2}$	A_1	A_0	Y_0	Y_1	Y_2	Y_3
1	0	0	0	1	0	0	0
1	0	0	1	0	1	0	0
1	0	1	0	0	0	1	0
1	0	1	1	0	0	0	1
0	ϕ	ϕ	ϕ	0	0	0	0
ϕ	1	ϕ	ϕ	0	0	0	0

题 7-11 表(2) 2 位-4 线译码(负逻辑输出)

S_1	$\overline{S_2}$	A_1	A_0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$
1	0	0	0	0	1	1	1
1	0	0	1	1	0	1	1
1	0	1	0	1	1	0	1
1	0	1	1	1	1	1	0
0	ϕ	ϕ	ϕ	1	1	1	1
ϕ	1	ϕ	ϕ	1	1	1	1

解:根据题 7-11 表(1),题 7-11 表(2)给出的 2 位-4 线的译码功能,译码输出的表达式如下,PLA 的实现如题 7-11 解图所示。

$$Y_0 = S_1 \cdot (\overline{S_2}) \cdot \overline{A_1} \cdot \overline{A_0}$$

$$\overline{Y_0} = \overline{S_1 \cdot (\overline{S_2}) \cdot \overline{A_1} \cdot \overline{A_0}} = \overline{S_1} + \overline{S_2} + A_1 + A_0$$

$$Y_1 = S_1 \cdot (\overline{S_2}) \cdot \overline{A_1} \cdot A_0$$


$$Y_2 = S_1 \cdot (\overline{S_2}) \cdot A_1 \cdot \overline{A_0}$$

$$Y_3 = S_1 \cdot (\overline{S_2}) \cdot A_1 \cdot A_0$$


$$\overline{Y_1} = \overline{S_1 \cdot (\overline{S_2}) \cdot \overline{A_1} \cdot A_0} = \overline{S_1} + \overline{S_2} + A_1 + \overline{A_0}$$

$$\overline{Y_2} = \overline{S_1 \cdot (\overline{S_2}) \cdot A_1 \cdot \overline{A_0}} = \overline{S_1} + \overline{S_2} + \overline{A_1} + A_0$$

$$\overline{Y_3} = \overline{S_1 \cdot (\overline{S_2}) \cdot A_1 \cdot A_0} = \overline{S_1} + \overline{S_2} + \overline{A_1} + \overline{A_0}$$



(a) 2位-4线 (正逻辑输出)
译码器的PLA实现




(b) 2位-4线 (负逻辑输出)
译码器的PLA实现

题 7-11 解图

7-12 用题 7-12 图所示 PLA 实现二进制模 4 计数器, 当控制位 $M_1 M_0$ 为 00 时进行加计数、01 时进行减计数、10 时进行同步预置、11 时为保持状态。(注: 题 7-12 图略。题 7-12 解图中除去编程连接标志“×”及注释的电路即为题 7-12 图。)

解: 如题 7-12 解图所示。



题 7-12 解图

7-13 基于题 7-13 图的 PAL 实现题 7-13 表所示的 4 线-2 位的优先编码器。(注:题 7-13 解图(2)中除去标志“×”及注释的电路即为题 7-13 图。)

解:

根据题 7-13 表可得 $\overline{Y_1}$ 、 $\overline{Y_0}$ 和 $\overline{I_0}$ 、 $\overline{I_1}$ 、 $\overline{I_2}$ 、 $\overline{I_3}$ 关系的卡诺图,如题 7-13 解图(1)所示。化简卡诺图并考虑 $\overline{ST}$ 可得 $\overline{Y_1}$ 、 $\overline{Y_0}$ 的表达式分别如式①、②所示。

题 7-13 表

$\overline{ST}$	$\overline{I_0}$	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{Y_1}$	$\overline{Y_0}$	$\overline{Y_{EX}}$	$\overline{Y_S}$
0	1	1	1	1	1	1	1	0
0	ϕ	ϕ	ϕ	0	0	0	0	1
0	ϕ	ϕ	0	1	0	1	0	1
0	ϕ	0	1	1	1	0	0	1
0	0	1	1	1	1	1	0	1
1	ϕ	ϕ	ϕ	ϕ	1	1	1	1

$\overline{I_0}$ $\overline{I_3}$	$\overline{I_1}$	00	01	11	10
00	0	0	0	0	0
01	0	0	0	0	0
11	1	1	1	1	1
10	0	0	0	0	0


$\overline{I_0}$ $\overline{I_3}$	$\overline{I_1}$	00	01	11	10
00	0	0	0	0	0
01	1	1	1	1	1
11	0	1	1	0	0
10	0	0	0	0	0

题 7-13 解图(1)

$$\overline{Y_1} = \overline{ST} \cdot \overline{I_2} \cdot \overline{I_3} \quad \text{①}$$

$$\overline{Y_0} = \overline{ST} \cdot (\overline{I_2} \cdot \overline{I_3} + \overline{I_1} \cdot \overline{I_3}) \quad \text{②}$$

根据题 7-13 表分析 $\overline{Y_{EX}}$ 、 $\overline{Y_S}$ 并参考课本第 3 章的优先编码器一节,可得出 $\overline{Y_{EX}}$ 、 $\overline{Y_S}$ 的表达式如式③~⑥所示。在 PLA 中的实现各表达式如题 7-13 解图(2)所示。



题 7-13 解图(2)

$$\overline{Y_{EX}} = \overline{ST} + \overline{I_0} \cdot \overline{I_1} \cdot \overline{I_2} \cdot \overline{I_3} = \overline{ST \cdot \overline{I_0} \cdot \overline{I_1} \cdot \overline{I_2} \cdot \overline{I_3}} \quad (3)$$

$$Y_S = \overline{ST} + \overline{I_0} \cdot \overline{I_1} \cdot \overline{I_2} \cdot \overline{I_3} = \overline{ST \cdot \overline{I_0} \cdot \overline{I_1} \cdot \overline{I_2} \cdot \overline{I_3}} \quad (4)$$

$$\overline{Y_S} + \overline{ST} = (ST + \overline{ST}) \cdot (\overline{I_0} \cdot \overline{I_1} \cdot \overline{I_2} \cdot \overline{I_3} + \overline{ST}) = \overline{Y_{EX}} \quad (5)$$

$$\overline{Y_{EX}} + \overline{ST} = (ST + \overline{ST}) \cdot (\overline{I_0} \cdot \overline{I_1} \cdot \overline{I_2} \cdot \overline{I_3} + \overline{ST}) = Y_S \quad (6)$$

7-14 用题 7-14 图所示的 PAL 实现二进制模 4 计数器, 当控制位 $M_1 M_0$ 为 00 时进行加计数、01 时进行减计数、10 时进行同步预置、11 时为保持状态。设进位(借位)输出端为 CO(BO)。(注: 题 7-14 图见课本。题 7-14 解图中除去标志“×”及注释的电路即为题 7-14 图。)

解: 根据二进制模 4 计数的状态转移表(题 7-14 解表), 有

(1) 加计数时, 应:

$$Q_0^{n+1} = \overline{Q_0^n} = D_0^n, Q_1^{n+1} = Q_0^n \oplus Q_1^n = \overline{Q_0^n} \cdot Q_1^n + Q_0^n \cdot \overline{Q_1^n} = D_1^n, CO = Q_0 Q_1$$

(2) 减计数时, 应:

$$Q_0^{n+1} = \overline{Q_0^n} = D_0^n, Q_1^{n+1} = Q_0^n \odot Q_1^n = \overline{Q_0^n} \cdot \overline{Q_1^n} + Q_0^n \cdot Q_1^n = D_1^n, BO = \overline{Q_0} \cdot \overline{Q_1}$$


(3) 预置时($M_1 M_0 = 10$), 有

$$D_0 = D_A, D_1 = D_B$$

(4) 保持时($M_1 M_0 = 11$), 有

$$D_0 = Q_0, D_1 = Q_1$$

实现电路如题 7-14 解图所示。




题 7-14 解图

7-15 基于题 7-15 图所示 PAL 实现移位寄存器, 当控制位 $M_1 M_0$ 为 00 时进行左移位, 移入数据为 D_A ; 为 01 时进行右移位, 移入数据为 D_B ; 为 10 时进行同步置零、11 时为保持状态。(注: 题 7-15 图见课本。题 7-15 解图中除去标志“×”及注释的电路即为题 7-15 图。)


解: 如题 7-15 解图所示。

7-16 画出控制位 $AC_0 = 0, AC_1(n) = 0$ 时 GAL16V8 的输出逻辑宏单元 OLMC 的结构。

解: 如题 7-16 解图所示。




题 7-15 解图



题 7-16 解图

7-17 在 GAL16V8 的 OLMC 中,当选择组合逻辑电路的结果直送输出时不使用 D 触发器,此时 D 触发器为什么不能别作它用? 试作出改动,使在此情况中 D 触发器也可为它方所用。

解: 见题 7-17 解图中的分析。



题 7-17 解图

7-18 MAX7000 系列 PLD 器件中共享扩展项与并联扩展项各有什么样的作用?

解:MAX7000 系列 PLD 中的共享扩展项可增加乘积项中逻辑变量的个数,并联扩展项可增加逻辑函数中乘积项的个数。

7-19 MAX7000 系列器件和 FLEX10K 系列器件实现组合逻辑函数的方法各有什么特点?

解:MAX7000 系列用基于乘积项的方法,通过改变与阵列、或阵列的连接实现组合逻辑函数。电路的复杂度和工作延时通常与逻辑函数的复杂度有关。编程数据由 EEPROM 存储位保持,对器件的编程设置在掉电后仍可保持。

FLEX10K 系列用基于查找表的方法,通过改变 SRAM 存储器的内容实现组合逻辑函数。其电路复杂度和工作延时不随函数不同(相同逻辑变量数目的情况)而改变。但 SRAM 存储器的内容在掉电后丢失,需另设非易失性存储器保存信息并在上电时自动完成加载。

7-20 FLEX10K 系列器件的进位链和级联链有什么作用? 它们在 LAB 间是如何连接的?

解:FLEX10K 系列中的进位链和级联链为 LAB 中各 LE 之间提供快速连接通道,信号经由它们传输的时延小于经由行、列连线带的。进位链可用于实现加法器、计数器、比较器。级联链可用于扩增逻辑函数中的乘积项个数或逻辑变量的个数。

FLEX10K 中同一 LAB 行的间隔 LAB 之间也可通过进位链和级联链连接。

7-21 试分别用查找表方法(FLEX10K)和乘积项方法(MAX7000)实现逻辑函数 $F = \overline{B} \cdot \overline{C} + AB + \overline{A} \cdot \overline{D}$ 。


解:

用查找表方法实现函数 $F = \overline{B} \cdot \overline{C} + AB + \overline{A} \cdot \overline{D}$ 时,SRAM 存储器的存储信息如题 7-21 解表。查找表(LUT)的结构如题 7-21 解图(1)所示。


用乘积项方法实现函数 F 的结构图(MAX7000 系列的一个 MC)如题 7-21 解图(2)所示,编程表达及信号传输路径(粗线)、必要的选择器控制数据标于图中。

题 7-21 解表

A	B	C	D	$F = \overline{B} \cdot \overline{C} + AB + \overline{A} \cdot \overline{D}$
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1



题 7-21 解图(1)




题 7-21 解图(2)

7-22 试用两个 3 变量查找表实现 1 位全加器。画出查找表的结构。

解: 查找表(LUT)中存储本位和 S_j 及高进位 C_j 的存储器(两个 8×1 SRAM)内容如题 7-22 解表。查找表如题 7-22 解图所示。

题 7-22 解表

C_{j-1}	a_j	b_j	S_j	C_j
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



题 7-22 解图

7-23 输出缓冲门输出的信号的压摆率和附加毛刺噪声及器件功耗一般有着什么样的关系?

解: 一般地,输出缓冲门输出的信号的电压摆动速率越高,信号中的附加毛刺噪声就越大,器件的功率损耗也越大。因而,一些 PLD 器件的输出信号的压摆率可被编程设置,使用户可在输出压摆率和输出噪声、器件功率损耗间作出权衡选择。

7-24 FLEX10K 系列器件的输入/输出单元中,输入信号可直接传送到行/列连线带,也可经寄存器传送。什么情况下需使用后者?

解: 在输入信号直接传送行/列连线带情况时,输入信号中的噪声干扰器件内部工作的可能性相对地也较大。用寄存器保存时钟有效边沿处的输入信号,可以减小噪声干扰的影响。因而,在输入信号中存在较大干扰时,可使用 I/O 单元中的寄存器。

输入/输出单元中的寄存器的建立时间和保持时间较短,这一优点可被利用实现对快速变化的信号的捕获。

7-25 与 EPLD/CPLD 类器件相比,FPGA 类可编程器件一般有着哪些特点?

解: 与 EPLD/CPLD 类 PLD 相比较,FPGA 有着以下几个主要特点:

(1) 编程配置技术基于 SRAM。

(2) 基本逻辑模块的集成规模度与 CPLD 类的 LAB 比较相对较小。但基本逻辑模块的数量相对较多。

(3) 内部布线多采用分段式互连结构。

7-26 什么是双口 RAM? Spartan-II 系列的块状 RAM 实现的双口 RAM 有哪些特点?

解: 单口 RAM 的读、写地址口同一, 读、写操作不可同时进行。双口 RAM 有各自独立的读写地址口, 因而可以对不同地址或相同地址的存储单元同时执行读、写的操作。

7-27 在 FPGA 器件 (Spartan-II 系列) 的输入/输出单元 (IOB) 中, 输入信号通路上设置的可编程延时单元有什么作用?

解: 系统时钟经芯片内部的时钟分配网络传输, 到达 IOB 的位置时, 时钟有效边沿可能会出现一定的滞后延时, 为保证输入触发器的可靠工作, 要求输入信号脉冲也要相应地增加保持时间。在高速信号工作的情况下, 输入信号可能难以满足增加保持时间的要求。在 IOB 输入信号的传输通路上设置的延时单元可以使信号到达触发器输入端时有着与时钟相应的延时, 这可降低对外部来的输入信号源增加保持时间的要求。

7-28 Spartan-II 系列和 FLEX10K 系列器件内的互连资源结构有哪些不同?

解: FLEX10K 系列的互连资源为连续布线结构。行、列快速连线带由横向、纵向遍布于器件的一系列连续连接线 (互连通道) 组成。行连线带的互连通道分为全长和半长通道, 全长通道横贯器件, 可连 LAB 行上的各个 LAB。半长通道仅能连接 LAB 行的一半。

Spartan-II 系列内部互连布线采用分段式结构。互连资源有局部互连布线、通用互连布线、I/O 互连布线、专用布线、全局布线。

7-29 延迟锁相环路 DLL 工作原理是什么? 什么情况需使用 DLL?

解: DLL 的原理框图如课本图 7.5.10 所示。DLL 中的控制逻辑部分抽样比较 CLKFB 和 CLKIN, 输出反映两者相位差的误差信号 W, 信号 W 控制可变延时单元输出信号的延迟量。与传统的模拟锁相环相比, 控制逻辑单元相当于鉴相器, 可变延时单元相当于压控振荡器。

由于传输路径中的惯性延迟和传输延迟, 经时钟分配网路传输的时钟信号 CLKFB 较 CLKIN 会出现滞后延迟 τ_{pd} 。在大规模、高频率或高速信号处理系统中, τ_{pd} 就可能导致严重的不良后果。DLL 可使 CLKFB 和 CLKIN 间的相位差达到最小, 使 τ_{pd} 趋于零。加入 DLL 处理后, 经时钟分配网络传输到各 CLB、IOB 位置处的系统时钟和时钟源可以达到足够理想的同步。

7-30 什么是 JTAG 接口? JTAG 接口的硬件部分是如何构成的? JTAG 接口的主要作用有哪些?

解: JTAG 接口协议是联合测试行动组 (Joint Test Action Group, JTAG) 开发制定的边界扫描测试技术规范 (IEEE1149.1)。

JTAG 要求芯片为边界扫描设置测试访问端口 (Test Access Port, TAP)。TAP 有 5 条专用外信号线: TDI (测试数据输入)、TDO (测试数据输出)、TMS (测试方式选择)、TCK (测试时钟)、TRST (测试复位)。TAP 主要由 3 个部分组成: TAP 控制器、指令寄存器、数据寄存器。通常将 TAP、专用信号线及相应的控制软件统称为 JTAG 接口。

课本的图 7.5.12 描述了芯片中 TAP 的组成。

通过 JTAG 边界扫描测试, 可以免除或大大减少对板上芯片连接状况的传统测试。

JTAG 电路使 TDI-TDO 的串行数据链与核心逻辑建立了连接路径, 因而, 利用 JTAG 接口也可完成对芯片配置数据的下载或读出。

第 8 章 硬件描述语言 VHDL

EDA(Electronic Design Automation, 电子设计自动化)技术是现代电子技术发展的标志之一。硬件描述语言(Hardware Description Language, HDL)是 EDA 的一项重要构成。VHDL 是广泛应用的 HDL 之一。

对 HDL 的学习应基本是个实验过程。即在某 EDA 工具软件环境(如 Quartus II)中进行 HDL 设计的编辑输入,通过功能仿真验证 HDL 设计的正确性,通过时序仿真了解 HDL 设计在可编程逻辑器件上实现的结果。

8.1 教学要求

教材《数字电路与逻辑设计》(刘培植主编,下称“课本”)中的 PLD 和 HDL 章节是为了对基础部分的补充和提高而设立的。面向初学者并考虑到有限的课时,VHDL 部分的教学重点在以下几个方面。

- (1) 掌握 VHDL 描述程序的基本架构。
- (2) 了解数据对象和数据类型的使用。
- (3) 掌握进程的结构特点和使用。
- (4) 了解用状态机解决逻辑问题的方法和基本程序结构。

8.2 基本知识点及例题

课本的第 8 章初步介绍了 VHDL 程序的基本架构、主要描述语句及描述的组织形式。本节意面向初学过程在以下几个方面再作重点介绍:硬件描述语言的特点、在应用 VHDL 的进程时应注意的问题、应用状态机的方法解决时序逻辑问题。

8.2.1 硬件描述语言的特点

设计者用硬件描述语言(HDL)以程序描述的方式来进行电路设计。在编制 HDL 程序时,硬件电路一般还没有生成,因而,HDL 描述的是信号间的逻辑关系、运算关系及因果关系,或者是部件间的连接关系。根据 HDL 的描述设计实现电路的工作是由 EDA 工具软件辅助完成的。课本的图 8.1.1 概括了 EDA 设计的一般过程。

与高级计算机语言不同的是,HDL 是为了设计出硬件电路,它的文法、句法及程序结构

总是和硬件电路对应着。掌握好这一特点,就容易理解并记忆好 VHDL 的一些要点。

1. 并行语句和顺序语句

VHDL 将描述语句分为并行语句和顺序语句两大类。

在结构体中的各条语句都是并行语句。多条并行语句在书写上的前后次序不影响描述及设计的结果。一个进程整体相当于一并行语句,不论在进程内有多少条语句。课本的 8.6.1 节中介绍了并行语句的种类。课本的例 8.2.4 是结构体中应用并行语句的典型例子。


VHDL 中顺序语句的描述表现力优于并行语句,顺序语句在书写上的前后次序对描述及设计的结果有影响。顺序语句只能用在进程和子程序中。常用到的 if 语句、case 语句都属顺序语句,它们不能直接用在结构体内。

并行语句、顺序语句是从语句在功能仿真器中执行的角度去划分的,不能认为并行语句在可编程器件中产生的是并行结构,顺序语句产生的是串行结构。

用下面给出的程序例来说明 VHDL 程序的一般架构。图 8.2.1(a)给出某电路模块(DLMK)的框图,idt(0~7)、cotl 为输入端,soutl、pso、mut 为输出端。设 slk1、slk2 是为了设计需要而建立的内部量。图 8.2.1(b)给出的是实现这一模块的 VHDL 描述程序的组织构成。相关的要点标于图 8.2.1(b)中。



(a) 电路模块例



(b) VHDL 描述程序的基本结构例

图 8.2.1 用程序例来说明 VHDL 程序的一般结构

2. 数据对象与数据类型

对 VHDL 处理的逻辑数据,在描述时必须为其指定数据对象及数据类型的类别。

数据对象有信号(signal)、变量(variable)、常量(constant)3 种,数据对象在硬件上对应着承载数据的物理载体,信号、变量类常被实现为连接线或暂存单元,常量用固定电平来实现。

数据类型有:bit、std_logic、integer、character 等,也可以自定义数据类型。数据类型一般反映着数据对象的位宽,例如一个信号占有的连接线的条数。因而,不同数据类型的数据对象之间不可简单地直接相互赋值或运算。

在数据对象、数据类型方面有以下几个要点。

(1) 信号(signal)可在实体、结构体、程序包中定义,在进程(process)中不能定义信号,只能使用信号。变量(variable)只能在进程和子程序中定义和使用。常量(constant)在各位位置都可定义和使用。

(2) 实体(entity)的 port 语句中的各端口(名)是信号。

(3) 只有具有相同数据类型的数据对象之间才能直接赋值或运算。不同数据类型的数据对象之间需要赋值或运算时,需要使用转换函数,且应先声明转换函数所在的程序包。

(4) 声明 integer(整数型)类型的对象时,需要用关键字 range 设定其取值范围。

【例 8.2.1】 模 16 计数器的 VHDL 描述程序如图 8.2.2 所示。




图 8.2.2 例 8.2.1 图

在描述程序中为什么要声明 ieee.std_logic_unsigned 程序包? 因为程序中有“qd1<=qd1+1;”语句,由于“+”运算的操作数属不同的数据类型(std_logic 型和 integer 型),不符合 VHDL 的“运算的操作数应有相同的数据类型”的要求。在 std_logic_unsigned 程序包中重载了相关的运算符,使不同数据类型的数可进行运算。

在描述程序中为什么要设立信号 qd1,是否可不用这一暂存单元? 因为端口名 qd 在 port 语句中将端口流向定义为 out,因而不能执行“qd<=qd+1;”语句,因“qd+1”需要读出端口数据,而 out 端口不能读出数据。因而设立暂存单元 qd1,由 qd1 完成“qd1<=qd1+1;”,后再向 qd 端口赋值输出。如果不设立暂存单元,一定要用语句“qd<=qd+1;”来完成计数,则需将端口名 qd 的数据流向定义为 buffer。

语句中“qd1<=qd1+1;”描述的是二进制加法的行为,而不是加法器的电路,这正是基于硬件描述语言进行设计的优势。

图 8.2.3(a)、(b)分别是 COUNTER16 的 RTL(寄存器传输级,Register Transport Level)结构及仿真波形。

如果要求在最大计数状态输出进位信号,应如何修改程序?读者可自试。





图 8.2.3 计数器 COUNTER16 的 RTL 结构及仿真波形

3. 完整的和不完整的条件语句

完整的条件语句对被检测对象(条件)的任何取值的情况都给出了对应的处理,这符合组合逻辑电路的表现。因而,完整的条件语句在硬件上生成的是组合逻辑电路。if 语句是一种条件语句,完整的 if 语句是包括 elsif 及 else 部分的语句。例 8.2.2 是使用完整 if 语句生成二选一选择器的例子,其生成的 RTL 结构图如图 8.2.4 所示。

不完整的条件语句只列举了对应被测检测对象(条件)一部分取值的处理。在例 8.2.3 的 if 语句中,在符合 if 条件时,有相应的处理(“Q1<=D;”),但例中的 if 语句结构没有 else 部分,属不完整的条件语句。当在不符合 if 条件时不作处理,输出信号(Q)保持不变,这正是触发器的表现。因而,其 RTL 实现如图 8.2.5 所示,是 D 触发器。不完整的条件语句在硬件上生成的是时序逻辑电路。

【例 8.2.2】 完整的 if 语句例。

```
entity EgTJ1 is
  port(D0,D1,ck;in bit;Q;out bit);
end entity EGTJ1;
architecture wtdo of EgTJ1 is
begin
  process(D1,D2,ck)
  begin
    if ck = '0' then Q<= D0;
      else Q<= D1;--完整的 if 语句
    end if;
  end process;
end architecture wtdo;
```




图 8.2.4 例 8.2.2 的 RTL 结构图

【例 8.2.3】 不完整的 if 语句例。

```
entity EgTJ2 is
  port(D,ck,in bit;Q,out bit);
end EgTJ2;
architecture wtdo of EgTJ2 is
  signal Q1;bit;
begin
  process(ck)
  begin
    if ck'event and ck = '1' then Q1<= D;
    end if; --不完整的 if 语句
  end process;
  Q<= Q1;
end wtdo;
```




图 8.2.5 例 8.2.3 的 RTL 结构图

4. 描述和实现

如前所述,VHDL 是通过程序描述的方式来进行电路设计,但并不是所有描述都可被硬件实现。例如以下的几种描述。

实数(real)型数据、未用 range 限定范围的整数(integer)型数据都不能被实现,因为难以它们设定位宽。

延时的描述(“after...”和“transport after...”)不能被实现。

STD_LOGIC 型数据的 9 种取值中,仅“0”、“1”、“Z”、“—”可被实现。

8.2.2 应用 VHDL 进程时应注意的问题

进程(process)是 VHDL 中描述语句的一种组织结构,有着较强的描述处理能力。在课本中介绍了进程的格式,并对进程中信号和变量的赋值作了重点介绍。这里试将与进程相关的一些要点作出总结。

1. 什么情况使用进程

当需要用顺序语句描述一些相互关联性较大的关系或处理,特别是这些处理是由某一事件触发而开始时,可将这些语句组织在一个进程中,将触发事件或输入信号放入敏感表。例如,一个组合逻辑的模块、一个同步时序的处理、一个状态机的循环。

一个结构体(architecture)中可以有多个进程,信号(signal)是多个进程之间的联系。

在同步时序逻辑处理中,一个进程通常仅对一个时钟边沿敏感。在异步时序逻辑处理中,不同的时钟需用各自的进程处理。

2. 进程中的信号和变量

在进程的敏感表中,只能列举信号,不能列举变量。在进程中只能定义、使用变量,不能定义信号,只能使用信号。

在进程中对变量的赋值是立即完成的,在变量赋值语句的下一句,变量已得到了赋值。而对信号的赋值要等到进程结束时才能完成,因而,对信号一般不要有多次赋值,也不要在对信号赋值后,就在本进程结束前即根据赋值结果作出判断处理。

一般不能在多个进程中对同一信号(名)进行赋值,可能会因此产生类似“非法线与”性的错误。

以上叙述的对变量和信号的赋值操作虽然是在 VHDL 功能仿真器中的行为,但也影响着硬件实现电路的设计。课本的 8.5.2 小节用时序仿真比较了进程中对信号和变量的赋值处理结果。

3. 对进程的仿真和实现

在认识进程时,应将以下两方面的问题分清:(1)进程在功能仿真器中的运行行为。(2)实现进程的硬件电路的行为。

在功能仿真器中,进程的语句被仿真计算机逐条执行,仿真器根据进程的规则给出仿真结果。以下的一些叙述常见于教科书中,它们讲的都是进程在功能仿真器中的行为。

- 进程的启动:当敏感信号表中的信号出现变化时,进程即被启动。进程结束后,程序又返回进程的第一条语句,等待下次启动。因而,进程是一个无限循环。
- 进程中的赋值:对变量的赋值是立即完成的。对信号的赋值要等到进程结束时才能完成。
- 进程的用时:一个进程不论包含多少条语句,其运行用时都是一个仿真延时量(δ 延时)。

进程的硬件实现电路是由 EDA 工具软件中的综合器编译设计的,所实现的电路因进程的内容不同而不同,可能是组合电路,也可能是时序电路,既可能是并行结构,也可能是顺序结构。仿真器给出的仿真结果是符合硬件电路的实际输出的,但不可将仿真器的运行行为想象成硬件的处理过程。


【例 8.2.4】 下述程序包含了 3 个进程:进程 lach 是一个锁存器;进程 ozz 决定输出信号是否是高阻态;进程 absel 决定 ozz 的使能信号。

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY Mutch IS
    PORT(a,b,sel,ck:IN STD_LOGIC;
          di:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
          dout:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END Mutch;
--
ARCHITECTURE wtrc OF Mutch IS
    SIGNAL desel:STD_LOGIC;          --定义两个内部信号,起着进程(模块)间的连接作用
    SIGNAL dikp:STD_LOGIC_VECTOR(7 DOWNTO 0);
    BEGIN
        absel:PROCESS(a,b,sel)      --2 选 1 选择器,决定三态输出门的控制信号
        BEGIN
            IF sel = '1' THEN desel<= a;
            ELSE desel<= b;
            END IF;
        END PROCESS absel;
        --
        lach:PROCESS(di,ck)         --8 位锁存器
        BEGIN
            IF ck = '1' THEN dikp<= di;
```

```

    END IF;
END PROCESS lach;
--
ozz:PROCESS(desel,dikp)    --8 位三态输出门
BEGIN
    IF deset = '1' THEN dout<= dikp;
    ELSE dout<= "ZZZZZZZZ";
    END IF;
END PROCESS ozz;
END ARCHITECTURE wtrc;

```



(a)




图 8.2.6 例 8.2.4 的 RTL 结构图和仿真波形

图 8.2.6 是例 8.2.4 的 RTL 结构图和仿真波形。由图 8.2.6(a)可见, 每个进程对应一个电路模块, 所定义的内部信号 `desel, dikip` 是进程(模块)间的连接(线)。

例 8.2.4 仅是为了认识进程和电路模块的对应关系而设立的, 事实上, 可以用更为简单的描述设计完成例 8.2.4 中的功能, 读者可自己尝试。

8.2.3 状态机的应用

前面章节讲述了同步时序逻辑电路, 其电路的工作方式是在若干个状态中有规律地循环, 输入信号 X 和时钟 CP 控制着状态之间的转移, 在各个状态, 由状态码 Q 和输入信号 X 决定当时的输出信号 Y 。状态码 Q 由触发器组的输出信号构成。

同步时序电路也称为有限状态机(Finite State Machine, FSM), 简称状态机。图 8.2.7 是状态机电路的一般性结构框图, 它和课本第 5 章的图 5.1.1 是相符的。计数器和序列信号发生器是简单(一般没有输入信号 X)的状态机电路。

根据课本第 5 章的例题介绍, 我们可这样认识: 状态 Q 是时序处理的步骤, 输出信号 Y 是电路在各状态对输入信号 X 处理的结果。因而, 当需要对某信号的多种情况进行分步处理时, 就可以采用状态机的方案。

相对于计算机 CPU 的处理, 状态机的处理是由电路硬件完成, 具有并行性的特点, 在处理速度、可靠性、信号同步等方面有着优势。




图 8.2.7 状态机电路的一般框图

【例 8.2.5】 设计交通灯控制电路, 要求是: 十字路口的交通灯以例 8.2.5 表所示的 4 个状态依次亮熄。另有 4 个控制信号, `reset`(置 1 后使进入 `tu1` 状态); `hold`(置 1 后使 4 个路口均为红灯且停止计时); `liend`(置 1 后立即结束当前红(绿)灯点亮状态, 进入下一状态); `lidey`(置 1 后使当前的红(绿)灯点亮状态时间延长 6 秒)。输出信号为两个方向的控灯

信号和计时显示信号。时钟为 16 Hz 的方波信号。

解：

(1) 定义枚举数据类型 `stakind`, 表示 5 个工作状态, `tu1`, `tu2`, `tu3`, `tu4`, `hold`, 其中的 `hold` 为保持状态, 4 个路口红灯并停止计时。

(2) 设立两个 `std_logic_vector`(1 to 2) 型输出信号 `ew_RYG` 和 `sn_RYG`, 分别表示控制东西方向和南北方向的红黄绿灯的亮熄的信号。设立两个整型输出信号 `ew_data` 和 `sn_data`, 分别表示东西、南北两方向的倒数计时秒数的信号。


(3) 用 `generic` 类属表定义东西方向绿灯时长 `tpew`、南北方向绿灯时长 `tpsn`、黄灯时长 `tpyl`、延时段时长 `tpdy`。修改类属表参数, 可使程序适用于任何时长要求的设计。

(4) 程序中设立了两个进程。进程 `seclk` 将 16Hz 的时钟进行 16 分频, 得到每秒一次的脉冲信号 `secp`。进程 `rhls` 完成状态计时和各状态下的输出。也可将 `rhls` 分为两个进程, 其一完成状态计时及转换, 其二完成各状态下的输出。读者可自试之, 习题 8-27 解可作参考。


后附列出了设计程序 `trff_FSM`。图 8.2.8(a) 是正常情况下各状态的计时、转换及输出信号的仿真波形, 图 8.2.8(b) 给出状态的延长、立即结束、保持(`hold`)的处理。

例 8.2.5 表

		tu1	tu2	tu3	tu4
东西方向	灯	绿	黄	红	红
	点亮时间	12 s	4 s	15 s	4 s
南北方向	灯	红	红	绿	黄
	点亮时间	12 s	4 s	15 s	4 s



(a) `trff_FSM` 的正常循环状态



(b) `trff_FSM` 的状态的延长、立即结束及保持

图 8.2.8 例 8.2.5 解图


```

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
--
ENTITY trff_FSM is
    generic(tpew:integer:=12;tpsn:integer:=15;tpyl:integer:=4;tpdy:integer:=6);
    PORT(   reset,holdset,liend,lidey,clk,in std_logic;
           ew_RYG,sn_RYG,out std_logic_vector(0 to 2);
           ew_data,sn_data,out integer range 0 to 63;
           deymark,holdmark,out std_logic);
END trff_FSM;
--
architecture wtto of trff_FSM is
    signal secp:std_logic;           --秒时钟
    subtype da64 is integer range 0 to 63;
    signal coukeep:da64;
    type stakind is(tu1,tu2,tu3,tu4,hold); --定义枚举数据类型 stakind
    signal sta:stakind:=tu2;         --声明 stakind 类型的信号 sta
    signal stukeep:stakind;
begin
    seclk:process(clk) --对 clk16 分频,使 secp 每秒出现一个脉冲,宽度 1/16 秒
    variable scod:integer range 0 to 15:=0;
    begin
        if clk'event and clk='1' then
            if scod=0 then secp<='0';scod:=1;
            elsif scod<15 then scod:=scod+1;
            elsif scod=15 then secp<='1';scod:=0;
            end if;
        end if;
    end process seclk;
    --
    rhls:process(secp)--reset,holdset,liend,
    variable micou:da64:=0;         --定义秒计时变量
    variable endl,enliend:std_logic:='0';
    begin
        if secp'event and secp='1' then
            micou:=micou+1;
            if reset='1'and sta/=tu1 then
                holdmark<='0';deymark<='0';
                --对 reset 的响应处理
            end if;
        end if;
    end process rhls;
end architecture wtto;

```

```

    sta<= tu1; micou:= 0;
    ew_data<= tpew;sn_data<= tpew;
elseif holdset = '1' and sta/= hold then
    stukeep<= sta;coukeep<= micou; --对 holdset 的响应处理
    sta<= hold;holdmark<= '1';
elseif liend = '1' and enliend = '1' then endl: = '1'; --对 liend 的响应处理
elseif liend = '0' then enliend: = '1';
end if;
case sta is
when tu1 => if endl: = '1' then --tu1:东西向绿灯,南北向红灯,tpew 秒
    sta<= tu2;micou:= 0; --立即结束当前状态
    ew_RYG<= "010";sn_RYG<= "100";
    ew_data<= tpyl;sn_data<= tpyl;
    deymark<= '0';endl: = '0';enliend: = '0';
elseif micou<tpew then
    ew_RYG<= "001";sn_RYG<= "100"; --本状态内的秒计时和输出
    ew_data<= tpew-micou;sn_data<= tpew + tpyl-micou;
elseif lidey = '1' then micou:= tpew-tpdy; --状态延长 tpdy 秒
    ew_data<= tpdy;sn_data<= tpyl + tpdy;deymark<= '1';
else sta<= tu2;micou:= 0; --本状态到时,开始下一状态的显示
    ew_RYG<= "010";sn_RYG<= "100";
    ew_data<= tpyl;sn_data<= tpyl;
    deymark<= '0';
end if;
when tu2 => if endl: = '1' then --tu2:东西向黄灯,南北向红灯,tpyl 秒
    sta<= tu3;micou:= 0; --立即结束当前状态
    ew_RYG<= "100";sn_RYG<= "001";
    ew_data<= tpsn;sn_data<= tpsn;
    deymark<= '0';endl: = '0';enliend: = '0';
elseif micou<tpyl then
    ew_RYG<= "010";sn_RYG<= "100"; --本状态内的秒计时和输出
    ew_data<= tpyl-micou;sn_data<= tpyl-micou;
elseif lidey = '1' then micou:= 0; --状态延长 tpyl 秒
else sta<= tu3;micou:= 0; --本状态到时,开始下一状态的显示
    ew_RYG<= "100";sn_RYG<= "001";
    ew_data<= tpsn + tpyl;sn_data<= tpsn;
    deymark<= '0';
end if;
when tu3 => if endl: = '1' then --tu3:东西向红灯,南北向绿灯,tpsn 秒
    sta<= tu4;micou:= 0; --立即结束当前状态

```

```

        ew_RYG<="100";sn_RYG<="010";
        w_data<= tpyl;sn_data<= tpyl;
        deymark<='0';endli:='0';enliend:='0';
    elseif micou<tpsn then
        ew_RYG<="100";sn_RYG<="001"; --本状态内的秒计时和输出
        ew_data<= tpsn + tpyl-micou;sn_data<= tpsn-micou;
    elseif lidey='1' then micou:= tpsn-tpdy; --状态延长 tpdy 秒
        ew_data<= tpyl + tpdy;sn_data<= tpdy;deymark<='1';
    else sta<= tu4;micou:= 0; --本状态到时,开始下一状态的显示
        ew_RYG<="100";sn_RYG<="010";
        ew_data<= tpyl;sn_data<= tpyl;
        deymark<='0';
    end if;
when tu4=>if endli='1' then --tu4:东西向红灯,南北向黄灯,tpyl 秒
    sta<= tu1;micou:= 0; --立即结束当前状态
    ew_RYG<="001";sn_RYG<="100";
    ew_data<= tpew;sn_data<= tpew;
    deymark<='0';endli:='0';enliend:='0';
elseif micou<tpyl then
    ew_RYG<="100";sn_RYG<="010"; --本状态内的秒计时和输出
    ew_data<= tpyl-micou;sn_data<= tpyl-micou;
elseif lidey='1' then micou:= 0; --状态延长 tpyl 秒
else sta<= tu1;micou:= 0;
    ew_RYG<="001";sn_RYG<="100";--本状态到时,开始下一状态的显示
    ew_data<= tpew;sn_data<= tpew + tpyl;
    deymark<='0';
end if;
when hold=>if endli='1'or holdset='0' then --hold:东西向、南北向都为
    红灯,停止计时
    sta<= stukeep;micou:= coukeep;
    holdmark<='0';endli:='0';enliend:='0';
    --退出 hold 状态时,恢复原状态及计时值
else ew_RYG<="100";sn_RYG<="100";
end if;
end case;
end if;

```

```
end process rhls;  
end architecture wtto;
```

EDA 是集成电路及信息处理的发展标志之一。对 EDA 的学习主要有 3 方面的内容: 对 PLD 的结构、性能的了解; 对 HDL 的掌握; 对 EDA 工具软件系统的熟悉。数字电路与逻辑设计课程为 EDA 的学习奠定了基础, EDA 则是课程学习及实验的主要达成目标。

8.3 习题解答

8-1 “自底向上”的设计方法与“自顶向下”的设计方法各有什么特点?

解: 在“自底向上”的设计方法中, 首先决定底层的硬件单元, 通常是中小规模集成电路, 根据底层的硬件单元决定设计方法。各底层子系统分别调试好后再连成整个系统。这样的设计方法可使底层硬件单元的使用率较高, 但当底层硬件单元有了改变(如更换型号), 设计方法和各子系统也需随之调整或重新设计, 若系统要求有了改变, 又可能使底层的硬件单元不再适用。这种设计方法不能完全适应大规模、高性能数字系统的设计要求。

“自顶向下”的设计方法首先根据系统要求将电路由上向下划分为若干功能模块, 每一功能模块又可下分为若干子模块, 直到最底层的门电路级。每一层的划分均是一种根据工作速度、芯片面积等指标的优化过程。借助 EDA 工具软件, 划分可以是一种行为级描述的形式。这样的设计方法虽可能致使底层的硬件单元不标准, 但可以保证系统的每层设计的最优化, 可在整个系统的设计调试之前用仿真方式得到系统的性能。“自顶向下”的设计方法是大规模数字系统的主要设计方法。

8-2 在 VHDL 中, 数据对象(DATA OBJECTS)和数据类型(DATA TYPES)是什么样的关系?

解: 数据对象(常量、信号、变量)是数据的载体, 常量通常被实现为编程器件中的固定电平, 变量通常被实现为暂存单元, 信号和变量通常被实现为连接线。

数据类型为数据的形式, 它们通常与编程器件中存储单元或传输连线的位宽相对应。

8-3 如果在程序中有 STD_LOGIC 型 INTEGER 型数据间的混合运算, 需声明使用哪一个程序包?

解: 需声明使用 STD_LOGIC_UNSIGNED 或 STD_LOGIC_SIGEND 程序包。

8-4 什么是惯性延时、传输延时、仿真 δ 延时? 它们各反映了什么现象? 在 VHDL 中它们是如何被表述的? 这种表述和可编程器件工作时的实际物理延时是什么关系?

解: 惯性延时是由于器件中的电容效应(如晶体管的扩散电容、位垒电容)而产生。若输入脉冲的时间宽度小于器件的惯性延时长度, 器件不会对输入脉冲产生响应输出。传输延时是由于传输介质的特性而产生, 传输延时不会改变信号脉冲的形状。任何宽度的脉冲经传输延时后均可到达传输介质的输出端。

VHDL 可以描述惯性延时和传输延时。功能仿真器一般可以支持这两种延时的仿真, 但目前的综合器不支持这两种延时。编程器件工作时的实际物理延时是受器件特性、优化设置影响的结果, 不是在信号赋值语句中设置延时量的结果。

仿真 δ 延时是 VHDL 功能仿真器为处理并行语句而设置的,可被认为是功能仿真器的最小分辨时间。它对可编程器件的实际物理延时没有影响。

8-5 一般在什么情况下使用枚举? 在定义数组时,枚举可有什么样的作用?

解:为了 VHDL 程序的编制、阅读的方便,可使用枚举。在定义数组时,数组元素的下标范围可使用已定义过的枚举,这样可以引用枚举元素名去访问数组元素,给程序的使用带来方便。

8-6 试分析比较非限定性数组和子类型各自的特点。

解:非限定性数组和子类型都属用户自定义数据类型。非限定性数组类型的数组元素下标的范围不确定,在使用非限定性数组类型声明一个数据对象(信号、变量或常量)时再指定该数据对象数组的下标范围。非限定性数组类型使一个数组的定义更具一般性,方便应用。

子类型是将已定义过的数据类型(母类型)在范围上加以限制而得到新数据类型。利用子类型可使母类型更适于当前的使用。子类型所限定的范围可以是类型元素的下标范围,也可以是类型元素的取值范围。

8-7 信号(SIGNAL)和变量(VARIABLE)各有什么特点? 在进程中对它们的赋值处理有哪些不同?

解:信号(SIGNAL)和变量(VARIABLE)通常与电路中的连接线或暂存单元相对应。信号可在并行语句和进程中使用,但在进程中不可定义信号。变量只能在进程中定义和使用。在进程中对变量的赋值是立即完成的,而对信号的赋值是在进程的同步点(END PROCESS 或 WAIT 语句)完成。

8-8 能否说并行描述语句在可编程器件中生成的是并行处理的电路结构,而顺序描述语句生成的是串行处理的电路结构? 为什么?

解:不能这样说。并行描述语句和顺序描述语句是根据语句在 VHDL 功能仿真器被执行的方式不同而划分的。根据描述内容,它们均可被综合生成具有并行结构(如组合电路)或串行结构(如移位寄存器)特征的硬件电路。

8-9 试分析比较过程(PROCEDURE)和函数(FUNCTION)的异同之处。

解:PROCEDURE 和 FUNCTION 都属于子程序。

FUNCTION 的参数表中的参数可以是信号或常量,不加以声明时被默认为常量。它们的流向均为 IN(输入进本函数),其数值由调用方赋予。FUNCTION 的输出数据只有一个,为 RETURN 语句中“表达式”的取值,其类型由 FUNCTION 语句中的“数据类型”说明。

PROCEDURE 的参数表中的各参数可以是信号、变量或常量,它们的流向可以是 IN, INOUT, OUT。与 FUNCTION 相比较,PROCEDURE 的入出参数中可以有变量,可以有 INOUT 的流向,输出参数可有多个,无须用 RETURN 语句返回。

8-10 完整的 IF 语句一般会生成什么硬件电路? 不完整的 IF 语句一般会生成什么硬件电路?

解:完整的 IF 语句一般会生成组合逻辑电路,而不完整的 IF 语句(没有 ELSIF 或 ELSE 语句部分)一般会生成触发器、计数器等时序逻辑电路。

8-11 试比较 CASE 语句和 IF 语句的异同之处。

解:CASE 语句和 IF 语句都属顺序描述语句,均可用来描述多分支处理。IF 语句中的条件有优先级之分,排在前面的优先级高。而 CASE 语句中的条件没有优先级,呈并列关

系。IF 语句中的各条件允许有一定的相互覆盖,而 CASE 语句中各 WHEN 引导的表达式的取值不能有相互覆盖的情况。

8-12 元件例化语句结构适于描述设计什么形式的电路系统?

解:元件例化语句结构适于描述、设计方框图形式的电路系统。各子框图为低一层的设计实体,元件例化语句描述各子框图在本设计层的符号和连接关系。

8-13 什么是状态机? 它主要适于处理什么逻辑问题? 摩尔型状态机和米里型状态机各有什么特点?

解:有时也将同步时序电路称为“有限状态机(Finite State Machine,FSM)”,简称“状态机”。

状态机适用于同步处理时序逻辑问题。

状态机分为摩尔型(Moore)和米里型(Mealy)两类。摩尔型状态机中的输出信号仅与当前状态有关,而米里型状态机的输出信号既与当前状态有关也与当前输入有关。在同步时序逻辑中,状态转变总是发生在时钟有效边沿到达后。因而,在输入信号发生变化时,米里机可立即做出响应,而摩尔机则要等到下一时钟沿到达时才可做出响应。故摩尔机对输入信号的响应有滞后性,但这一响应滞后也可使输入信号中的毛刺干扰被抑止。

将输入信号列入进程(PROCESS)的敏感信号表,可设计得米里型状态机。而敏感信号表中有时钟没有输入信号时,设计得到的是摩尔型状态机。

8-14 什么是一位热码编码(One Hot Encoding)法? 它有什么优缺点?

解:一位热码编码法的编码的位数等于状态的数目,各编码的码元中只有一位为 1,其他位都为 0。一位热码编码法的编码方法简单,但码字的效率不高,多余状态(任意状态)较多。

8-15 写出描述 4 位数码比较器 74LS85(有级联入端 G,S,E)功能的 VHDL 程序。


解:根据 74LS85 的功能表写出的描述程序如下。仿真结果如题 8-15 解图所示。

```
library ieee;
use ieee.std_logic_1164.all;
entity ls85 is
    port(ind1,ind2,in std_logic_vector(3 downto 0);
         gi,si,ei,in std_logic;
         great,less,equal:out std_logic);
end ls85;
--
architecture behav of ls85 is
begin
    process(ind1,ind2,gi,si,ei)
    begin
        if(ind1<ind2)then
            less<='1';great<='0';equal<='0';
        elsif(ind1>ind2)then
            less<='0';great<='1';equal<='0';
        else
            less<= NOT(gi OR ei);
            great<= NOT(si OR ei);
```

```

    equal<= ei;
end if;
end process;
end behav;

```



题 8-15 解图 4 位比较器 LS85 的仿真

8-16 用并行信号赋值语句描述设计 7 段数码显示管的译码电路。

解:使用并行信号赋值语句中的选择赋值语句,描述设计程序如下。

ENTITY dg7coder IS

PORT(dgbcd;IN BIT_VECTOR(3 downto 0);

dicode;OUT BIT_VECTOR(7 downto 1));

END dg7coder;

ARCHITECTURE behav OF dg7coder IS

BEGIN


WITH dgbcd SELECT

```

    dicode<= B"1111110" WHEN B"0000", --7Eh
             B"0110000" WHEN B"0001", --30h
             B"1101101" WHEN B"0010",
             B"1111001" WHEN B"0011",
             B"0110011" WHEN B"0100",
             B"1011011" WHEN B"0101",
             B"0011111" WHEN B"0110",
             B"1110000" WHEN B"0111",
             B"1111111" WHEN B"1000",
             B"1011011" WHEN B"1001",
             B"0000000" WHEN OTHERS;

```

END behav;



题 8-16 解图 数码管译码器 de7coder 的仿真

8-17 设计实体 sm1 的 VHDL 程序意图实现 4 选 1 选择器。试指出其中的错误。

```

library ieee;
use ieee.std_logic_1164.all;
entity sm1 is
port(i0,i1,i2,i3,s1,s2 :in std_logic;qo :out std_logic );
end sm1;
architecture slco of sm1 is
signal sel :integer;
begin
  process( s1,s2)
  begin
    sel<=0;
    if s1=' 1' and s2=' 0' then sel<=1; end if;
    if s1=' 0' and s2=' 1' then sel<=2; end if;
    if s1=' 1' and s2=' 1' then sel<=3; end if;
    case sel is
      when 0 => qo<=i0;
      when 1 => qo<=i1;
      when 2 => qo<=i2;
      when 3 => qo<=i3
    end case;
  end process;
end slco;

```

问题①应该用 range 语句说明 sel 的范围。

问题②应该用 elsif ... else sel<=0; 应注意 s1, s2 为 std_logic 型数据。

问题③对 sel 的赋值要在“end process”时才完成, “case sel is”时, sel 不是由当时 s1,s2 的决定值。

8-18 设 WORK 库中已有 3 位-8 线译码器的设计实体 LS138(见课本【例 8.5.2】)。试用 3 片 LS138 组成 5 位-24 线译码器并用元件例化语句结构给予描述。

解:由 LS138 组成的 5 位-24 线译码器(decoder5to24)的结构如题 8-18 解图(1)所示。VHDL 程序如下。

```


library ieee;
use ieee.std_logic_1164.all;
entity decoder5to24 is
port(en,a,b,c,d,e:IN STD_LOGIC;
      dout:out std_logic_vector(23 downto 0));
end decoder5to24;

architecture struc5to24 of decoder5to24 is
  COMPONENT ls138
    PORT(s1,s2,s3:IN STD_LOGIC;a2,a1,a0:IN STD_LOGIC;
          yt:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
  END COMPONENT;
  signal enn,STD_LOGIC;
begin
  enn<= NOT en;
  ded0:ls138 PORT MAP(en,a,b,c,d,e,dout(7 downto 0));
  ded1:ls138 PORT MAP(b,a,enn,c,d,e,dout(15 downto 8));
  ded2:ls138 PORT MAP(a,b,enn,c,d,e,dout(23 downto 16));

```



```
end architecture struc5to24;
```



题 8-18 解图(1) 由 LS138 组成的 5 位-24 线译码器


译码器 decoder5to24 中的元件 LS138 的设计程序如下。应在 decoder5to24 工程(project)中单独为 LS138 设立文件,单独编译综合。

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY ls138 IS
    PORT(s1,s2,s3:IN STD_LOGIC;a2,a1,a0:IN STD_LOGIC;
         yt:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END ls138;
ARCHITECTURE func OF ls138 IS
BEGIN
    PROCESS(s1,s2,s3,a2,a1,a0)
    BEGIN
        IF(s1 = '1' AND s2 = '0' AND s3 = '0')THEN
            IF(a2 = '0' and a1 = '0' and a0 = '0')THEN yt<="11111110";
            ELSIF(a2 = '0' and a1 = '0' and a0 = '1')THEN yt<="11111101";
            ELSIF(a2 = '0' and a1 = '1' and a0 = '0')THEN yt<="11111011";
            ELSIF(a2 = '0' and a1 = '1' and a0 = '1')THEN yt<="11110111";
            ELSIF(a2 = '1' and a1 = '0' and a0 = '0')THEN yt<="11101111";
            ELSIF(a2 = '1' and a1 = '0' and a0 = '1')THEN yt<="11011111";
            ELSIF(a2 = '1' and a1 = '1' and a0 = '0')THEN yt<="10111111";
            ELSIF(a2 = '1' and a1 = '1' and a0 = '1')THEN yt<="01111111";
            ELSE yt<="11111111";
            END IF;
        ELSE yt<="11111111";
    END PROCESS;
END func;
```

```

END IF;
END PROCESS;
END func;

```



题 8-18 解图(2) decoder5to24 的仿真

8-19 试用元件例化语句结构描述由六片 LS85(结合 8-15 题)构成的 24 位比较器并用行为描述的方式得出完成同样功能的设计。

解:由 LS85 构成的 24 位比较器的结构如课本图 3.5.3 所示。采用元件例化的设计 comp24 程序如下,其中的元件 LS85 如题 8-15 所示。

```

library ieee;
use ieee.std_logic_1164.all;
entity comp24 is
    port(ida,idb,in std_logic_vector(23 downto 0);
         ogt,ols,oeq;out std_logic);
end comp24;
architecture struc24 of comp24 is
    COMPONENT ls85
        port(ind1,ind2;in std_logic_vector(3 downto 0);
             gi,si,ei;in std_logic;
             great,less,equal;out std_logic);
    END COMPONENT;
    signal sx;std_logic_vector(0 to 14);
    signal sza,szb;std_logic_vector(3 downto 0);
    signal sy0,sy1;std_logic;
begin
    sy0<='0';sy1<='1';
    cj1:ls85 port map(ida(3 downto 0),idb(3 downto 0),sy0,sy0,sy1,sx(2),sx(1),sx(0));
    cj2:ls85 port map(ida(8 downto 5),idb(8 downto 5),ida(4),idb(4),sy0,sx(5),sx
    (4),sx(3));

```

```

cj3:ls85 port map(ida(13 downto 10),idb(13 downto 10),ida(9),idb(9),sy0,sx
(8),sx(7),sx(6));
cj4:ls85 port map(ida(18 downto 15),idb(18 downto 15),ida(14),idb(14),sy0,sx
(11),sx(10),sx(9));
cj5:ls85 port map(ida(23 downto 20),idb(23 downto 20),ida(19),idb(19),sy0,sx
(14),sx(13),sx(12));
cj6:ls85 port map(sza,szb,gi => sx(2),si => sx(1),ei => sx(0),great => ogt,
less => ols, equal => oeq);
sza<= sx(14)&sx(11)&sx(8)&sx(5);szb<= sx(12)&sx(9)&sx(6)&sx(3);
end architecture struc24;

```

本题的目的是练习元件例化语句的应用。如果目的仅是比较两个 24 位数的大小,完全可以用行为描述的方式解决。在题 8-15 的程序设计中,将两个数 ind1,ind2 的位宽定为 24 即可。


8-20 写出具有同步复位、置位功能的 JK 触发器的 VHDL 描述程序。

解:在进程中检测到时钟 clk 出现上升沿后,再根据对复位 reset、置位 set 信号的检测作出相应的处理。得到的是同步方式的复位、置位。描述程序如下,仿真结果如题 8-20 解图所示。

```

library ieee;
use ieee.std_logic_1164.all;
entity JKFF is
    port(j,k,set,reset,clk,in std_logic;q,nq:out std_logic);
end JKFF;
architecture watdo of JKFF is
begin
    process(clk)
        variable kq:std_logic:= '0';
    begin
        if clk'event and clk='1' then
            if set='0' and reset='1' then kq:='0';    --同步复位
            elsif set='1' and reset='0' then kq:='1';
            elsif j='0' and k='1' then kq:='0';
            elsif j='1' and k='0' then kq:='1';
            elsif j='1' and k='1' then kq:=not kq;
            end if;
        end if;
        q<= kq;
        nq<= not kq;
    end process;
end watdo;

```



题 8-20 解图 JK 触发器 JKFF 的仿真

8-21 写出具有异步复位、置数功能的二进制模 16 加法计数器的 VHDL 描述程序。

解:为实现异步方式的置数、复位处理,将 set、reset 作为敏感表参数,在进程中首先检测 set、reset 的电平。设计程序如下,仿真波形如题 8-21 解图所示。

```

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
--USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
entity cout16 IS
    PORT(clk,set,reset:IN STD_LOGIC;setdata:IN STD_LOGIC_VECTOR(3 downto 0);
          odata:OUT STD_LOGIC_VECTOR(3 downto 0);upco:OUT STD_LOGIC);
END cout16;
ARCHITECTURE behav OF cout16 IS
BEGIN
    PROCESS(set,reset,clk)    --为实现异步置位、复位,将 set,reset 作为敏感表参数。
        VARIABLE octemp:STD_LOGIC_VECTOR(3 downto 0);
    BEGIN
        IF reset = '0' AND set = '1' THEN octemp:=(OTHERS=>'0'); --异步复位(清零)
        elsif reset = '1' AND set = '0' then octemp:=setdata;      --异步置位
        ELSIF clk'EVENT AND clk='1' THEN
            IF octemp<B"1111" THEN octemp:=octemp+1;              --计数加一
            ELSE octemp:=B"0000";
            END IF;
        END IF;
        IF octemp=B"1111" THEN upco<='1';                          --进位
        ELSE upco<='0';
        END IF;
        odata<=octemp;
    END PROCESS;
END behav;

```


8-23 设计一单稳触发器,当遇输入触发信号(pul)的上升沿,输出 8 个输入脉冲(clk)周期宽度的低脉冲信号(dwp)。若在输出低脉冲期间又遇 pul 的上升沿,则输出低脉冲时宽(由 pul 上升沿起)继续顺延 8 个 clk 周期。


解:由于触发信号(pul)和时钟(clk)都是由 PLD 芯片外部输入的,pul 的上升沿和 clk 边沿不是同步的,若直接用 clk 作为计时脉冲,输出信号 dwp 的脉冲宽度 T_s 的误差最大可能达到一个 clk 的周期。为提高 T_s 的定时精度,较简单的方法是提高工作时钟 clkk 的频率,使之是 clk 频率的 n 倍, n 越大,定时精度就越高。程序中设 clkk 的频率是 clk 的 16 倍。按这样的处理方法,题目中的“输入”脉冲 clk(其周期)应被理解为是决定脉冲宽度的单位。于是, $T_s = 8 \times 16$ 个 clkk 周期。clkk 源于外部电路对芯片的输入。设计程序如下,仿真波形如题 8-23 解图所示。

```
library ieee;
use ieee.std_logic_1164.all;
entity moflop is
    port(pul,clkk,in std_logic;dwp:out std_logic);
end moflop;
--
architecture func of moflop is
begin
    process(clkk)
        variable ent8,pul0,bit:='0';
        variable ckct,t8ct:integer range 0 to 15:=0;
        variable qdwp:std_logic:='1';
    begin
        if clkk'event and clkk='1' then
            if pul0='0' and pul='1' then
                ent8:='1';ckct:=0;t8ct:=0;
                qdwp:='0';pul0:='1';
            elsif ent8='1' then
                if ckct<15 then ckct:=ckct+1;
                else ckct:=0;
                if t8ct<8 then t8ct:=t8ct+1;
                else qdwp:='1';
                ent8:='0';
            end if;
        end if;
        else qdwp:='1';
        end if;
        pul0:=TO_BIT(pul);
        dwp<= qdwp;
```

```

end if;
end process;
end func;

```



题 8-23 解图 单稳触发器 moflop 的仿真

8-24 设输入数据序列为 $X(i)$, 每个 $X(i)$ 数据是 8 位无符号二进制数(并行码)。 $X(i)$ 为串行同步序列, 即每时钟 clk 的上升沿时输入一个数据。试用 VHDL 实现以下滤波运算, 得到滤波输出 $yout$ 。运算中的乘、除可用移位直接实现。

$$yout(n) = X(n) + 2 * X(n-1) + 0.5 * X(n-2) + 0.25 * X(n-3)$$

解: 当被乘数或被除数是 2 的整倍常数时, 可用移位来实现乘法或除法, 这样比直接使用乘或除的运算要节省硬件单元, 且处理速度快。设计程序如下, 仿真波形如题 8-24 解图所示。

```


library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity ffilter is
port(xi:in std_logic_vector(7 downto 0);
      clk:in std_logic;
      yout:out std_logic_vector(7 downto 0));
end ffilter;
--
architecture calcu of ffilter is
begin
process(clk)
variable xik1,xik2,xik3:std_logic_vector(7 downto 0);  --:="00000000";
variable xtemp,ytemp:std_logic_vector(7 downto 0);
begin
if clk'event and clk='1' then
xtemp:=xik1(6 downto 0)&'0';          --2×xi(n-1)
ytemp:=xi+xtemp;                    --xi(n)+2×xi(n-1)
xtemp:='0'&xik2(7 downto 1);        --xi(n-2)/2
ytemp:=ytemp+xtemp;                --xi(n)+2×xi(n-1)+0.5×xi(n-2)
xtemp:="00"&xik3(7 downto 2);       --xi(n-3)/4

```

```

    ytemp:= ytemp + xtemp;  --  $x_i(n) + 2 \times x_i(n-1) + 0.5 \times x_i(n-2) + 0.25 \times x_i(n-3)$ 
    xik3:= xik2 + 0;        --保存数据
    xik2:= xik1 + 0;
    xik1:= xi;
    yout<= ytemp;          --输出滤波结果
end if;
end process;
end calcu;

```



题 8-24 解图 ffilter 滤波的仿真

8-25 试用 VHDL 实现下式的 IIR 滤波。 $X(n)$ 为串行同步输入序列, 每个 $X(n)$ 为 16 位无符号数(并行码)。运算中的乘、除可通过移位实现。

$$Y(n) = 0.625 * Y(n-1) + 1.75 * X(n)$$

解: 设计程序如下, 仿真波形如题 8-25 解图所示。

```

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity ifilter is
    port(xi:in std_logic_vector(15 downto 0);
          clk:in std_logic;
          yout:out std_logic_vector(15 downto 0));
end ifilter;
architecture calcu of ifilter is
begin
    process(clk)
        variable xtemp,xtempl,ytemp,ytempl:std_logic_vector(15 downto 0);
    begin
        if(clk'event and clk='1')then
            xtemp:= '0'&xi(15 downto 1) ;          --0.5x(n)
            xtempl:= "00"&xi(15 downto 2);          --0.25x(n)
            xtemp:= xi + xtemp + xtempl;             --(1 + 0.75)x(n)
            ytemp:= '0'&ytemp(15 downto 1);
            ytempl:= "000"&ytemp(15 downto 3);      --0.125y(n-1)
            ytemp:= ytemp + ytempl + xtemp;          --0.625y(n-1) + 1.75x(n)


```



```

yout<= ytemp;
end if;
end process;
end architecture calcu;

```




题 8-25 解图 ifilter 滤波的仿真

8-26 用 VHDL 实现题 8-26 图给出的状态图。


解:由图可见,题所描述的是 mealy 型状态机。输出 qout 由当前状态 sta 和输入信号 xi 决定。在时钟 clk 的上升边沿时刻发生状态转移,下一状态 nsta 由当前状态和输入信号决定。

设立两个进程,进程 cton 在 clk 上升沿时进行状态转换。进程 neaq 根据输入信号决定输出和下一状态。

设计 mealyFSM 程序如下,仿真结果如题 8-26 解图所示。



题 8-26 图



题 8-26 解图 mealy 状态机 mealyFSM 的仿真

```

library ieee;
use ieee.std_logic_1164.all;
ENTITY mealyFSM is
    PORT(clk:in std_logic;xi:in std_logic_vector(0 to 1);
         qout:out std_logic_vector(0 to 1));
END mealyFSM;
architecture wtto of mealyFSM is
    type stakind is(tu0,tu1,tu2);
    signal sta,nsta:stakind:= tu0;
begin
    cton:process(clk)

```

```

begin
    if clk'event and clk = '1' then
        sta<= nsta;
    end if;
end process cton;
--
neaq:process(sta,xi)
variable qou:std_logic_vector(0 to 1);
begin
case sta is
    when tu0 => if xi = "01" then
        qou: = "01";nsta<= tu1;
        elsif xi = "10" then
            qou: = "10";nsta<= tu2;
        else qou: = "00";nsta<= tu0;
        end if;
    when tu1 => if xi = "01" then
        qou: = "10";nsta<= tu2;
        elsif xi = "10" then
            qou: = "01";nsta<= tu0;
        else qou: = "00";nsta<= tu1;
        end if;
    when tu2 => if xi = "01" then
        qou: = "11";nsta<= tu0;
        else qou: = "00";nsta<= tu2;
        end if;

    end case;
    qout<= qou;
end process neaq;
end architecture wtto;

```

8-27 题 8-27 表为一个交通灯的状态变化顺序,有黄灯的状态的持续时间为半分钟,其他状态的时间为 2 min。各方向另有输入信号 apply,若在绿灯持续期间 apply 有效,则该状态持续时间顺延 1 min。试画出状态图并作出 VHDL 的实现程序。

解:

(1) 定义枚举数据类型 stakind,表示 4 个工作状态,tu1、tu2、tu3、tu4,它们分别代表题 8-27 表的 4 种情况。

(2) 设立 6 个 std_logic 型输出信号,ew_R、ew_Y、ew_G 是控制东西方向红、黄、绿

题 8-27 表

东西方向	南北方向
红	绿
红	黄
绿	红
黄	红

灯亮熄的信号。sn_R、sn_Y、sn_G 是控制南北方向红、黄、绿灯亮熄的信号。ew_apply 是东西方向的延时请求信号,sn_apply 是南北方向的延时请求信号,在绿灯时的延时请求才可被接受。ew_data、sn_data 分别是东西、南北方向的交通灯显示倒计时秒数字。

(3) 用 generic 类属表定义红绿灯时长 tprg、黄灯时长 tpye、延时段时长 tpdy。修改类属表参数,可使程序适用于任何时长要求的设计。为便于仿真时间的观察,设 tprg 为 8 s, tpye 为 4 s, tpdy 为 3 s。

(4) 设工作时钟 clk 为 1 Hz 方波,clk 源自器件外电路的输入信号。程序中设立了两个进程。进程 sesta 决定状态内的计时和状态间的转换,处理的是时序逻辑问题。进程 staout 决定各状态的输出信号,为组合逻辑处理。两个进程间的联系是状态信号 state 和秒计时 secou。

设计程序如下。仿真结果如题 8-27 解图所示。为便于仿真,时钟 clk 的周期定为 1 μ s。

```
library ieee;
use ieee.std_logic_1164.all;
--use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
--
entity trafplit is
generic(tprg:integer:=8;type:integer:=4;tpdy:integer:=3);
port(clk,ew_apply,sn_apply,in std_logic;
      ew_R,ew_Y,ew_G,sn_R,sn_Y,sn_G;out std_logic;
      ew_data,sn_data;out integer range 0 to 127;
      dymark;out std_logic);
end trafplit;
--
architecture wtto of trafplit is
type stakind is(tu1,tu2,tu3,tu4);           --定义枚举数据类型
signal state:stakind:=tu1;                  --声明 stakind 类型的信号 state
signal secou:integer range 0 to 127:=0;
begin
sesta:process(clk)                          --决定状态内的计时和状态间的转换,
                                             为时序逻辑处理
variable micou:integer range 0 to 127:=0;
begin
if clk'event and clk='1' then
micou:=micou+1;                             --各状态内的秒计时
case state is
when tu1=> if micou=tprg then
if sn_apply='1' then --只有亮绿灯方向的延时申请才会被接受
micou:=tprg-tpdy;dymark<='1';              --延长 tpdy 秒
```

```


        else state<= tu2;micou:= 0;dymark<= '0'; --tu1 到时
        end if;
    end if;
when tu2 => if micou = tpye then
    micou:= 0;state<= tu3; --tu2 到时
end if;
when tu3 => if micou = tprg then
    if ew_apply = '1' then
        micou:= tprg-tpdy;dymark<= '1';
    else state<= tu4;micou:= 0;dymark<= '0';
    end if;
end if;
when tu4 => if micou = tpye then
    micou:= 0;state<= tu1;
end if;
end case;
secou<= micou;
end if;
end process sesta;
--
staout:process(state,secou) --决定各状态的输出信号,为组合逻辑处理
begin
    case state is
        when tu1 => ew_R<= '1';ew_Y<= '0';ew_G<= '0';
            sn_R<= '0';sn_Y<= '0';sn_G<= '1';
            ew_data<= tprg + tpye-secou;
            sn_data<= tprg-secou;
        when tu2 => ew_R<= '1';ew_Y<= '0';ew_G<= '0';
            sn_R<= '0';sn_Y<= '1';sn_G<= '0';
            ew_data<= tpye-secou;
            sn_data<= tpye-secou;
        when tu3 => ew_R<= '0';ew_Y<= '0';ew_G<= '1';
            sn_R<= '1';sn_Y<= '0';sn_G<= '0';
            ew_data<= tprg -secou;
            sn_data<= tprg + tpye -secou;
        when tu4 => ew_R<= '0';ew_Y<= '1';ew_G<= '0';
            sn_R<= '1';sn_Y<= '0';sn_G<= '0';
            ew_data<= tpye-secou;
            sn_data<= tpye-secou;
    end case;
end process staout;

```

```

end case;
end process staout;
end architecture wttto;

```



题 8-27 解图 trafilit 的仿真

8-28 设 $X(i)$ 为串行同步输入序列, 每时钟 clk 的上升沿时输入 1 个数据, 每个 $X(i)$ 数据是 1 位二进制数。检测电路将每连续 5 个 $X(i)$ 数据分为一组, 当其中有 3 个及 3 个以上的‘1’时, 在第五个数据输入的 clk 周期内输出‘1’, 否则输出‘0’。试用 VHDL 实现此检测电路。画出状态图。

解:

设状态 $A \sim M$ (共 13 个), 各状态既记录着当前已输入‘1’的个数, 也记录着输入数据的组内序数。状态图如题 8-28 解图(1)。设计程序如下。仿真结果如题 8-28 解图(2)所示。

```


LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY CK531 IS
    PORT(clk,id:IN STD_LOGIC; od:OUT STD_LOGIC);
END CK531;

```

```

ARCHITECTURE stgo OF CK531 IS
    TYPE status IS(A,B,C,D,E,F,G,H,I,J,K,L,M);
    SIGNAL mark,status:= A;
BEGIN
    PROCESS(clk)
    BEGIN
        IF clk'EVENT AND clk = '1' THEN
            CASE mark IS

```




题 8-28 解图(1) CK531 的状态图

```

WHEN A => IF id = '1' THEN mark <= B; ELSIF id = '0' THEN mark <= C; ELSE mark <= A; END IF;
            od <= '0';
WHEN B => IF id = '1' THEN mark <= D; ELSIF id = '0' THEN mark <= E; ELSE mark <= A; END IF;
            od <= '0';
WHEN C => IF id = '1' THEN mark <= E; ELSIF id = '0' THEN mark <= F; ELSE mark <= A; END IF;
            od <= '0';
WHEN D => IF id = '1' THEN mark <= G; ELSIF id = '0' THEN mark <= H; ELSE mark <= A; END IF;
            od <= '0';
WHEN E => IF id = '1' THEN mark <= H; ELSIF id = '0' THEN mark <= I; ELSE mark <= A; END IF;
            od <= '0';
WHEN F => IF id = '1' THEN mark <= I; ELSIF id = '0' THEN mark <= J; ELSE mark <= A; END IF;
            od <= '0';
WHEN G => IF id = '1' OR id = '0' THEN mark <= K; ELSE mark <= A; END IF;
            od <= '0';
WHEN H => IF id = '1' THEN mark <= K; ELSIF id = '0' THEN mark <= L; ELSE mark <= A; END IF;
            od <= '0';
WHEN I => IF id = '1' THEN mark <= L; ELSIF id = '0' THEN mark <= M; ELSE mark <= A; END IF;
            od <= '0';
WHEN J => IF id = '1' OR id = '0' THEN mark <= M; ELSE mark <= A; END IF;
            od <= '0';
WHEN K => IF id = '1' OR id = '0' THEN od <= '1'; ELSE od <= '0'; END IF; mark <= A;
WHEN L => IF id = '1' THEN od <= '1'; ELSE od <= '0'; END IF; mark <= A;
WHEN M => od <= '0'; mark <= A;
END CASE;
END IF;
END PROCESS;
END ARCHITECTURE stgo;

```



题 8-28 解图(2) CK531 的仿真


8-29 某自动售货机售 a、b、c 3 种商品，它们的价格分别为 1、3、4 元。售货机仅接受一元硬币。售货机面板上设有投币孔和退钱键，每商品标识处有选择按键，上有指示灯表明当前投钱数是否已足够选买该商品。做出此售货机控制电路的状态表，用 VHDL 描述实现。

解:依据题目的要求,可设想售货机如题 8-29 解图(1)所示。设已另有光电检测或机电检测装置将投币动作及按键结果转为脉冲输入信号 $reset$ 、 $slot1$ 、 $keya$ 、 $keyb$ 、 $keyc$ 、 $refu$,其意义如题 8-29 表(2)中所示。设输出信号 $Ylit$ 、 $Ychg$ 、 $Ysel$ 、 $Ydat$ 、 $Yalm$,其意义如题 8-29 表(1)所示。题 8-29 表(2)是状态转移表。

在描述程序 `vendmal` 的设计中,设置状态 `status` 数据类型(枚举类型),其意义如题 8-29 表(2)所示。状态机是由同步时序逻辑实现的,因而需为其设立工作时钟 `clk`,从与人手控动作的配合去考虑,将 `clk` 的周期设为 20 ms(50 Hz)。

考虑到输入信号脉冲出现及结束的随机性,不宜将状态机设计成典型的 mealy 型或 moore 型。在 `vendmal` 程序中,只在 `clk` 的上升沿去检测输入信号,如果输入信号脉冲宽度窄于一个 `clk` 周期,就可能检测不到,这可认为是有助于增强设计的抗干扰能力。但如果脉冲宽度比一个 `clk` 周期长,就可能会被处理为多次输入,这是 `vendmal` 的不足之处。此外,设计中的 `Yalm` 在不合理操作时输出‘1’以示提醒,但‘1’的结束要到下次有合理的输入时。这也不尽合情,希望 `Yalm` 脉冲以固定时常、自动结束的方式出现。读者可对 `vendmal` 作出修改以解决上述问题。

一般情况下,在解决低速、人机接口问题时,基于微处理器(MCU)的方案会更为简单灵活些。



题 8-29 解图(1) 自动售货机

题 8-29 表(1) 输出信号的意义

输出信号: $Ylit = \{y_a y_b y_c\}$, $Ychg = \{y_{22} y_{21} y_{20}\}$, $Ysel = \{y_{31} y_{30}\}$, $Ydat = \{y_{42} y_{41} y_{40}\}$, $Yalm$

$y_a = 1/0$ 表示“亮/灭”a 商品指示灯

$y_b = 1/0$ 表示“亮/灭”b 商品指示灯

$y_c = 1/0$ 表示“亮/灭”c 商品指示灯

$Ysel = 00$ 表示“不启动”出售商品的程序。

$Ysel = 01$ 表示“启动”出售 a 商品的程序。

$Ysel = 10$ 表示“启动”出售 b 商品的程序。

$Ysel = 11$ 表示“启动”出售 c 商品的程序。

$Ychg = 000$ 表示“不启动”退返钱程序。

$Ychg = 001$ 表示“启动”退返 1 枚一元硬币的程序。

$Ychg = 010$ 表示“启动”退返 2 枚一元硬币的程序。

$Ychg = 011$ 表示“启动”退返 3 枚一元硬币的程序。

$Ychg = 100$ 表示“启动”退返全部钱的程序。

$Ydat = 0 \sim 4$, 表示当前已投入的钱(元)数。

$Yalm = 1$, 启动响声提示。

题 8-29 表(2) 状态转移表

下 一 状 态 当前状态	输出 信号 输入 信号	slot1='1' 投入一枚一元硬 币	keya='1' 按 a 键,欲购商 品 a,需 1 元	keyb='1' 按 b 键,欲购商 品 b,需 3 元	keyc='1' 按 c 键,欲购商 品 c,需 4 元	refu='1' 按退钱键
(已有 0 元)A		B/10000000 0010	A/00000000 0001	A/00000000 0001	A/00000000 0001	A/00000000 0001
(已有 1 元)B		C/10000000 0100	A/00001000 0000	B/10000000 0001	B/10000000 0001	A/00000100 0000
(已有 2 元)C		D/11000000 0110	A/00001001 0000	C/10000000 0001	C/10000000 0001	A/00000100 0000
(已有 3 元)D		E/11100000 1000	A/00001010 0000	A/00010000 0000	D/11000000 0001	A/00000100 0000
(已有 4 元)E		E/11100001 1001	A/00001011 0000	A/00010001 0000	A/00011000 0000	A/00000100 0000
下一 / 输出 状态 / 信号		输出信号 = Ylit & Ysel & Ychg & Ydat & Yalm				

设计程序如下。仿真结果如题 8-29 解图(2)所示。

```

library ieee;
use ieee.std_logic_1164.all;
entity vendma1 is
port(clk,reset,slot1,keya,keyb,keyc,refu:in std_logic;
      Ylit,Ychg:out std_logic_vector(2 downto 0);
      Ydat:out integer range 0 to 4;
      Ysel:out std_logic_vector(1 downto 0);
      Yalm:out std_logic);
end entity vendma1;
--
architecture actdo of vendma1 is
type statetype is(A,B,C,D,E);
signal status:statetype:= A ;
begin
acout:process(clk)
begin
if clk'event and clk='1' then
if reset='1' then
Ylit<="000";Ysel<="00";Ychg<="100";Ydat<= 0;Yalm<= '0';status<= A;
elsif slot1='1' then
case status is
when A=>Ylit<="100";Ysel<="00";Ychg<="000";Ydat<= 1;Yalm<= '0';status<= B;
when B=>Ylit<="100";Ysel<="00";Ychg<="000";Ydat<= 2;Yalm<= '0';status<= C;
when C=>Ylit<="110";Ysel<="00";Ychg<="000";Ydat<= 3;Yalm<= '0';status<= D;
when D=>Ylit<="111";Ysel<="00";Ychg<="000";Ydat<= 4;Yalm<= '0';status<= E;


```



```

when E=>Ylit<="111";Ysel<="00";Ychg<="001";Ydat<= 4;Yalm<='1';status<= E;
end case;
elsif keya = '1' then
    仿上面的过程,用 case 语句描述题 8.29 表(b)的(keya = '1')对应列
    .....
elsif keyb = '1' then
    仿上面的过程,用 case 语句描述题 8.29 表(b)的(keyb = '1')对应列
    .....
elsif keyc = '1' then
    仿上面的过程,用 case 语句描述题 8.29 表(b)的(keyc = '1')对应列
    .....
elsif refu = '1' then
    仿上面的过程,用 case 语句描述题 8.29 表(b)的(refu = '1')对应列
    .....
end if;
end if;
end process acout;
end architecture actdo;

```



题 8-29 图(2) vendmal 的仿真

8-30 说明以下 VHDL 程序意图完成的工作,指出可能存在的问题。

```

Library ieee;
use ieee.std_logic_1164.all;
entity avo4 is
port(reset,iclk,in std_logic;idata,in std_logic_vector(7 downto 0);
      oclk,out std_logic;odata,out std_logic_vector(7 downto 0));
end avo4;
architecture whtodo of avo4 is

```

```

type statetype is(st0,st1,st2,st3);
signal currentstate,nextstate:statetype;
begin
    process(currentstate)
        variable akdata:std_logic_vector(7 downto 0);
    begin
        case currentstate is
            when st0 =>
                akdata<= idata;oclk<= '0';nextstate<= st1;
            when st1 =>
                akdata<= idata + akdata;nextstate<= st2;
            when st2 =>
                akdata<= idata + akdata;nextstate<= st3;
            when st3 =>
                akdata<= idata + akdata;
                akdata<= ~00& akdata(7 downto 2);
                oclk<= '1';
                odata<= akdata;nextstate<= st0;
        end case;
    end process;
    process(reset,iclk)
    begin
        if(reset = '1')then currentstate<= st0;
        elsif(iclk'event and iclk = '1')then currentstate<= nextstate;
        endif;
    end process;
end whtodo;

```

本设计意图将连续 4 个 idata 数据求和取算术平均。用右移两位、高位补 0 的方法实现除 4 运算。程序中使用了两个进程,第二个进程完成时钟边沿的检测及状态的转化,属时序处理。第一个进程完成在各种状态下的数据暂存和计算输出。

程序中应声明使用 ieee.std_logic_unsigned 程序包,因有着 std_logic_vector 型数据的算数运算。进程中 akdata 是变量,应使用赋值运算符“:=”。另外,第一个进程的敏感参数表中仅有 currentstate,如果出现 nextstate 与 currentstate 相同的情况,进程就启动不了了。应在敏感参数表中加入 idata。

仿真表明,由于第一个进程敏感表中没有起着时钟作用的参量,因而被以组合逻辑电路的形式实现。但进程中又有着数据(akdata)暂存的功能,属时序逻辑处理,因而第一个进程没有能将数据暂存好。输出结果不正常。

下面的程序(avo42)用一个进程将时序处理和组合处理合并。其仿真结果如题 8-30 解图所示,每在状态 st0 时输出(更新)前 4 个 idata 数据的平均值 odata。

```


library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

```

```

entity avo42 is
port(reset,iclk,in std_logic;
      idata,in std_logic_vector(7 downto 0);
      oclk,out std_logic;
      odata,out std_logic_vector(7 downto 0));
end avo42;
architecture whtodo of avo42 is
  type statetype is(st0,st1,st2,st3);
  signal currentstate:statetype;
begin
  process(reset,iclk)
    variable vkdata:std_logic_vector(7 downto 0);
  begin
    if(reset = '1')then currentstate<= st0;vkdata:= idata;
    elsif(iclk'event and iclk = '1')then
      case currentstate is
        when st0 =>vkdata:= idata;oclk<= '0';currentstate<= st1;
        when st1 =>vkdata:= vkdata + idata;  currentstate<= st2;
        when st2 =>vkdata:= vkdata + idata;  currentstate<= st3;
        when st3 =>vkdata:= vkdata + idata;currentstate<= st0;
          vkdata:= "00"&vkdata(7 downto 2);
          odata<= vkdata;oclk<= '1';
      end case;
    end if;
  end process;
end architecture whtodo;

```



题 8-30 解图 avo42 的仿真

第 9 章 数模和模数转换

将数字量转换为模拟量的过程称为数模转换(D/A 转换),完成数模转换的电路称为数模转换器(D/A 转换器),简称 DAC(Digital to Analog Converter, DAC)。将模拟量转换成数字量的过程称为模数转换(A/D 转换),完成模数转换的电路称为模数转换器(A/D 转换器),简称 ADC(Analog to Digital Converter, ADC)。

9.1 教学要求

- (1) 掌握权电阻网络和倒 T 形网络 DAC 的基本原理,熟悉 DAC 的主要技术指标。
- (2) 掌握并行比较型和逐次渐进型 ADC 的基本原理,熟悉 ADC 的主要技术指标。
- (3) 了解计数型 ADC 和双积分型 ADC。
- (4) 熟悉常用的集成 DAC 和 ADC 及其应用。

9.2 基本知识点

9.2.1 数模转换器

常用的 D/A 转换器有权电阻网络 DAC、倒 T 形电阻网络 DAC、权电流型 DAC、权电容网络 DAC 以及树形开关 DAC 等。

1. 数模转换的基本原理

把数字量中的每一位数码按权转换为相应的模拟量,再将转换后的模拟量相加,便得到与数字量成正比的模拟量。

2. 权电阻解码网络 DAC

这种 DAC 采用权电阻网络实现 D/A 转换,4 位权电阻网络 DAC 如图 9.2.1 所示,模拟开关 $S_3 \sim S_0$ 受输入数字量 $d_3 \sim d_0$ 的控制, $d_i = 1$ 时开关 S_i 接基准电压 V_{REF} , $d_i = 0$ 时开关 S_i 接地。

n 位权电阻网络 DAC 的输出模拟电压与输入数字量的关系为

$$v_o = -\frac{V_{REF} R_F}{2^{n-1} R} \sum_{i=0}^{n-1} (d_i \times 2^i)$$

3. T 形电阻网络 DAC

T 形电阻网络 DAC 采用 $R-2R$ 电阻解码网络,其原理图如图 9.2.2 所示。T 形电阻网

络的特点是从任意节点 a_i 向 3 个支路方向看,对地的等效电阻均为 $2R$ 。任何一位数码 d_i 为 1 时,相应的开关支路流入接点 a_i 的电流 I 均为 $\frac{1}{3R}V_{\text{REF}}$,且流向每个分支电流均为 $I/2$ 。




图 9.2.1 权电阻网络 DAC




图 9.2.2 T 形电阻网络 DAC

n 位 T 形电阻网络 DAC 的输出模拟电压与输入数字量的关系为

$$v_o = -\frac{V_{\text{REF}}R_F}{2^n \times 3R} \sum_{i=0}^{n-1} (d_i \times 2^i)$$

4. 倒 T 形电阻网络 DAC

倒 T 形电阻网络 DAC 的电路结构如图 9.2.3 所示,无论输入数字量 d_i 为何值,模拟开关 S_i 始终在求和点 Σ (为虚地) 与地之间切换,各支路电流恒定,避免因寄生电容充、放电而引起的延迟,提高了转换速度,减少了输出端的尖峰电流。

n 位倒 T 形电阻网络 DAC 的输出模拟电压与输入数字量的关系为

$$v_o = -\frac{V_{\text{REF}}R_F}{2^n R} \sum_{i=0}^{n-1} (d_i \times 2^i)$$

若想获得较高的精度,电路中的参数需满足:(1)基准电压源的稳定性要好;(2)电阻 R 和 $2R$ 比值的精度要高;(3)每个模拟开关的电压降要相等。




图 9.2.3 倒 T 型电阻网络 DAC

5. 树形开关网络 DAC

树形开关网络 DAC 由电阻分压器和树形的开关网络构成。由于 MOS 开关关断性能好、功耗低,常用 MOS 管构成树形开关网络。

各种常见的 DAC 及其特点如表 9.2.1 所示。

表 9.2.1 常用 DAC 的种类

DAC 种类	主要特点
权电阻网络 DAC	电路结构简单,所需电阻数量少,但电阻种类多,不利于集成
T 形电阻网络 DAC	电阻解码网络呈 T 形,电阻种类少,容易制作,但转换过程中存在尖峰电流,跟倒 T 形电阻解码网络比,电流在解码网络中传输有延迟
倒 T 形电阻网络 DAC	电阻解码网络呈倒 T 形,电阻种类少,容易制作,消除了转换过程中存在尖峰电流,是比较常用的 DAC 电路
权电流型 DAC	用一组恒流源产生权电流,降低了对开关电路的要求
权电容网络 DAC	精度取决于各电容值的比值,不受开关及参考电源内阻的影响,稳态情况下权电容网络不消耗电源功率。但位数较多时各电容值相差较大,不利于集成,电容充、放电降低了转换速度
树形开关 DAC	电阻种类单一,在输出端基本不取电流情况下,对模拟开关导通内阻要求不高,有利于集成

6. DAC 的主要技术指标

(1) 转换速度

常用输出电压(或电流)的建立时间 t_{set} 来衡量。建立时间 t_{set} 是指从输入数字量发生变化到输出模拟电压(或电流)达到与稳态值相差 $\pm \frac{1}{2}$ LSB 的时间。产品手册中给出的都是输入数字量在全 0 和全 1 之间跳变时的建立时间。

(2) 转换精度

在 DAC 中一般用分辨率和转换误差来描述转换精度。

① 分辨率

表征 DAC 对输入微小量变化的敏感程度,一般用 DAC 的位数表示,也可以表示为

$$\text{分辨率} = \frac{1}{2^n - 1}$$

② 转换误差

表征实际输出的模拟电压与理想值的最大偏差,是非线性误差、漂移误差和增益误差的综合指标。

③ 温度系数

当输入一定时输出模拟电压随温度的变化量。一般用满刻度输出条件下温度每升高 1°C , 输出电压变化的百分数作为温度系数。

7. 集成 DA 转换器及其应用

DAC0832 是美国国家半导体公司 (NSC) 采用 CMOS 工艺生产的单片 8 位数模转换器,使用时需外接运算放大器,采用单电源供电, $+5\sim+15\text{ V}$ 均可正常工作,电流建立时间为 $1.0\text{ }\mu\text{s}$ 。DAC0832 包含有两级缓冲寄存器,可以直接和多种微处理器相连接。

AD7520 是一种应用广泛的 10 位单片集成 DAC,输出为求和电流,使用时需要外接运算放大器。运算放大器的反馈电阻可以使用 AD7520 内部电阻 R_F ,也可以外接。

9.2.2 模数转换器

A/D 转换器分为直接转换型 ADC 和间接转换型 ADC 两大类,前者将输入模拟量直接转换成相应的数字量,后者先将输入模拟量转换成某种中间量(如时间、频率等),然后再转换为相应的数字量。

1. 模数转换器的基本原理

模数转换要经过取样、保持、量化、编码。在实际电路中,取样和保持、量化和编码往往都是在转换过程中同时完成。

(1) 取样和保持

取样就是按一定时间间隔抽取模拟量的值,将其变成时间上离散的模拟量。模拟信号经过取样后得到的取样信号是一系列窄脉冲,脉冲的持续时间很短,为了保证在模数转换期间脉冲的幅值保持不变,在取样电路之后需加入保持电路。

取样定理:设取样频率为 f_s ,输入模拟信号的最高频率分量为 f_{imax} ,则 f_s 和 f_{imax} 之间必须满足 $f_s \geq 2f_{\text{imax}}$ 。

(2) 量化和编码

量化就是把经取样保持后得到的阶梯波转换为最小数量单位的整数倍,编码就是把量化的结果再转化为相应的代码。量化过程中所取的最小数量单位称为量化单位,用 Δ 表示,它是数字量的最低有效位为 1 时所对应的模拟量,即 $1\Delta = 1\text{LSB}$ 。量化过程存在量化误差,ADC 的位数越多,量化误差就越小。量化方法如表 9.2.2 所示,为提高量化精度,可采用非等分量化法。

表 9.2.2 量化方法与特点

量化分类	等分量化法	非等分量化法
量化特点	只舍不入	有舍有入
最大量化误差	Δ	$1/2 \Delta$
量化方法	将模拟电压均分成若干个量化级,每级规定一个量化值,并对该值编以二进制代码,凡是落在某一量化级内的模拟电压都取整并归到该级量化值上	为减小量化误差,可以采用教材图 9.2.4(b)所示的改进方法划分量化电平,凡是落在某一量化级内的模拟电压都取整并归到该级量化值上

2. 并行比较型 ADC

这种 ADC 由电阻分压器件、电压比较器、寄存器和编码器等几部分组成。输入电压同时加到每个电压比较器的输入端,与电阻分压器产生的基准电压进行比较,并将比较结果保存在寄存器中,再通过编码器输出对应的编码。

3. 计数型 ADC

计数型 ADC 属于反馈比较型 A/D 转换器,由时钟脉冲源、电压比较器、控制门、DAC、计数器以及输出寄存器等几部分组成。

在转换开始前,先将计数器清零,当转换控制信号到来后,计数器开始对时钟脉冲计数并由 DAC 转换为对应的模拟电压,当比较器检测到该电压等于输入模拟电压值时,计数器停止计数,其中的数字就是 A/D 转换后的数字量。

4. 逐次渐进型 ADC

逐次渐进型 ADC 的工作原理是用一系列基准电压与待转换的电压 v_1 作比较,基准电压由逐次渐进寄存器中的数字量经 DAC 转换产生。A/D 转换前先将逐次渐进寄存器清零,然后在时钟脉冲作用下将逐次渐进寄存器的最高位置成 1,并将该数字量转换成相应的模拟电压 v_0 ,与输入电压 v_1 进行比较。若 $v_0 > v_1$,说明输入电压还不够大,应将该位从 1 改为 0。再按同样的方法将次高位置 1,并比较 v_0 与 v_1 的大小以决定该位的 1 是否保留,直到最低位比较完为止,此时寄存器的数字就是转换后的数字量。

5. 双积分型 ADC

双积分型 ADC 是一种间接转换型 ADC,由积分器、过零比较器、计数器、控制逻辑和时钟信号源等几部分组成。转换原理是先将输入模拟量转换成对应的时间间隔,再在该时间间隔内用固定频率的计数器计数,计数器所计得的数字量正比于输入模拟量。各种常见的 ADC 及其特点如表 9.2.3 所示。

表 9.2.3 常用 ADC 的种类

ADC 种类	主要特点
并行比较型 ADC	目前速度最快的 ADC,但随着分辨率的提高,电路所需电压比较器和触发器的数目按几何级数增加
计数型 ADC	通过对时钟脉冲计数实现模数转换,电路简单,但转换时间较长
逐次渐进型 ADC	电路复杂度适中,速度适中,是集成 ADC 产品中用得最多的一种电路
双积分型 ADC	模数转换过程中经过两次积分,抗干扰能力强,但工作速度低

6. ADC 的主要技术指标

(1) 转换精度

单片集成 ADC 用分辨率和转换误差来描述转换精度。

① 分辨率

分辨率表示 ADC 对输入信号的分辨能力,通常以输出二进制码的位数表示。

② 转换误差

转换误差也称为相对误差或相对精度,表示 ADC 实际输出的数字量和理论值之差,常用最低有效位的倍数表示。为获得较高的转换精度,必须保证供电电源和参考电压稳定,环境温度基本恒定。

(2) 转换速度

转换速度是转换时间的倒数。转换时间是指完成一次 A/D 转换所需的时间。ADC 的转换速度主要取决于转换电路的类型,并行比较型 ADC 的转换速度最高(转换时间可小于 50 ns),逐次渐近型 ADC 次之(转换时间在 10~100 μ s),双积分型 ADC 的转换速度较低(转换时间在几十毫秒至几百毫秒之间)。

7. 集成 ADC 及其应用

ADC0809 是美国 NSC 公司生产的 8 位逐次渐进型 ADC。它属于 CMOS 器件,输出端设有三态输出缓冲器,逻辑电平与 TTL 电平兼容;输入端设有 8 个通道,可以选择其中任一通道的模拟信号进行 A/D 转换。

9.3 例题解析

【例 9.3.1】 填空

(1) 某 8 位 DAC 当输入数字量只有最高位为 1 时输出电压为 5 V,若只有最低位为 1,则输出电压约为_____,若输入数字量为 10001000,则输出电压约为_____。

(2) A/D 转换一般要经过_____,_____、_____和_____ 4 个步骤。

(3) 已知输入模拟信号的上限频率为 10 kHz,则 A/D 转换器的采样频率应不低于_____,完成一次转换所用时间应小于_____。

(4) 衡量 ADC 性能的两个主要指标是_____和_____。

(5) 从抗干扰能力和转换速度两个指标来看,双积分型 ADC _____,逐次渐近型 ADC _____。

解:(1) 39 mV, 5.31 V

(2) 采样、保持、量化、编码

(3) 20 kHz, 50 μ s

(4) 转换精度,转换速度

(5) 抗干扰能力强,转换速度快

【例 9.3.2】 试比较并行比较型 ADC、逐次渐近型 ADC 和双积分型 ADC 的优缺点。

解:并行比较型 ADC 的优点是速度快,目前 8 位并行比较型 ADC 的转换时间可以达到 50 ns 以下;缺点是随着分辨率的提高,所用电压比较器和触发器的数目按几何级数增加,ADC 输出的数字量位数越多,电路越复杂。双积分型 ADC 的优点是工作稳定性好、抗干扰能力比较强;缺点是工作速度低。它主要用在对转换速度要求不高的场合,如数字式电

压表等。逐次渐近型 ADC 是目前集成 ADC 产品中用得最多的一种电路。这种 ADC 具有电路简单、速度适中的特点。

【例 9.3.3】 在由 CB7520 组成的 D/A 转换器中,如图 9.3.1 所示,已知 $V_{\text{REF}} = -10\text{ V}$,试计算当输入数字量从全 0 变到全 1 时输出电压的变化范围。若需要将输出电压的变化范围缩小一半,可以采取哪些措施?




图 9.3.1 由 CB7520 组成的 D/A 转换器

解:该 D/A 转换器的输出电压表达式为

$$v_o = -\frac{V_{\text{REF}}}{2^{10}} \sum_{i=0}^9 (d_i \times 2^i) = \frac{10}{2^9} \sum_{i=0}^9 (d_i \times 2^i)$$

当输入数字量从全 0 变到全 1 时,输出电压的变化范围为 $0 \sim 9.99\text{ V}$ 。

若需要将输出电压的变化范围缩小一半,可将 V_{REF} 的绝对值减小一半,即改为 $V_{\text{REF}} = -5\text{ V}$ 。也可以将求和放大器的增益减小一半,此时不能再使用片内反馈电阻 R (CB7520 中 R 的标准值为 $10\text{ k}\Omega$),而应在 I_{out1} 与放大器输出端 v_o 之间外接一个阻值为 $R/2$ 的反馈电阻。

【例 9.3.4】 在倒 T 形电阻解码网络 DAC 中,因模拟开关存在导通电阻和导通压降而影响转换精度,解决这个问题的一种方法就是用一组恒流源代替倒 T 形电阻解码网络,并使这组恒流源的电流大小依次为 $I/2, I/4, I/8, \dots$ 如图 9.3.2 所示,试分析其工作原理。




图 9.3.2 采用恒流源的倒 T 形 DAC

解:图 9.3.2 实际上是 4 位权电流型 DAC 的原理电路图,由于采用了恒流源,每个支路

电流值不再受模拟开关 S_i 内阻和压降的影响,降低了 DAC 对开关电路的要求,提高了转换精度。

当第 i 位输入代码 $d_i = 1$ 时,开关 S_i 将恒电流源接至运算放大器的反向输入端,相应的权电流从求和点 Σ 流出;当 $d_i = 0$ 时,开关 S_i 接地,故输出电压为

$$\begin{aligned} v_o &= i_{\Sigma} R_F = R_F \left(d_3 \times \frac{I}{2} + d_2 \times \frac{I}{2^2} + d_1 \times \frac{I}{2^3} + d_0 \times \frac{I}{2^4} \right) \\ &= \frac{R_F I}{2^4} \sum_{i=0}^3 (d_i \times 2^i) \end{aligned}$$

可见,输出电压 v_o 与输入的数字量成正比。

【例 9.3.5】 某权电流型 DAC 的原理图如图 9.3.3 所示,试分析其工作原理。其中,采用多发射极晶体管($VT_3 \sim VT_0$)保证所有三极管的发射结压降相等,采用倒 T 形电阻网络产生所需的恒电流源;偏置电流 I_{BO} 的作用是为 VT_R 、 VT_C 、 $VT_3 \sim VT_0$ 提供必要的基极偏置电流。




图 9.3.3 采用倒 T 形电阻网络的权电流型 DAC

解: 三极管 $VT_3 \sim VT_0$ 的基极均连接在一起,基极电位相同,发射结电压 V_{BE} 相等,发射极电位也相同。在计算各支路的电流时,可认为倒 T 形电阻网络中所有 $2R$ 电阻的上端均接于同一电位,电阻网络的工作情况与倒 T 形权电阻解码网络一样,流过每个 $2R$ 电阻的电流从左向右依次按 $1/2$ 倍递减。

运算放大器 A_1 、三极管 VT_R 、电阻 R_R 和 R 组成了基准电流发生电路。电路处于深度负反馈状态,基准电流 $I_{REF} = I = \frac{V_{REF}}{R_R}$ 。可见, I_{REF} 仅与基准电压 V_{REF} 和电阻 R_R 有关,降低了电路对三极管和电阻的取值要求,有利于电路的集成。

由于 VT_3 和 VT_R 具有相同的 V_{BE} ,而发射极的电阻值相差一倍,故其发射极电流也相差一倍,即 $I_{E3} = I_{REF}/2 = I/2$ 。根据倒 T 形权电阻解码网络的特点, $I_{E2} = I_{E3}/2 = I/4$,依此类推可得 $I_{E1} = I/8$, $I_{E0} = I/16$ 。因此输出电压

$$v_o = R_F \left(d_3 \times \frac{I}{2} + d_2 \times \frac{I}{2^2} + d_1 \times \frac{I}{2^3} + d_0 \times \frac{I}{2^4} \right)$$

$$= \frac{R_F V_{REF}}{2^4 R_R} \sum_{i=0}^3 (d_i \times 2^i)$$

输出电压 v_o 与输入的数字量成正比。

类似地,可推得 n 位倒 T 形权电流 DAC 的输出电压

$$v_o = \frac{R_F V_{REF}}{2^n R_R} (d_{n-1} \times 2^{n-1} + d_{n-2} \times 2^{n-2} + \cdots + d_1 \times 2^1 + d_0 \times 2^0)$$

$$= \frac{R_F V_{REF}}{2^n R_R} \sum_{i=0}^{n-1} (d_i \times 2^i)$$

【例 9.3.6】 DAC0808 是 8 位权电流型 DAC,内部结构框图如图 9.3.4(a)所示,其中 $d_7 \sim d_0$ 是 8 位数字量输入端, I_o 是求和电流输出端, V_{R+} 和 V_{R-} 是电路中运算放大器的反相输入端和同相输入端, COMP 是外接补偿电容输入端, V_{CC} 和 V_{EE} 为正、负电源输入端。用 DAC0808 连接图 9.3.4(b)所示的 D/A 转换器,若 $V_{REF} = 10$ V,试写出输出电压 v_o 的表达式,并指出其变化范围。




图 9.3.4 例 9.3.6 图

解: 根据例 9.3.5 的推导可知,输出电压 v_o 的表达式为

$$v_o = \frac{V_{REF} R_F}{2^8 R_R} \sum_{i=0}^7 (d_i \times 2^i) = \frac{10}{2^8} \sum_{i=0}^7 (d_i \times 2^i)$$

当输入的数字量在 00H 和 FFH 之间变化时,输出模拟电压的变化范围为 0~9.96 V。

【例 9.3.7】 某 8 位双积分型 ADC 原理图如图 9.3.5 所示,若时钟脉冲频率 $f_c = 100$ kHz,求转换时间为多少?

解: 若忽略转换前的准备时间,即积分电容放电和计数器复位所需要的时间,双积分型 ADC 完成一次转换所需的时间为两次积分时间之和 $T_1 + T_2$ 。而

$$T_1 = 2^n T_c = 2^8 \times \frac{1}{1 \times 10^5} = 2.56 \text{ ms}$$

$$T_2 = \frac{2^n T_c}{V_{REF}} v_1 \leq 2^n T_c = 2^8 \times \frac{1}{1 \times 10^5} = 2.56 \text{ ms}$$




图 9.3.5 一种 8 位双积分型 ADC 原理图

所以,此双积分型 ADC 的转换时间为 $T_1 + T_2 = 5.12 \text{ ms}$ 。

9.4 习题解答

9-1 设某 8 位 DAC 输出电压范围为 $0 \sim 10 \text{ V}$, 当输入数字量为 $(10111010)_2$ 和 $(01011001)_2$ 时, 输出模拟量各为多少伏?

解: 由题意可知, 当输入数字量为 $(0000 \ 0000)_2$ 时, 输出模拟量为 0 V ; 当输入数字量为 $(1111 \ 1111)_2$ 时, 输出模拟量为 10 V 。因此输出模拟量 v_o 和输入二进制数字量 $d_7 \sim d_0$ 的关系为

$$v_o = \frac{10}{2^8 - 1} \cdot \sum_{i=0}^7 (d_i \times 2^i)$$

当输入数字 $(10111010)_2$ 时, 输出模拟量 $v_o = 7.29 \text{ V}$;

当输入数字 $(01011001)_2$ 时, 输出模拟量 $v_o = 3.49 \text{ V}$ 。


9-2 已知某 DAC 电路满刻度输出电压为 10 V , 要求能分辨的最小模拟电压为 4.9 mV , 试问其输入数字量的位数 n 至少是多少?

解: 二进制代码最低位为 1 时所对应的输出电压是 DAC 能分辨出的最小输出电压, 根据题意, $v_o = \frac{10}{2^n - 1} \cdot 1 = 0.0049$, 故 $n \geq 11$ 。

9-3 在题 9-3 图所示的权电阻网络 DAC 中, 若取 $R_F = R/2$, $V_{\text{REF}} = 5 \text{ V}$, 试求当输入数字量为 $(0100)_2$ 时输出电压的大小。

解: 由题 9-3 图可推得输出模拟电压

$$\begin{aligned} v_o &= -\frac{V_{\text{REF}} R_F}{2^3 R} \sum_{i=0}^3 (d_i \times 2^i) \\ &= -\frac{V_{\text{REF}}}{2^4} \sum_{i=0}^3 (d_i \times 2^i) = -\frac{5}{16} \times 4 \text{ V} = -1.25 \text{ V} \end{aligned}$$




题 9-3 图

9-4 某 n 位权电阻网络 DAC 如题 9-4 图所示。

(1) 试推导输出电压 v_o 与输入数字量 $d_{n-1} \cdots d_1 d_0$ 的关系。

(2) 若 $n=8, V_{\text{REF}} = -10 \text{ V}, R_F = R/20$, 当输入数码为 $(26)_{16}$ 时, 试求输出电压 v_o 的值。



题 9-4 图

解: (1) 首先推导输出电压 v_o 与输入数字量 $d_{n-1} \cdots d_1 d_0$ 的关系。流入集成运放求和点的电流之和 i_Σ 等于流入反馈电阻 R_F 的电流 i_F , 即

$$\begin{aligned}
 i_\Sigma &= i_F \\
 &= I_{n-1} d_{n-1} + I_{n-2} d_{n-2} + \cdots + I_1 d_1 + I_0 d_0 \\
 &= \frac{V_{\text{REF}}}{R} (2^{n-1} \times d_{n-1} + 2^{n-2} \times d_{n-2} + \cdots + 2^1 \times d_1 + 2^0 \times d_0) \\
 &= \frac{V_{\text{REF}}}{R} \sum_{i=0}^{n-1} (2^i \times d_i)
 \end{aligned}$$

输出模拟电压

$$\begin{aligned}
 v_o &= -i_F R_F = -i_\Sigma R_F \\
 &= -\frac{V_{\text{REF}} R_F}{R} \sum_{i=0}^{n-1} (2^i \times d_i)
 \end{aligned}$$

可见,输出模拟电压 v_o 与输入二进制数字量 $d_{n-1} \sim d_0$ 成正比,比例系数为 $-\frac{V_{\text{REF}}R_F}{R}$ 。


(2) 若 $n = 8, V_{\text{REF}} = -10 \text{ V}, R_F = R/20$, 当输入数码为 $(26)_{16}$ 时

$$v_o = -\frac{V_{\text{REF}}R_F}{R} \sum_{i=0}^{n-1} (2^i \times d_i) = \frac{10R}{20R} \times 38 = 19 \text{ V}$$

9-5 某 6 位 T 型电阻网络 DAC 电路如题 9-5 图所示,当 $R_F = 3R, V_{\text{REF}} = 6.3 \text{ V}$ 时,试求:

(1) 输入数字量 $S = (100000)_2$ 时的输出模拟电压值;

(2) 若输入数字量 S 不变,各位模拟开关接通时均产生 0.1 V 残余电压,则输出模拟电压有何变化?



题 9-5 图

解: (1) 输入数字量 $S = (100000)_2$ 时,输出模拟电压

$$\begin{aligned} v_o &= -\frac{V_{\text{REF}}R_F}{3R \times 2^6} \sum_{i=0}^5 (d_i \times 2^i) = -\frac{V_{\text{REF}}}{2^6} \sum_{i=0}^5 (d_i \times 2^i) \\ &= -\frac{6.3}{2^6} \times 2^5 = -3.15 \text{ V} \end{aligned}$$

(2) 若输入数字量 S 不变,各位模拟开关接通时均产生 0.1 V 残余电压,则输出模拟电压


$$\begin{aligned} v_o &= -\frac{(V_{\text{REF}} - 0.1)R_F}{3R \times 2^6} \sum_{i=0}^5 (d_i \times 2^i) = -\frac{(V_{\text{REF}} - 0.1)}{2^6} \sum_{i=0}^5 (d_i \times 2^i) \\ &= -\frac{6.3 - 0.1}{2^6} \times 2^5 \text{ V} = -3.1 \text{ V} \end{aligned}$$

9-6 在题 9-6 图给出的 4 位倒 T 形电阻网络 DAC 中,设 $V_{\text{REF}} = 5 \text{ V}, R_F = R = 10 \text{ k}\Omega$,试求当输入二进制数码分别为 0101、0110、1101 时,输出电压 v_o 的大小。

解: 输出电压的表达式为

$$v_o = -\frac{V_{\text{REF}}R_F}{2^4 R} \sum_{i=0}^3 (d_i \times 2^i) = -\frac{5}{2^4} \sum_{i=0}^3 (d_i \times 2^i)$$

输入二进制数码	输出电压 v_o/V
0101	-1.5625
0110	-1.875
1101	-4.0625




题 9-6 图

9-7 题 9-7 图所示的电路为 10 位倒 T 型电阻网络 DAC, 当 $R=R_F$ 时, 试求:

(1) 输出电压 v_o 的取值范围。

(2) 若输入数字量为 $(200)_{16}$ 时输出电压 $v_o = 5 \text{ V}$, 参考电压 V_{REF} 应如何取值?



题 9-7 图

解: (1) 输出电压

$$v_o = -\frac{V_{\text{REF}} R_F}{2^{10} R} \sum_{i=0}^9 (d_i \times 2^i) = -\frac{V_{\text{REF}}}{2^{10}} \sum_{i=0}^9 (d_i \times 2^i)$$

当 10 位二进制代码为全 0 时, 对应输出电压为 0V; 当 10 位二进制代码为全 1 时, 对应输出电压为 $-\frac{2^{10}-1}{2^{10}} V_{\text{REF}} \approx -V_{\text{REF}}$ 。故输出电压的取值范围为 $-V_{\text{REF}} \sim 0 \text{ V}$ 。


(2) 由输入数字量为 $(200)_{16} = 2^9$ 时, 输出电压 $v_o = 5 \text{ V}$, 得

$$v_o = -\frac{V_{\text{REF}}}{2^{10}} \sum_{i=0}^9 (d_i \times 2^i) = -\frac{V_{\text{REF}}}{2^{10}} \times 2^9 = -\frac{V_{\text{REF}}}{2} = 5 \text{ V}$$

故 $V_{\text{REF}} = -10 \text{ V}$ 。

9-8 题 9-8 图所示的电路是由 10 位 D/A 转换器 AD7520 和同步十六进制计数器 74LS161 组成的波形发生器电路。已知 AD7520 的 $V_{\text{REF}} = -10 \text{ V}$, 试画出输出电压 v_o 的波

形,并标出波形图上各点电压的幅值。




题 9-8 图

解:74LS161 为同步十六进制计数器,在时钟脉冲 CP 的作用下,计数器循环计数,其输出端从 00H 到 FFH 周期性变化,从而控制 AD7520 的数字量输入端,使 AD7520 的输出电压曲线呈阶梯型循环变化。AD7520 为 10 位 D/A 转换器,内部反馈电阻为 R ,因为集成运放的输出端 v_o 直接与 AD7520 的反馈输入端 R_F 相连,所以

$$v_o = -\frac{V_{REF} R_F}{2^{10} R} \sum_{i=0}^9 (D_i \times 2^i) = -\frac{10}{2^{10}} \sum_{i=0}^9 (D_i \times 2^i)$$

AD7520 的低 6 位数据输入端接地, $D_5 D_4 D_3 D_2 D_1 D_0 = (000000)_2$, 高 4 位数据输入端 $D_9 D_8 D_7 D_6 = Q_3 Q_2 Q_1 Q_0$, 在时钟脉冲的驱动下,其输入数字量 $D_9 \sim D_0$ 将从 $(0000\ 000000)_2$ 到 $(1111\ 000000)_2$ 循环变化,输出 v_o 的波形近似为锯齿波,如题 9-8 解图所示,锯齿波的阶梯间隔电压为 $\frac{10}{2^{10}} \times 2^6\text{ V} = 0.625\text{ V}$ 。




题 9-8 解图

9-9 在题 9-9 图所示的电路中,AD7520 为 10 位 D/A 转换器,74LS160 为同步十进制计数器。ROM 存储的数据如题 9-9 表所示,其中高 6 位地址 $A_9 \sim A_4$ 始终为 0,在表中没有列出。ROM 的输出数据只用了低 4 位,作为 AD7520 的输入。试分析电路的功能,并画出

输出电压 v_o 的波形图。

题 9-9 表 ROM 中的数据

A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	0
0	0	1	1	0	0	1	1
0	1	0	0	0	1	0	0
0	1	0	1	0	1	0	1
0	1	1	0	0	1	1	0
0	1	1	1	0	1	1	1
1	0	0	0	1	0	0	0
1	0	0	1	0	1	1	1
1	0	1	0	0	1	1	0
1	0	1	1	0	1	0	1
1	1	0	0	0	1	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	0	1	0
1	1	1	1	0	0	0	1




题 9-9 图

解: 74LS160 为同步十进制计数器, 计数循环为 $0 \sim 9$, 计数器的输出端 $Q_3 \sim Q_0$ 依次接 ROM 的地址输入端 $A_3 \sim A_0$ 。在时钟脉冲的驱动下, 74LS160 的输出 $Q_3 \sim Q_0$ 从 $(0000)_2$ 至 $(1001)_2$ 循环变化, 从而控制 ROM 通过 $D_3 \sim D_0$ 循环输出 $00H \sim 09H$ 单元的数据。AD7520 为 10 位 D/A 转换器, 内部反馈电阻为 R , 因此

$$v_o = -\frac{V_{REF} R_F}{2^{10} R} \sum_{i=0}^9 (D_i \times 2^i) = \frac{8}{2^{10}} \sum_{i=0}^9 (D_i \times 2^i)$$


AD7520 的低 6 位数据输入端 $D_5 \sim D_0$ 接地, 高 4 位数据输入端 $D_9 \sim D_6$ 取自 ROM 的数据输出端 $D_3 \sim D_0$, 输出电压 v_o 的波形如题 9-9 解图所示, 阶梯间隔电压为 $\frac{8}{2^{10}} \times 2^6 V = 0.5 V$ 。



题 9-9 解图


若将同步十进制计数器 74LS160 换成十六进制计数器 74LS161, 电路的输出波形将近似为三角波。

9-10 题 9-10 图所示电路是用 AD7520 和运算放大器 A 构成的可编程增益放大电路, 它的电压增益 $A_v = v_o/v_i$ 由输入数字量 $d_9 \sim d_0$ 来设定, 试推导增益 A_v 的表达式, 并说明 A_v 的取值范围。



题 9-10 图

解: 根据题意, AD7520 的内部连接如题 9-10 解图所示。



题 9-10 解图

从 V_{REF} 端看进去对地的等效电阻为 R , 因此从 v_i 流入 V_{REF} 端的电流始终为 $I = \frac{v_i}{R}$, 且在电阻网络中从右至左沿各 $2R$ 支路的电流依次按 $1/2$ 规律递减。流入求和点 Σ 的总电流

$$\begin{aligned} i_{\Sigma} &= I \left(d_9 \times \frac{1}{2} + d_8 \times \frac{1}{2^2} + \cdots + d_1 \times \frac{1}{2^3} + d_0 \times \frac{1}{2^{10}} \right) \\ &= \frac{v_i}{2^{10}R} (d_9 \times 2^9 + d_8 \times 2^8 + \cdots + d_1 \times 2^1 + d_0 \times 2^0) \\ &= \frac{v_i}{2^{10}R} \sum_{i=0}^9 (d_i \times 2^i) \end{aligned}$$

由 $i_o = i_{\Sigma}$ 得

$$-\frac{v_o}{R} = \frac{v_i}{2^{10}R} \sum_{i=0}^9 (d_i \times 2^i)$$

则放大电路的增益为

$$A_v = \frac{v_o}{v_i} = -\frac{1}{2^{10}} \sum_{i=0}^9 (d_i \times 2^i)$$

可见, 电路的电压增益 A_v 由输入数字量 $d_9 \sim d_0$ 控制, 输入数字量的取值范围为 $00H \sim$

3FH, $|A_v|$ 的取值范围为 $[0, 1)$ 。

9-11 实现模数转换一般要经过哪几个过程？按工作原理的不同来分类, A/D 转换器可分为哪几类？

解: 模数转换一般要经过取样、保持、量化、编码 4 个步骤。按工作原理的不同, 可分为直接转换型 ADC 和间接转换型 ADC。


9-12 若 ADC(包括取样-保持电路)输入模拟电压信号的最高变化频率为 10 kHz, 试说明取样频率的下限是多少？完成一次 A/D 转换所用时间的上限是多少？

解: 根据取样定理, 为了能不失真地恢复(重建)原来的输入信号, 取样频率 f_s 必须不小于输入信号频谱中最高频率 $f_{\max}$ 的两倍, 即 $f_s \geq 2f_{\max}$ 。由题意可知, 输入信号 $f_{\max} = 10 \text{ kHz}$, 因此, 取样频率 $f_s \geq 20 \text{ kHz}$, 完成一次 AD 转换所用时间的上限为 $1/f_s = 50 \mu\text{s}$ 。

9-13 什么是量化误差？它是怎样产生的？

解: 量化过程中所取的最小数量单位称为量化单位, 用 Δ 表示, 它是数字量最低有效位为 1 时所对应的模拟量, 即 $1 \Delta = 1 \text{ LSB}$ 。由于取样电压不一定能被 Δ 整除, 所以量化前后不可避免的存在舍入误差, 此误差称为量化误差, 用 ϵ 表示。量化误差属于原理误差, 它只能减小, 不能消除。ADC 的位数越多, 各离散电平之间的差值越小, 量化误差也就越小。

9-14 在题 9-14 图所示的并行比较 A/D 转换电路中, 若输入电压 v_i 为负电压, 试问电路能否正常进行 A/D 转换？为什么？如不能正常工作, 需要如何改进电路？



题 9-14 图

解:该并行比较 ADC 由电压比较器、寄存器、编码器 3 部分组成。8 个电阻 R 将参考电压 V_{REF} 分成 7 个等级,作为电压比较器($C_1 \sim C_7$)的基准电压,其数值依次为 $\frac{1}{15}V_{\text{REF}}, \frac{3}{15}V_{\text{REF}}, \dots, \frac{13}{15}V_{\text{REF}}$,输入电压 v_i 同时加到每个电压比较器的另一个输入端,与这 7 个基准电压进行比较。例如,当 $0 \leq v_i < \frac{1}{15}V_{\text{REF}}$ 时,比较器 $C_1 \sim C_7$ 的输出都是低电平,时钟脉冲 CP 的上升沿到来后,寄存器中所有的触发器($\text{FF}_1 \sim \text{FF}_7$)都被置成 0 状态,编码器输出正确的编码 $d_2d_1d_0 = (000)_2$ 。为保证编码器输出正确的结果, v_i 必须在 $0 \sim V_{\text{REF}}$ 之间。

若输入电压 v_i 为负电压,为保证电路正常工作,比较器 $C_1 \sim C_7$ 必须先输出正确的比较结果。此时应调整电压比较器的基准电压,即将阻值为 $R/2$ 的电阻从接地改为接负参考电压。

9-15 在题 9-14 图所示的并行 A/D 转换器中,若 $V_{\text{REF}} = 10 \text{ V}$, $v_i = 9 \text{ V}$,试求输出数字量 $d_2d_1d_0$ 的值。

解:当输入信号 v_i 一定时,比较器 $C_1 \sim C_7$ 的输出被锁存到寄存器中,经编码电路输出数字信号 $d_2d_1d_0$ 。编码电路是一个组合逻辑电路,输入为所有触发器($\text{FF}_1 \sim \text{FF}_7$)的输出。根据题 9-14 图,可以写出编码电路的输入与输出间的逻辑函数式

$$\begin{cases} d_2 = Q_4 \\ d_1 = Q_6 + \overline{Q_4}Q_2 \\ d_0 = Q_7 + \overline{Q_6}Q_5 + \overline{Q_4}Q_3 + \overline{Q_2}Q_1 \end{cases}$$

并以此得到输入模拟电压 v_i 与输出数字量 $d_2d_1d_0$ 的转换表。若 $V_{\text{REF}} = 10 \text{ V}$, $v_i = 9 \text{ V}$,则输出数字量 $d_2d_1d_0 = (111)_2$ 。


输入模拟电压与输出数字量转换表

输入模拟电压 v_i	寄存器的状态							数字量输出		
	Q_7	Q_6	Q_5	Q_4	Q_3	Q_2	Q_1	d_2	d_1	d_0
$(0 \sim 1/15)V_{\text{REF}}$	0	0	0	0	0	0	0	0	0	0
$(1/15 \sim 3/15)V_{\text{REF}}$	0	0	0	0	0	0	1	0	0	1
$(3/15 \sim 5/15)V_{\text{REF}}$	0	0	0	0	0	1	1	0	1	0
$(5/15 \sim 7/15)V_{\text{REF}}$	0	0	0	0	1	1	1	0	1	1
$(7/15 \sim 9/15)V_{\text{REF}}$	0	0	0	1	1	1	1	1	0	0
$(9/15 \sim 11/15)V_{\text{REF}}$	0	0	1	1	1	1	1	1	0	1
$(11/15 \sim 13/15)V_{\text{REF}}$	0	1	1	1	1	1	1	1	1	0
$(13/15 \sim 1)V_{\text{REF}}$	1	1	1	1	1	1	1	1	1	1

9-16 题 9-16 图所示的电路为并行比较型 ADC,由电阻分压器、比较器、寄存器和编码器组成,采用四舍五入量化方式,试分析电路的工作原理。假设参考电压 $V_{\text{REF}} = 7.5 \text{ V}$,输入模拟电压 v_i 在 $0 \sim 7.5 \text{ V}$ 之间,当 $v_i = 4.87 \text{ V}$ 时,其输出数字量为多少?

解:该电路由电阻分压器、电压比较器、寄存器和编码器组成。其中,参考电压 V_{REF} 经电阻分压器产生 7 个等级电压 $\frac{1}{15}V_{\text{REF}}, \frac{3}{15}V_{\text{REF}}, \dots, \frac{13}{15}V_{\text{REF}}$,分别作为电压比较器($C_1 \sim C_7$)的

基准电压。输入模拟电压 v_i 同时加到每个电压比较器的输入端,与相应的基准电压进行比较,并将比较结果保存在寄存器中,通过编码器编码输出对应的数字量。编码器是一个组合逻辑电路,其输入为所有触发器($Q_1 \sim Q_7$)的输出,输出逻辑函数式如下:




题 9-16 图

$$\begin{cases} d_2 = Q_4 \\ d_1 = Q_6 + \overline{Q}_4 Q_2 \\ d_0 = Q_7 + \overline{Q}_6 Q_5 + \overline{Q}_4 Q_3 + \overline{Q}_2 Q_1 \end{cases}$$

为保证量化精度,电压比较器中的量化电平采用四舍五入量化方式。当 $0 \leq v_i < \frac{1}{15} V_{REF}$ 时,比较器 $C_1 \sim C_7$ 均输出低电平,时钟脉冲 CP 的上升将寄存器中所有触发器($Q_1 \sim Q_7$)置成 0 状态,经编码器编码输出 $(000)_2$ 。当 $\frac{1}{15} V_{REF} \leq v_i < \frac{3}{15} V_{REF}$ 时,只有比较器 C_1 输出高电平,CP 的上升沿到来后触发器 Q_1 被置成 1,其余触发器均被置成 0,经编码器编码输出 $(001)_2$,依此类推,便可求出 v_i 为不同电压时所对应的数字量 $d_2 d_1 d_0$ 。

若参考电压 $V_{REF} = 7.5 \text{ V}$,当 $v_i = 4.87 \text{ V}$ 时,其输出数字量为 $(101)_2$ 。

9-17 某计数型 ADC 的原理图如题 9-17 图所示,其中 C 为电压比较器,当 $v_i > v'_0$ 时, $v_C = 1$,否则 $v_C = 0$,试分析其工作原理。



题 9-17 图


解: 计数型 ADC 属于反馈比较型 A/D 转换器, 由时钟脉冲源 CP、电压比较器 C、控制门 G、D/A 转换器、计数器以及输出逻辑电路等几部分组成。计数器由 3 个 JK 触发器级联组成, 其输出 $Q_2 Q_1 Q_0$ 作为 D/A 转换器的输入, v_1 为输入模拟信号, v_C 为转换控制信号。假设输入 v_1 为正电压信号, 即 $v_1 \geq 0$ V。

在转换开始前, 先将计数器清零, 转换控制信号 $C=1$, 此时门 G 被封锁, 计数器不工作, D/A 转换器输出模拟电压 $v_0=0$ V, 则 $v_1 > v_0'$, 比较器输出高电平, $v_C=1$ 。

当转换控制信号 C 变成低电平时启动转换, 时钟脉冲源发出的脉冲信号 CP 经门 G 加至计数器的时钟输入端, 计数器从 0 开始按加法规律计数。随着计数过程的进行, DAC 输出的模拟电压 v_0 不断升高。当 v_0' 增至 $v_0' = v_1$ 时, 比较器的输出电压开始由高电平跳变为低电平, $v_C=0$, 控制门 G 被封锁, 计数器停止计数。此时计数器中的数字就是 A/D 转换后的数字量。

由于在转换过程中计数器连续按加法规律计数, 不能将计数器的状态直接作为输出信号, 因此在输出逻辑电路中增加了 3 个与门。每次转换结束后, 转换控制信号 C 变为高电平, 计数器的输出通过与门作为转换后的数据输出。为了减小量化误差, 令 DAC 输出的模拟量产生 $-\Delta/2$ 的偏移量。

9-18 在题 9-18 图所示的计数型 ADC 中, 若输出的数字量为 10 位二进制数, 时钟信号频率为 1 MHz, 完成一次转换的最长时间是多少? 如果要求转换时间不大于 $100 \mu s$, 时钟信号频率应选多少?



题 9-18 图

$$T = (2^n - 1) \times \frac{1}{f} = (2^{10} - 1) \times \frac{1}{1 \times 10^6} = 1.023 \text{ ms}$$

如果要求转换时间不得大于 $100\ \mu\text{s}$, 则


$$T = (2^n - 1) \times \frac{1}{f} = (2^{10} - 1) \times \frac{1}{f} \leq 100 \mu s$$

得

$$f \geq (2^{10} - 1) \times 10^4 = 10.23 \text{ MHz}$$

即时钟信号频率至少为 10.23 MHz。

9-19 题 9-19 图所示的电路为 3 位逐次渐近型 ADC 原理图,如果将 ADC 的输出扩展至 10 位,时钟信号频率为 1 MHz,试计算完成一次转换操作所需要的时间。



题 9-19 图

解:分析题 9-19 图可知, n 位输出的逐次渐近型 ADC 完成一次转换所需的时间为 $n+2$ 个时钟周期。如果将题 9-19 图逐次渐近型 ADC 的输出扩展到 $n=10$ 位, 取时钟信号频率 $f=1\text{ MHz}$, 则完成一次转换操作所需要的时间为

$$(n+2) \times \frac{1}{f} = 12 \times \frac{1}{1 \times 10^6} = 12 \mu s$$

第 10 章 脉冲波形的产生与变换

波形产生电路是通过电路的自激,在无外加输入信号的作用下,能自动产生一定频率和幅度交流信号的电路;波形变换电路是能把输入信号波形变换成指定波形的电路。

10.1 教学要求

- (1) 掌握施密特触发器的基本原理,熟悉常用的集成施密特触发器及其应用。
- (2) 熟悉单稳态触发器的基本原理,掌握输出脉冲宽度的计算方法。
- (3) 熟悉多谐振荡器的基本原理,了解石英晶体振荡器,掌握由施密特触发器构成的多谐振荡器,会计算振荡周期。

10.2 基本知识点

10.2.1 波形的基础知识

信号波形分为正弦波和非正弦波,非正弦波也称为脉冲波。频谱分析表明,矩形脉冲的上升沿和下降沿变化速度快,集中了信号的高频成分;顶部和底部变化速度慢,集中了信号的低频成分。

10.2.2 施密特触发器

施密特触发器有两个不同的阈值电平: V_{T+} 和 V_{T-} ,传输特性曲线呈现滞回特性,电路发生状态转换的阈值电平总是离输入信号较远的电平。

1. 用门电路组成施密特触发器

由两级 CMOS 反相器组成的施密特触发器如图 10.2.1 所示,其中 $R_1 < R_2$ 。




图 10.2.1 由 CMOS 门电路组成施密特触发器

输入信号 v_i 的上限触发电平 $V_{T+} = (1 + R_1/R_2)V_{th}$, 下限触发电平 $V_{T-} = (1 - R_1/R_2)V_{th}$, 回差电压 $\Delta V_T = V_{T+} - V_{T-} = 2V_{th}R_1/R_2$, 施密特触发器的电压传输特性如图 10.2.2 所示。




图 10.2.2 施密特触发器的传输特性曲线

2. 集成施密特触发器

表 10.2.1 是常见的具有施密特触发器功能的 TTL 门电路, 这种门电路有较强的带负载能力和抗干扰能力。

表 10.2.1 常见的具有施密特触发器功能的 TTL 门电路

器件型号	延迟时间/ns	每门功耗/mW	V_{T+}/V	V_{T-}/V	$\Delta V_T/V$
7413	双 4 输入与非门	8.7	1.7	0.8	0.9
7414	六反相器	8.6	1.6	0.8	0.8
74132	四 2 输入与非门	8.8	1.6	0.8	0.8

3. 施密特触发器的应用

- (1) 波形变换: 利用施密特触发器的滞回特性, 将正弦波、三角波等变换成矩形波。
- (2) 波形整形: 选择合适的阈值电压, 将畸变的矩形波重新整形为理想的矩形波。
- (3) 幅度鉴别: 调整触发器的上限触发电平 V_{T+} 到规定值, 可鉴别出某些信号。

10.2.3 单稳态触发器

在触发脉冲的作用下, 单稳态触发器能够从稳态翻转到暂稳态, 维持一段时间之后, 又自动翻转到稳态。

1. 用门电路组成的单稳态触发器

(1) 微分型单稳态触发器

图 10.2.3 是由 TTL 与非门和 RC 微分电路组成的单稳态触发器, 电阻 $R_1 > 2\text{ k}\Omega$, $R < 700\text{ }\Omega$ 。稳态时, v_i 为高电平 $V_{IH}(3.6\text{ V})$, 门 G_1 输出低电平 $v_{O1} = V_{OL}(0.3\text{ V})$, G_2 输出高电平 $v_{O2} = V_{OH}$ 。




图 10.2.3 由与非门组成的微分型单稳态触发器

输出脉冲宽度

$$t_w = RC \ln \frac{v_2(t_1) - v_2(\infty)}{v_2(t_2) - v_2(\infty)} \approx (0.7 \sim 1.3) RC$$

其中, $v_2(t_1)$ 是电容 C 上电压的初始值, $v_2(t_2)$ 是电容充、放电结束的稳态值, $v_2(\infty)$ 是当 t 趋于无穷时电容 C 上电压的终值。

暂稳态结束后, 一般要经过 $(3 \sim 5)\tau_d$ (τ_d 为放电时间常数) 的时间, 才能把电容 C 上的电荷释放完毕, 使电路恢复到初始状态, 恢复时间 $t_{re} \approx (3 \sim 5)\tau_d$ 。

最高工作频率

$$f_{\max} = \frac{1}{T_{\min}} = \frac{1}{t_w + t_{re}}$$

为使单稳态电路能正常工作, 要求 $T > t_w + t_{re}$, 即最小时间间隔 $T_{\min} = t_w + t_{re}$ 。

输出脉冲的幅度

$$V_m = V_{OH} - V_{OL}$$

(2) 积分型单稳态触发器

图 10.2.4 是由 TTL 门电路和 RC 电路组成的积分型单稳态触发器。稳态时, 输入信号 v_i 为低电平, 门 G_1 、 G_2 的输出均为高电平, $v_{O1} = v_O = V_{OH}$, 电容 C 充电结束, $v_A = V_{OH}$ 。

输出脉冲宽度

$$t_w = (R + R_o) C \ln \frac{V_{OH} - V_{OL}}{V_{th} - V_{OL}}$$

输出脉冲的幅度

$$V_m = V_{OH} - V_{OL}$$

恢复时间

$$t_{re} \approx (3 \sim 5)(R + R_o')C$$

与微分型单稳态触发器相比, 积分型单稳态触发器的优点是抗干扰能力强, 缺点是输出波形的边沿比较差。另外, 触发脉冲的宽度必须大于输出脉冲的宽度。

2. 施密特触发器构成的单稳态触发器

图 10.2.5 是由施密特触发器和 RC 定时元件构成的单稳态触发器, 当 $v_i = 0$ V 时, $v_A = 0$ V, 输出电压 $v_O = V_{OL}$, 电路处于稳态。触发脉冲 v_i 的上升沿到达后, 触发器发生翻转, $v_O = V_{DD}$, 电路进入暂稳态。随着电容 C 的充电, v_A 指数下降, 当 v_A 下降至 V_{T-} 时, 触发器再次发生翻转, 电路回到稳态。




图 10.2.4 积分型单稳态触发器




图 10.2.5 由施密特触发器构成的单稳态电路

输出脉冲的宽度等于电容 C 开始充电, v_A 从 V_{IH} 下降至 V_{T-} 的时间, 即

$$t_w = RC \ln \frac{V_{IH}}{V_{T-}}$$

3. 集成单稳态触发器

集成单稳态触发器分为可重触发和不可重触发两类。可重触发的单稳态触发器在暂稳态期间仍然能响应新的触发脉冲信号,若有新的触发脉冲到来,电路重新被触发,输出脉冲再维持一个 t_w 宽度。不可重复触发的单稳态触发器在暂稳态期间不再响应新的触发信号,只有当暂稳态结束后,才能响应下一个触发脉冲而转入暂稳态。

4. 单稳态触发器的主要应用

- (1) 定时:在触发脉冲的作用下,产生一定宽度的矩形脉冲。
- (2) 延时:输出信号相对输入信号延迟了 t_w 的时间。
- (3) 整形:利用单稳态触发器的触发、定时功能,可实现波形整形。

10.2.4 多谐振荡器

多谐振荡器是一种自激振荡电路,其特点是:(1)含有开关元件,如门电路、电压比较器、模拟开关等,产生高低电平;(2)含有反馈网络,将输出电压反馈给开关元件,使之改变状态;(3)含有定时环节,以获得所需的振荡频率。

1. 由门电路组成的多谐振荡器

电容正反馈多谐振荡器的基本电路如图 10.2.6 所示,由两级 TTL 反相器构成,通过电容 C 引入正反馈,依靠电容 C 的充、放电引起电压 v_A 的变化来实现振荡。

振荡周期

$$T = RC \ln \frac{V_{th} - (V_{OH} - V_{OL}) - V_{OH}}{V_{th} - V_{OH}} + RC \ln \frac{V_{th} + (V_{OH} - V_{OL}) - V_{OL}}{V_{th} - V_{OL}}$$

为使电路容易起振,电阻 R 取值不宜过大,典型值为 $500 \Omega \sim 1 \text{ k}\Omega$,电容 C 可根据振荡频率的要求选择,典型值为 $100 \text{ pF} \sim 100 \mu\text{F}$ 。

石英晶体振荡器的振荡频率取决于晶体的串联谐振频率 f_o ,与外接 RC 元件无关,具有极高的频率稳定性,如图 10.2.7 所示,其中电容 C' 为隔直电容。




图 10.2.6 由门电路组成的多谐振荡器及其工作波形




图 10.2.7 石英晶体振荡器

2. 由施密特触发器组成的多谐振荡器

利用施密特触发器作开关,配以 RC 定时元件也可以构成多谐振荡器,如图 10.2.8 所示。




图 10.2.8 由施密特触发器构成的多谐振荡器

对于 CMOS 施密特触发器,若 $V_{OH} \approx V_{DD}$, $V_{OL} \approx 0$, 振荡周期为

$$T = RC \ln \frac{V_{T+} - V_{DD}}{V_{T+} - V_{DD}} + RC \ln \frac{V_{T+}}{V_{T-}}$$

调节电阻 R 和电容 C 的大小可改变振荡周期,利用二极管的单向导电性使充、放电回路不同,能够实现占空比可调的多谐振荡器。

10.3 例题解析

【例 10.3.1】 图 10.3.1(a) 为方波-三角波发生电路,设 A 为理想运算放大器,施密特触发器具有图 10.3.1(b) 所示的滞回特性,试画出输出 v_{O1} 和 v_O 的波形、标明其幅值,并计算振荡周期 T 。




图 10.3.1 例 10.3.1 图

解: 集成运放 A 接成积分电路,由图(b)可知, v_O 输出电平为 ± 10 V, 电容 C 恒流充放电,且充放电回路一致, v_{O1} 输出三角波, v_{O2} 输出方波,波形如图 10.3.2 所示。




图 10.3.2 例 10.3.1 解图

在电容 C 放电期间, $v_O = -10$ V, v_{O1} 由 -10 V 变为 $+10$ V, 因此 $20 = \frac{10}{R_1 C} \cdot \frac{T}{2}$, 故振荡周期 $T = 4R_1 C$ 。

【例 10.3.2】 利用单稳态触发器 74121 构成的噪声消除电路如图 10.3.3(a) 所示,在

输入信号 v_1 中,噪声为尖脉冲,宽度较窄,如图 10.3.3(b)所示,试分析该电路的工作原理,画出输出 v_o 的波形。




图 10.3.3 例 10.3.2 图

解:利用单稳态电路,将输出脉冲调节到大于噪声宽度、小于信号脉宽即可消除噪声。在图例 10.3.3(a)中,输入信号 v_1 接至单稳态触发器 74121 的 B 端和 D 触发器的数据输入端及异步复位端。由于有用信号大于单稳态触发器的输出脉宽,因此单稳 $\overline{Q}$ 输出上升沿使 D 触发器置 1,当输入信号消失后, D 触发器被清零。若输入信号中含有噪声,其噪声的前沿使单稳态触发器翻转,但由于单稳输出脉宽大于噪声宽度,故单稳 $\overline{Q}$ 输出上升沿时,噪声已经消失, v_1 已变为低电平,从而在 v_o 中消除了噪声成分,工作波形如图 10.3.4 所示。




图 10.3.4 例 10.3.2 解图

【例 10.3.3】 图 10.3.5 是利用两个单稳态触发器 74121 构成的多谐振荡器,开关 S 为振荡器控制开关,试分析其工作原理,并计算振荡周期。




图 10.3.5 例 10.3.3 图

解:假设当电路处于 $Q_1=0, Q_2=0$ 时将开关 S 打开,电路开始振荡,工作过程如下:起始时,单稳态触发器 I 的输入端 A_1 为低电平,开关 S 打开的瞬间,输入端 B 产生正跳变,单

稳态触发器 I 被触发, Q_1 输出正脉冲, 宽度为 $0.7 R_1 C_1$ 。单稳 I 的暂稳态结束时, Q_1 的下跳沿触发单稳 II, Q_2 输出正脉冲。此后, Q_2 的下跳沿又触发单稳 I, 如此周而复始产生振荡, 振荡周期为

$$T = 0.7(R_1 C_1 + R_2 C_2)$$

【例 10.3.4】 某压控振荡器的电路如图 10.3.6 所示, 假设 A_1 、 A_2 为理想运算放大器, 二极管 VD 的正向导通压降 $V_D = 0.6 \text{ V}$, 动态电阻很小, 反向电流为零, 稳压管 D_Z 的稳压值 V_Z 为 6 V , 输入信号 $0 < v_i < 6 \text{ V}$ 。

- (1) 分析电路的工作原理, 画出 v_{o1} 和 v_o 的波形。
- (2) 求振荡频率 f 与输入电压 v_i 的近似函数关系式。




图 10.3.6 例 10.3.4 图

解: (1) A_1 组成反相积分电路, A_2 组成施密特触发器。二极管 VD 将 A_1 和 A_2 连接起来, 当 A_2 输出高电平 $v_o = 6 \text{ V}$ 时, 二极管 VD 截止, 比较器 A_2 的阈值电压为 $V_{T-} = -\frac{R_3}{R_4} V_Z = -5 \text{ V}$; 当 A_2 输出低电平时, 二极管 VD 导通, 因 A_1 的反向端为虚地, 故 $v_o = -0.6 \text{ V}$, 此时稳压管 D_Z 未击穿, 比较器 A_2 的阈值电压为 $V_{T+} = -\frac{R_3}{R_4} \times (-0.6) = 0.5 \text{ V}$ 。

在 A_1 积分期间, A_2 输出高电平 $v_o = 6 \text{ V}$, 二极管 VD 截止, v_i 通过 R_1 为电容 C 恒流充电, 输出电压 v_{o1} 从 V_{T+} 开始线性下降。当 v_{o1} 下降至 A_2 的下限阈值 V_{T-} 时, v_o 跳变发生跳变, 二极管 VD 导通, $v_o = -0.6 \text{ V}$, 电容 C 通过二极管 VD 迅速放电, v_{o1} 迅速上升。当 v_{o1} 上升到 A_2 的上限阈值 V_{T+} 时, v_o 跳变为 $+V_Z$, 使 VD 截止, 电容 C 再次充电。 v_{o1} 线性下降。如此循环往复, v_{o1} 输出锯齿波, v_o 输出矩形波, 波形如图 10.3.7 所示。

(2) 由于二极管 VD 动态电阻很小, 放电时间很短, 因此振荡周期 $T \approx T_1$ 。 T_1




图 10.3.7 例 10.3.4 解图

可由二极管 VD 截止时 A_1 的积分情形确定, 由 $v_o = -\frac{1}{R_1 C} \int_0^{T_1} v_i dt + 0.5$ 得

$$-\frac{R_3}{R_4}V_z = -\frac{v_1}{R_1C}T_1 + 0.5$$

$$T_1 = \frac{R_1R_3V_zC}{R_4v_1} + \frac{R_1C}{2v_1} = \frac{2R_1R_3V_zC + R_1R_4C}{2R_4v_1}$$

$$f = \frac{1}{T} = \frac{2R_4v_1}{2R_1R_3V_zC + R_1R_4C} = \frac{2 \times 12 \times v_1}{2 \times 100 \times 10 \times 6 \times 0.1 + 100 \times 12 \times 0.1} = \frac{200}{11}v_1$$


若 v_1 在 $0 \sim 6 \text{ V}$ 之间变化, 则 f 在 $0 \sim 109 \text{ Hz}$ 之间变化。

10.4 习题解答

10-1 什么是脉冲波? 什么是占空比? 方波的占空比是多少?

解: 凡是按非正弦规律变化的波形统称为脉冲波, 在数字系统中, 常用的脉冲波是矩形波。平均脉宽和脉冲周期的比值称为占空比, 方波的占空比为 50% 。

10-2 两种晶体管反相器电路如题 10-2 图所示, 负载电容 $C_L = 100 \text{ pF}$, v_{i1} 、 v_{i2} 为反相输入信号, v_o 为反相器的输出端。设各晶体管的参数相同, 导通时基极驱动电流相等, 试分析这两种电路输出电压的边沿变化情况, 比较它们的工作速度。



题 10-2 图

解: 题 10-2 图(a)为单管共射放大电路做输出级, 当输入信号 v_i 为高电平时, 三极管 VT 饱和导通, 输出 v_o 为低电平, 输出电阻较小, 负载电容 C_L 通过三极管 VT 放电, 放电速度很快, v_o 下降沿较好; 当输入信号 v_i 为低电平时, 三极管 VT 截止, 输出 v_o 为高电平, V_{CC} 通过电阻 R_C 给负载电容 C_L 充电, 由于 R_C 的阻值相对较大, 充电速度较慢, v_o 上升沿变缓。

题 10-2 图(b)采用两只晶体三极管组成推挽输出级, 当输入信号 v_{i1} 为高电平时(v_{i2} 为低电平), VT₁ 管导通, VT₂ 管截止, 输出高电平; 当 v_{i1} 为低电平时(v_{i2} 为高电平), VT₁ 管截止, VT₂ 管导通, 输出低电平。无论输出高电平还是低电平, 电路都呈低阻输出, 负载电容 C_L 充、放电速度快, 边沿特性好。

综合比较, 题 10-2 图(b)所示的电路工作速度高于题 10-2 图(a)所示的电路。


10-3 由 TTL 门电路组成的施密特触发器如题 10-3 图所示, 试分析电路的工作原理, 画出 v_{o1} 和 v_{o2} 的电压传输特性。

解: 假设 TTL 门电路的阈值电压 $V_{th} = 1.4 \text{ V}$, 当输入信号 $v_i \leq 0 \text{ V}$ 时, 二极管 VD 导通, $\bar{R} = 0$, 当 $v_i > 0 \text{ V}$ 时, 二极管 VD 截止, 与非门 G_2 的输入端悬空, 相当于接高电平, 即 $\bar{R} = 1$ 。


TTL 与非门 G_1 和 G_2 组成双稳态 RS 触发器, 假设输入信号 $v_i < 0$, 反相器 G_3 输出高电平, 二极管 VD 导通, 门 G_2 输入低电平, 基本 RS 触发器的输入信号 $\bar{R} \bar{S} = 01$, 触发器被复

位, $v_{O1} = V_{OL}$, 随着输入信号 v_1 的增加, 当 $0 < v_1 < V_{th}$ 时, 二极管 VD 截止, $\bar{R}\bar{S}$ 将从 01 变为 11, 输出电压 v_o 不变, 依然 $v_{O1} = V_{OL}$ 。只有 $v_1 > V_{th}$ 后, $\bar{R}\bar{S} = 10$, 才会引起触发器状态的翻转, 使 $v_{O1} = V_{OH}$ 。之后, 随着输入信号 v_1 的下降, 输出电压 $v_{O1} = V_{OH}$, 当 v_1 下降到 $0 < v_1 < V_{th}$ 时, $\bar{R}\bar{S}$ 将从 10 变为 11, 输出电压依然不变。只有下降到 $v_1 < 0$ 时, 二极管 VD 导通, $\bar{R}\bar{S} = 01$, 才会引起触发器的再次翻转, $v_{O1} = V_{OL}$ 。

由上述分析可知, 电路相当于有两个门限电平: $V_{T-} = 0\text{ V}$, $V_{T+} = V_{th}$, 实现了施密特触发器的功能, 电压传输特性如题 10-3 解图所示, 输出电压 v_{O2} 始终是 v_{O1} 的反相, 因此 v_{O2} 的电压传输特性跟 v_{O1} 正好相反。




题 10-3 图



题 10-3 解图

10-4 题 10-4 图是用 CMOS 反相器接成的压控施密特触发器, CMOS 反相器的阈值电压为 V_{th} , 试分析该施密特触发器的阈值电压 V_{T+} , V_{T-} 以及回差电压 ΔV_T 与控制电压 V_{CO} 的关系。

解: 当 v_1 从低电平开始升高达到 $v'_1 = V_{th}$ 时, 电路状态发生反转, v_o 迅速从 $V_{OL} = 0\text{ V}$ 转换为 $V_{OH} = V_{DD}$, 由此便可求出 v_1 上升过程中电路发生状态转换时对应的正向阈值电平 V_{T+} 。



题 10-4 图

$$\frac{V_{T+} - V_{th}}{R_1} + \frac{V_{CO} - V_{th}}{R_2} = \frac{V_{th} - V_{OL}}{R_3}$$

$$V_{T+} = \frac{V_{th}R_1R_2 + V_{th}R_1R_3 + V_{th}R_2R_3 - V_{CO}R_1R_3}{R_2R_3}$$

当 v_1 从高电平开始降低达到 $v'_1 = V_{th}$ 时, 电路状态发生反转, v_o 迅速从 $V_{OH} = V_{DD}$ 转换为 V_{OL} , 由此便可求出 v_1 下降过程中电路发生状态转换时对应的反向阈值电平 V_{T-} 。

$$\frac{V_{T-} - V_{th}}{R_1} + \frac{V_{CO} - V_{th}}{R_2} = \frac{V_{th} - V_{DD}}{R_3}$$

$$V_{T-} = \frac{V_{th}R_1R_2 + V_{th}R_1R_3 + V_{th}R_2R_3 - V_{CO}R_1R_3 - V_{DD}R_1R_2}{R_2R_3}$$

回差电压


$$\Delta V_T = V_{T+} - V_{T-} = \frac{R_1}{R_3} V_{DD}$$

10-5 题 10-5 图所示是一个回差电压可调的施密特触发器电路, 试分析它的工作原

理,当 R_{E1} 在 $50 \sim 100 \Omega$ 范围内变化时,计算回差电压的变化范围,其中门电路的阈值电压 $V_{th} = 1.4 \text{ V}$ 。

解:与非门 G_2 和 G_3 组成双稳态触发器,当 v_i 小于三极管 VT 的开启电压时,三极管 VT 截止, $v_A = v_B = 0 \text{ V}$, v_{O1} 输出高电平, v_{O2} 输出低电平。

v_i 从低电平开始升高时,三极管 VT 由截止变为导通, v_A 和 v_B 的电压开始升高,当 v_A 升至 V_{th} 时,门 G_2 输入端变为高电平,双稳态触发器的输出保持不变。随着 v_i 的进一步升高,当 v_B 升至 V_{th} 时,门 G_1 输出变为低电平,使电路的状态发生变换, v_{O1} 输出低电平, v_{O2} 输出高电平,此时 v_i 的输入电压即是施密特触发器的 V_{T+} 。



题 10-5 图

$$V_{T+} = V_{th} + \frac{R_{E1}}{R_{E2}} V_{th} + V_{BE}$$

当 v_i 从高电平开始降低时, v_A 和 v_B 的电压开始降低,当 v_B 降至 V_{th} 时,门 G_1 的输出发生跳变, G_1 输出变为高电平,双稳态触发器的输出保持不变。随着 v_i 的进一步降低,当 v_A 降至 V_{th} 时,使电路的状态发生变换, v_{O1} 输出高电平, v_{O2} 输出低电平,此时 v_i 的输入电压即是施密特触发器的 V_{T-} 。

$$V_{T-} = V_{th} + V_{BE}$$

回差电压

$$\Delta V_T = \frac{R_{E1}}{R_{E2}} V_{th}$$


该电路是利用射级跟随器的发射极电阻来调节回差电压 ΔV_T 的,当 R_{E1} 在 $50 \sim 100 \Omega$ 范围内变化时,回差电压 ΔV_T 的变化范围为 $0.7 \sim 1.4 \text{ V}$ 。

10-6 用 TTL 与非门组成的单稳态触发器如题 10-6 图所示。

(1) 为保证稳态时 v_{O1} 输出低电平, v_{O2} 输出高电平, R_d 和 R 应如何选取?

(2) 画出 v_{O1} 、 v_{O2} 的波形。

(3) 设与非门截止时输出电阻为 R_O ,求输出脉宽 t_w 。





题 10-6 图

解:(1) 选取电阻 R_d 应大于 $2 \text{ k}\Omega$, R 应小于 700Ω ,以保证稳态时门 G_1 输出低电平 V_{OL} (约 0.3 V), G_2 输出高电平 V_{OH} (约 3.6 V)。 R_d 和 C_d 为输入回路的微分环节,如果输入的负触发脉冲小于单稳态触发器的输出脉宽,微分环节可以省略。

(2) 单稳态触发器稳态时 v_{O1} 输出低电平, v_{O2} 输出高电平。假设在 $t = t_1$ 时刻,触发脉冲的下降沿到来,经 $R_d C_d$ 在 a 点产生一个负尖峰脉冲,使与非门 G_1 关闭, v_{O1} 上跳至高电平 V_{OH} ,由于电容 C 上的电压不能突变, v_b 跳变为高电平,与非门 G_2 打开,输出 v_{O2} 变为低电平 V_{OL} ,触发器进入暂稳态。

在暂稳态期间, $v_{O1} = V_{OH}$ 通过电阻 R 给电容 C 充电, 充电的等效电路如题 10-6 解图(b)所示, R_o 为门 G_1 的输出电阻, v_b 按指数规律下降, 当 v_b 下降到 G_2 的阈值电压 V_{th} (约为 1.4 V) 时, 与非门 G_2 关闭, 输出 v_{O2} 上跳至高电平, 由于电阻 $R_d > 2k\Omega$, a 点也相当于输入高电平, 使与非门 G_1 打开, v_{O1} 输出低电平, v_{O2} 输出高电平, 暂稳态结束, 恢复过程开始, 电容 C 开始放电, 电路回到稳态。

根据上述分析, v_1 、 v_{O1} 、 v_{O2} 的波形如题 10-6 解图(a)所示。



题 10-6 解图

(3) 输出脉宽 t_w 是暂稳态的持续时间, 也就是电容的充电时间, 充电的等效电路如题 10-6 解图(b)所示, 充电时间常数近似等于 $(R_o + R)C$, R_o 为门 G_1 截止时的输出电阻。 v_b 的初始值 $v_b(t_1) \approx (V_{OH} - V_{OL}) + v_b(0)$, 其中 $v_b(0) = 0.3\text{ V}$ 为稳态时 v_b 的值, v_b 的终值 $v_b(\infty) = 0$, 电容 C 充电到 $v_b(t_2) = V_{th} = 1.4\text{ V}$ 时暂稳态结束, 因此输出脉宽为


$$\begin{aligned} t_w &= (R + R_o)C \ln \frac{v_b(t_1) - v_b(\infty)}{v_b(t_2) - v_b(\infty)} = (R + R_o)C \ln \frac{(V_{OH} - V_{OL}) + v_b(0)}{V_{th}} \\ &= (R + R_o)C \ln \frac{(3.6 - 0.3) + 0.3}{1.4} = (R + R_o)C \ln \frac{18}{7} \end{aligned}$$

10-7 用 CMOS 或非门组成的微分型单稳态触发器电路, 如题 10-7 图所示。

(1) 试分析其工作原理。

(2) 画出 a、b 及 v_o 点的波形。

(3) 求输出脉冲宽度 t_w 。




题 10-7 图


解: (1) 对于 CMOS 门电路, 可近似认为 $V_{OH} \approx V_{DD}$, $V_{OL} \approx 0$, 而且通常 $V_{th} \approx V_{DD}/2$ 。稳态

时 v_1 为低电平 ($v_1 = 0$), $v_a = V_{DD}$, $v_b = V_{DD}$, v_o 输出低电平 ($v_o = 0$)、电容 C_1 上没有电压。

当触发脉冲 v_1 的上升沿到来时, 将引发如下的正反馈过程。





正反馈过程使 v_a 迅速跳变为低电平。由于电容 C_1 上的电压不能发生突变, 所以 v_b 也同时跳变至低电平, 并使 v_O 跳变为高电平, 电路进入暂稳态。这时即使 v_i 回到低电平, v_O 仍将维持高电平。与此同时, 电容 C_1 开始充电, 随着充电过程的进行, v_b 逐渐升高, 当升至 $v_b = V_{th}$ 时, 又开始引发另外一个正反馈过程。



如果这时触发脉冲已消失 (v_i 回到低电平), 则 v_a 、 v_b 迅速跳变为高电平, 并使 $v_O = 0$, 同时, 电容 C 通过电阻 R_B 放电, 直至电容上的电压为 0, 电路恢复到稳定状态。

(2) 根据以上分析, 可画出电路中各点的电压波形如题 10-7 解图 (a) 所示。




题 10-7 解图

(3) 输出脉宽 t_w 是暂稳态的持续时间, 等于电容 C_1 开始充电到 v_b 上升至 V_{th} 的这段时间, 电容 C_1 充电的等效电路如题 10-7 解图 (b) 所示, 图中 R_{ON} 是或非门 G_1 输出低电平时的输出电阻, 在 $R_{ON} \ll R_B$ 的情况下, 等效电路可以简化为简单的 RC 串联电路, 充电时间常数等于 $R_B C_1$, 电容充电时起始电压值 $v_c(0) = 0 \text{ V}$, 由题 10-7 解图 (a) 的波形可见, 电容充电到 V_{th} 时暂稳态结束, 充电的转换值是 V_{th} , 终值 $v_c(\infty) = V_{DD}$, 因此输出脉冲的宽度为

$$t_w = R_B C_1 \ln \frac{v_c(0) - v_c(\infty)}{V_{th} - v_c(\infty)} = R_B C_1 \ln \frac{0 - V_{DD}}{V_{th} - V_{DD}}$$

$$= R_B C_1 \ln 2 \approx 0.7 R_B C_1$$

10-8 由集成施密特触发器和集成单稳态触发器 74121 构成的电路如题 10-8 图所示, 已知施密特电路的 $V_{DD} = 10 \text{ V}$, 单稳态触发器 $V_{T+} = 6.3 \text{ V}$, $V_{T-} = 2.7 \text{ V}$ 。




题 10-8 图

(1) 计算 v_{O1} 的周期和 v_{O2} 的脉宽。

(2) 画出 v_C 、 v_{O1} 、 v_{O2} 的波形。


解: 当开关 S 悬空时, 施密特触发器与电阻 R 、电容 C 一起组成多谐振荡器, v_{O1} 输出矩形波; 当开关 S 接高电平 V_{CC} 或低电平 0 V 时, 施密特触发器相当于反相器, v_{O1} 输出固定低电平或高电平。

集成单稳态触发器 74121 为不可重复触发的单稳态触发器, 其原理图和功能表如题 10-8 解图(1)所示, 它是在普通微分型单稳态触发器的基础上附加输入控制电路和输出缓冲电路而形成的, 输出脉冲宽度 t_w 由 R_{ext} 和 C_{ext} 的大小决定, $t_w = R_{ext} C_{ext} \ln 2$ 。当采用上升沿触发时, 触发脉冲由 B 端输入, 同时 A_1 和 A_2 当中至少有一个接至低电平。



题 10-8 解图(1) 74121 的原理图和功能表

施密特触发器与电阻 R 、电容 C 一起组成多谐振荡器, 为使 v_{O1} 输出矩形波, 开关 S 应悬空, 对于 CMOS 施密特触发器, $V_{OH} \approx V_{DD}$, $V_{OL} \approx 0$, 输出波形如题 10-8 解图(2)所示。



题 10-8 解图(2) 输出波形

下面计算 v_{O1} 的振荡周期。在电容 C 充电期间, 时间常数为 RC , 初值为 $v_C(t_1) = V_{T-}$, 终值 $v_C(\infty) = V_{OH}$, 当 $v_C(t_2) = V_{T+}$ 时充电过程结束, 由此得充电时间

$$T_1 = RC \ln \frac{V_{T-} - v_C(\infty)}{V_{T+} - v_C(\infty)} = 100 \times 0.01 \times \ln \frac{2.7 - 10}{6.3 - 10} = 0.68 \times 10^{-3} \text{ s}$$

同理,可求得放电时间

$$T_2 = RC \ln \frac{V_{T+} - V_{OL}}{V_{T-} - V_{OL}} = 100 \times 0.01 \times \ln \frac{6.3}{2.7} = 0.85 \times 10^{-3} \text{ s}$$

因此, v_{O1} 的振荡周期


$$T = T_1 + T_2 = 1.53 \times 10^{-3} \text{ s}$$

集成单稳态触发器 74121 的输出 v_{O2} 的脉冲宽度 (即暂稳态的持续时间) 为


$$t_w = R_{\text{ext}} C_{\text{ext}} \ln 2 = 30 \times 0.01 \times \ln 2 \approx 0.21 \times 10^{-3} \text{ s}$$

10-9 利用门电路固有的传输延迟,将奇数个非门首尾相接,可组成多谐振荡器,常称为环形振荡器。题 10-9 图所示电路是由 3 个 TTL 非门构成的环形振荡器,设各门的传输延迟时间相同。试画出各输出端的波形,并计算振荡周期和频率。

解: 设反相器(非门)的平均传输延迟为 t , 则振荡周期为 $6t$, 频率为 $1/(6t)$, 各输出端的波形如题 10-9 解图所示。



题 10-9 图



题 10-9 解图

附录:北京邮电大学“数字电路”课硕士 研究生入学考试真题题选

试题 A 2007 年数字电路试卷

1. 选择填空题

(1) 在_____情况下,函数 $F = \overline{A+B+C}$ 的运算结果是逻辑“1”。

- A. 全部输入都是“0” B. 任意输入是“0”
C. 仅一个输入是“0” D. 全部输入都是“1”

(2) 逻辑表达式 $A+BC=$ _____。

- A. AB B. $A+C$
C. $(A+B)(A+C)$ D. $B+C$

(3) 逻辑函数 $F = \overline{A} \cdot \overline{B} + CD$ 的非函数是_____。

- A. $\overline{F} = (A+B)(\overline{C}+\overline{D})$ B. $\overline{F} = A+B\overline{C}+\overline{D}$
C. $\overline{F} = (\overline{A}+\overline{B})(C+D)$ D. $\overline{F} = \overline{A+B} \cdot \overline{CD}$

(4) n 个触发器构成的扭环计数器中,非使用状态有_____个。

- A. n B. $2n$ C. 2^{n-1} D. $2^n - 2n$

(5) 下列函数式中,是最小项之和形式的为_____。

- A. $Y_1(A,B,C) = A + \overline{BC}$
B. $Y_2(A,B,C) = \overline{A}\overline{B}\overline{C} + A\overline{B}C + \overline{A}B\overline{C}$
C. $Y_3(A,B,C) = ABC + \overline{AB}\overline{C}$
D. $Y_4(A,B,C,D) = ACD + \overline{A}\overline{C}D + AB\overline{D}$

(6) 函数 $F(A,B,C) = A \oplus B$ 的最小项表达式为_____。

- A. $\sum(0,1,6,7)$ B. $\sum(2,3,6,7)$ C. $\sum(2,3,4,5)$ D. $\sum(1,2,3,7)$

2. 判断题(回答“是”或“否”)

- (1) 仅由逻辑门构成的电路一定是组合逻辑电路。()
(2) 为了增加驱动能力,相同输入时的相同逻辑门输出可以互连在一起使用。()
(3) OC 门的输出相互连接并接上拉电阻后,实现“线或”功能。()
(4) GAL 器件采用与-或阵列结构,与阵列是可编程的,或阵列是固定。()
(5) TTL 门输出最大拉电流能力是指输出低电平时流入输出端的最大允许电流。

()

3. 逻辑函数简化

用公式法化简函数为最简与或式：

$$F(ABCD) = A \cdot \bar{B} \cdot \bar{C} + \bar{A} \cdot \bar{B} + \bar{A}D + C + BD$$

4. 逻辑器件电路功能分析

数字电路的内部电路简图如图 A-1 所示。分别写出 M、N、Y 点与输入 A、B、C、D 之间的逻辑表达式。




图 A-1

5. 组合逻辑函数简化及设计

已知组合电路如图 A-2 所示，解答如下问题：

- (1) 根据逻辑图，写出逻辑表达式。
- (2) 将逻辑表达式简化为最简与或式。
- (3) 用或非门实现该逻辑电路，画出逻辑图。




图 A-2

6. 中规模组合电路设计

74LS138 功能表如表 A-1 所示，其符号如图 A-3 所示。请使用两片 74LS138 和与非门实现如下多数输出函数(A 为高位，)：

$$F_1(A, B, C, D) = A \cdot \bar{B} \cdot C + \bar{A} \cdot \bar{B} \cdot \bar{D} + B \cdot C \cdot \bar{D}$$

$$F_2(A, B, C, D) = \sum_m(0, 2, 5, 10, 15)$$

表 A-1 74LS138 功能表

输入					输出							
S_A	$\overline{S_B} + \overline{S_C}$	A_2	A_1	A_0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
0	ϕ	ϕ	ϕ	ϕ	1	1	1	1	1	1	1	1
ϕ	1	ϕ	ϕ	ϕ	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0




图 A-3 74LS138

7. 中规模时序电路分析设计

74LS192 是十进制计数器,计数的编码采用 8421 码,计数循环是 0000~1001,74LS192 是采用双时钟方式的可逆计数器。 $\overline{CO}$ 是进位输出,加法计数进入状态 1001 后产生一个周期宽度的负脉冲输出。借位输出是 $\overline{BO}$,减法计数进入状态 0000 后产生一个周期宽度的负脉冲输出。图 A-4 为 74LS192 构成的计数器,74LS192 功能表如表 A-2 所示。解答如下问题:

- (1) 说明该计数器为几进制计数器?
- (2) 如果要求计数器的模值 $M=56$,预置值该如何设置?

表 A-2 74LS192 的逻辑功能表

CKUP	CKDW	$\overline{LOAD}$	CLR	D	C	B	A	Q_D	Q_C	Q_B	Q_A
ϕ	ϕ	ϕ	1	ϕ	ϕ	ϕ	ϕ	0	0	0	0
ϕ	ϕ	0	0	d	c	b	a	d	c	b	a
$\uparrow$	1	1	0	ϕ	ϕ	ϕ	ϕ	加计数			
1	$\uparrow$	1	0	ϕ	ϕ	ϕ	ϕ	减计数			
1	1	1	0	ϕ	ϕ	ϕ	ϕ	保持原状态			




图 A-4

8. 同步计数器设计

用 JK 下降沿触发器构成能够自启动的五进制同步计数器, 已知状态转移过程的编码为: 110→011→100→001→101→110, 写出该触发器的状态方程、激励方程, 画出该计数器的状态转移图和逻辑图(触发器输入可提供多输入相与功能, 若需要外接逻辑门, 使用与非门)。

答案 A 2007 年数字电路试卷参考答案

1. 选择填空题

(1) A (2) C (3) A (4) D (5) B (6) C

2. 判断题(回答是或否)

(1) 否 (2) 是 (3) 否 (4) 是 (5) 否

3. 逻辑函数简化

答案: $F(ABCD) = \overline{B} + C + D$

4. 逻辑器件电路功能分析

答案: $M = AB, N = \overline{AB} + \overline{CD}, Y = \overline{AB} + \overline{CD}$

5. 组合逻辑函数简化及设计

答案:

(1)

$$\begin{aligned} Y &= \overline{\overline{B} \cdot \overline{AC} \cdot \overline{B} \cdot \overline{D} \cdot \overline{BC} \cdot \overline{D} \cdot \overline{BC}} \\ &= \overline{\overline{B} \cdot \overline{AC} \cdot \overline{B} \cdot \overline{D} \cdot \overline{BC}} + \overline{D \cdot \overline{BC}} \\ &= (B + AC)(\overline{B} \cdot \overline{D} + BC) + D(\overline{B} + \overline{C}) \\ &= BC + A\overline{B}C\overline{D} + D\overline{B} + \overline{C}D \end{aligned}$$

(2)

$$Y = D + BC + AC$$

(3)

$$\begin{aligned} Y &= (C + D)(A + B + D) \\ &= \overline{\overline{C} + \overline{D} + \overline{A} + \overline{B} + \overline{D}} \end{aligned}$$




图 A-5

逻辑图如图 A-5 所示。

6. 中规模组合电路设计

答案:如图 A-6 所示。




图 A-6

7. 中规模时序电路分析设计

答案:

(1) 20

(2) 片 1 (DCBA) 为 0101, 片 2 (DCBA) 为 0110

8. 同步计数器设计

答案:

$$\text{状态方程: } \begin{cases} Q_2^{n+1} = \overline{Q_2^n} + Q_0^n \cdot Q_2^n \\ Q_1^{n+1} = Q_0^n \cdot Q_2^n \cdot \overline{Q_1^n} + Q_1^n \cdot Q_2^n \\ Q_0^{n+1} = \overline{Q_0^n} + \overline{Q_2^n} \cdot Q_1^n \cdot Q_0^n \end{cases}$$

$$\text{激励方程: } \begin{cases} J_2 = 1; & K_2 = \overline{Q_0^n} \\ J_1 = Q_0^n \cdot Q_2^n; & K_1 = \overline{Q_2^n} \\ J_0 = 1; & K_0 = \overline{Q_2^n} \cdot \overline{Q_1^n} \end{cases}$$





图 A-7

(5) 实现模值为 11 的计数器至少需要 4 个触发器。()

3. 逻辑函数简化

用公式法化简下列函数为最简与或式：

$$F(A, B, C, D) = (\overline{A}\overline{B} + \overline{A}B \cdot C + A\overline{B}C)(AD + BC)$$

4. 逻辑器件电路功能分析

数字电路的内部电路简图如图 B-1 所示。

(1) 分别写出 M 、 N 、 Y 点与输入 A 、 B 之间的逻辑表达式。

(2) 当 $V_{CC}=5\text{ V}$ ，且 R_1 、 R_2 、 R_3 均为 $4.3\text{ k}\Omega$ 、发射结正偏时 $V_{BE}=0.7\text{ V}$ ，试计算输入端 $A=0\text{ V}$ ， $B=3.3\text{ V}$ 时， A 端的电流值(设流入芯片为正方向)。




图 B-1

5. 组合逻辑函数简化及设计

已知逻辑电路如图 B-2 所示，解答如下问题：

(1) 根据该图写出逻辑表达式。

(2) 用最少数目的与非门实现该函数的非函数，画出逻辑图。




图 B-2

6. 中规模组合电路设计

表 B-1 是 74LS153 双 4 选 1 数据选择器功能表,图 B-3 是逻辑符号。A₁、A₀ 为片上两个选择器所共用地址输入端。请将其连接成 8 选 1 数据选择器后,实现以下函数(要求使用 ABC 作为地址,A 为高位,外围器件种类可根据需要选用):

$$F(A,B,C,D)=\overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{D} + \overline{B} \cdot C \cdot D + \overline{C} \cdot \overline{D}$$

表 B-1 74LS153 功能表

使能输入 $\overline{ST}$	地址输入		数据输入	输出 Y
	A ₁	A ₀	D ₃ ~D ₀	
1	ϕ	ϕ	ϕ	0
0	0	0	D ₃ ~D ₀	D ₀
0	0	1	D ₃ ~D ₀	D ₁
0	1	0	D ₃ ~D ₀	D ₂
0	1	1	D ₃ ~D ₀	D ₃




图 B-3

7. 逻辑电路分析

图 B-4 为 74LS169 和数据选择器构成的序列信号发生器,表 B-2 为 74LS169 的功能表 (RCO为进位/借位输出)。

- (1) 分析 74LS169 构成的计数器的计数周期,并画出状态转移图。
- (2) 写出输出端 Y 的信号输出序列。

表 B-2 74LS169 的功能表

ENP	ENT	U/ $\overline{D}$	LOAD	CLK	Q _D Q _C Q _B Q _A
1		ϕ	1	ϕ	保持原状态
0		ϕ	0	$\uparrow$	预置
0		1	1	$\uparrow$	加计数
0		0	1	$\uparrow$	减计数




图 B-4

8. 同步时序电路分析

分析如图 B-5 所示电路,解答如下问题:

- (1) 写出电路的状态方程和输出方程。
- (2) 作出状态转移表和状态转移图。
- (3) 该电路是米里型还是摩尔型电路?
- (4) 根据状态转移图,分析当 $X=1$ 和 $X=0$ 时电路分别完成什么功能。




图 B-5

答案 B 2008 年数字电路试卷参考答案

1. 选择填空题

答案:(1) B,C (2) D (3) B (4) A、C、D
(5) A (6) A (7) C (8) B、D

2. 判断题

答案:(1) 是 (2) 否 (3) 是 (4) 是 (5) 是

3. 逻辑函数简化

答案:

$$F(A, B, C, D) = ACD + ABC$$

4. 逻辑器件电路功能分析

答案: $M = AB$

$N = \overline{A + B}$

$Y = \overline{A \cdot B + \overline{A} \cdot \overline{B}} = \overline{AB} + \overline{A \cdot \overline{B}} = A \oplus B$

$I_A = -2 \text{ mA}$

$I_B \approx 0 \text{ mA}$

5. 组合逻辑函数简化及设计

答案:

(1)

$$\begin{aligned} F &= \overline{\overline{ABC}} \cdot B \cdot \overline{\overline{ABD}} \cdot \overline{\overline{ACD}} \cdot D \cdot \overline{\overline{ABD}} \\ &= \overline{ABC} \cdot B \cdot \overline{ABD} + \overline{ACD} \cdot D \cdot \overline{ABD} \\ &= \overline{AB} + B \cdot \overline{C} \cdot \overline{D} + \overline{AD} + \overline{B} \cdot \overline{C} \cdot D \end{aligned}$$

(2)

$$\overline{F} = \overline{B} \cdot \overline{D} + AC + ABD$$

逻辑图如图 B-6 所示。

6. 中规模组合电路设计

答案: 如图 B-7 所示。




图 B-6




图 B-7

7. 逻辑电路分析

答案: (1) 周期=14, 使用状态为 2→3→4→5→6→7→8→9→10→11→12→13→14→15→2

(2) 输出: 01001100010111...

8. 同步时序电路分析

答案:

(1) 电路的状态方程和输出方程为

$$Q_1^{n+1} = \overline{Q_1^n}$$

$$Q_2^{n+1} = (X \oplus Q_1^n) \overline{Q_2^n} + \overline{(X \oplus Q_1^n)} Q_2^n$$

$$Z = \overline{Q_1^n} Q_2^n$$

(2) 状态转移表如表 B-3 所示, 状态转移图如图 B-8 所示。

表 B-3

Q_2^n	Q_1^n	$X=0$		$X=1$		Z
0	0	0	1	1	1	1
0	1	1	0	0	0	1
1	0	1	1	0	1	1
1	1	0	0	1	0	0




图 B-8

(3) 摩尔型电路。

(4) 当 $X=0$ 时完成模 4 加计数; 当 $X=1$ 时完成模 4 减计数。

试题 C 2010 年数字电路试卷

1. 填空题

- (1) 十进制数 16 对应的 BCD 余 3 循环码是_____。
- (2) 根据对偶规则, 写出函数 $(A\bar{B}+C)\bar{D}$ 的对偶函数_____ (不必化简)。
- (3) 函数 $F(A,B,C) = \sum_m (0,2,4,5,7)$, 则其最大项表达式是 $F(A,B,C) =$ _____ (写出标准形式, 不能用简写形式)。
- (4) 用 2 片 3 线-8 线译码器 74LS138 构成 4 线-16 线译码器, 至少需要使用_____个外加的逻辑门。
- (5) 某集成电路芯片, 查手册知其最大输出低电平 $V_{OLmax} = 0.5\text{ V}$, 最大输入低电平 $V_{ILmax} = 0.8\text{ V}$, 最小输出高电平 $V_{OHmin} = 2.7\text{ V}$, 最小输入高电平 $V_{IHmin} = 2.0\text{ V}$, 则其低电平噪声容限 $V_{NL} =$ _____。
- (6) 试用 D 触发器实现 T 触发器的功能, 写出逻辑表达式_____。
- (7) 一个 3 级环形计数器的初始状态是 $Q_2Q_1Q_0 = 001$ (Q_2 为高位), 则经过 40 个时钟周期后的状态 $Q_2Q_1Q_0 =$ _____。
- (8) 半导体存储器的容量为 $2k \times 8$ 位, 则地址线应该取_____条。
- (9) 对于 8 位的模数转换器, 其转换精度为_____。

2. 选择题 (答案可能不唯一)

- (1) 正逻辑系统中的 NAND 与非门, 在负逻辑系统中是_____门。
A. AND 与门 B. OR 或门 C. NAND 与非门 D. NOR 或非门
- (2) 图 C-1 电路中输出状态为低电平的是_____。




图 C-1

- (3) 用移存型序列发生器生成序列 11000, 所需触发器的最小数目是_____。
A. 3 B. 4 C. 5 D. 6
- (4) 如图 C-2 所示的电路中, 能完成 $Q^{n+1} = \overline{Q^n}$ 逻辑功能的电路有_____。




图 C-2

(5) 只用 ROM 能实现的器件是_____。

- A. 计数器 B. 译码器 C. 数据分配器 D. 脉冲分配器

(6) 一个 4 位二进制码加法计数器的起始值为 1001, 经过 100 个时钟脉冲后的值为_____。

- A. 1110 B. 1111 C. 1101 D. 1100

3. 组合逻辑分析及化简

表 C-1 为 74LS138 的功能表, 试写出图 C-3 所示电路的输出与输入之间的逻辑表达式 (必须为最简与或式)。

表 C-1

输入					输出							
S_1	$\overline{S_2 + S_3}$	A_2	A_1	A_0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
0	ϕ	ϕ	ϕ	ϕ	1	1	1	1	1	1	1	1
ϕ	1	ϕ	ϕ	ϕ	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0




图 C-3

4. 计算带负载能力

已知 TTL 门的参数为 $I_{IH}=20\ \mu\text{A}$, $I_{IL}=1\ \text{mA}$, $I_{OH}=0.5\ \text{mA}$, $I_{OL}=10\ \text{mA}$, 试确定图 C-4 所示的二输入端与非门能驱动多少个三输入端与非门。




图 C-4

5. 逻辑分析题

4 位同步二进制计数器 74161 的功能表如表 C-2 所示, Q_3 为高位输出, C 为与时钟同步的进位输出, 进入 1111 状态且 $ENT=1$ 时, 由 C 端输出一个周期的正脉冲。

表 C-2

CP	R_D	$\overline{LD}$	ENP	ENT	Q_3	Q_2	Q_1	Q_0
ϕ	0	ϕ	ϕ	ϕ	0	0	0	0
$\uparrow$	1	0	ϕ	ϕ	D_3	D_2	D_1	D_0
ϕ	1	1	0	1	保持			
ϕ	1	1	ϕ	0	保持(但 $C=0$)			
$\uparrow$	1	1	1	1	加法计数			

(1) 分析图 C-5(设 $M=0$) 和图 C-6 所示计数器电路, 说明各是多少进制计数器, 列出计数器所用到的状态。




图 C-5




图 C-6

(2) 图 C-7 为 74LS161 和 8 选 1 数据选择器 (A_2, D_7 为高位) 构成的序列信号发生器。

- ① 分析 74LS161 构成的计数器的计数周期, 并画出使用状态的状态转移图。
- ② 写出图 C-7 中输出端 Y 信号的输出序列。




图 C-7

6. 逻辑设计题

(1) 作出“101”序列信号检测器的原始状态转换图和原始状态转换表,每逢遇到输入序列为“101”,输出 z 为 1。相邻的 101 代码可以重叠,即输入的代码可以重复使用,例如:

输入 x 010 100 101 010

输出 z 000 100 001 010

(2) 74LS169 是 4 位二进制可逆计数器,功能表如表 C-3 所示,74LS169 的进位和借位输出为 $\overline{RCO}$,当加计数状态为 1111 或减计数达到 0000 状态,且 $\overline{ENT}=0$ 时, $\overline{RCO}$ 端输出宽度为一个时钟周期的负脉冲。试用一片 74LS169 和一片二输入端四与非门 74LS00(芯片示意图如图 C-8 所示),设计一个输出 $Y=10011\cdots$ 的序列发生器,写出状态转移表,输出信号 Y 的卡诺图,画出 74LS169 和 74LS00 之间的电路连接图,检查电路能否自启动。(注意:终止态必须为 0 状态,不可以附加其他逻辑门)

表 C-3 74LS169 的功能表

$\overline{ENP}+\overline{ENT}$	$U/\overline{D}$	$\overline{LOAD}$	CLK	$Q_D Q_C Q_B Q_A$
1	ϕ	1	ϕ	保持
0	ϕ	0	$\uparrow$	预置
0	1	1	$\uparrow$	加计数
0	0	1	$\uparrow$	减计数




图 C-8

答案 C 2010 年数字电路试卷参考答案

1. 填空题

答案:

(1) 0110, 1101

(2) $(A + \overline{B}) \cdot C + \overline{D}$

(3) $F(A, B, C) = (A + B + \overline{C})(A + \overline{B} + \overline{C})(\overline{A} + \overline{B} + C)$

(4) 0

(5) 3 V

(6) $D = T \oplus Q^n$

(7) $Q_2 Q_1 Q_0 = 010$

(8) 11

(9) 1/255

2. 选择题

答案:

(1) D (2) B、D (3) A (4) A、C、D (5) B、D (6) C

3. 组合逻辑分析及化简

答案:

$$\begin{aligned} Z_1 &= \overline{Y_0} \overline{Y_1} \overline{Y_2} = \overline{\overline{A} \overline{B} \overline{C}} \cdot \overline{\overline{A} \overline{B} C} \cdot \overline{\overline{A} B \overline{C}} = \overline{A \overline{B} C} + \overline{A \overline{B} C} + \overline{A B \overline{C}} \\ &= \overline{A \overline{B}} + \overline{A \overline{C}} \end{aligned}$$

$$Z_2 = \overline{Y_0} \oplus \overline{Y_7} = \overline{\overline{A} \overline{B} \overline{C}} \oplus \overline{A B C} = \overline{A \overline{B} \overline{C}} + A B C$$

$$Z_3 = \overline{Y_4} + \overline{Y_6} + \overline{Y_7} = \overline{\overline{A} B C} + \overline{A B \overline{C}} + \overline{A B C} = \overline{A B C} \cdot A B \overline{C} \cdot A B C = 0$$

4. 计算带负载能力

答案:

$$\text{输出高电平时: } N = \frac{0.5 \times 2}{0.02 \times 3} = 16.7 = 16;$$

$$\text{输出低电平时: } N = \frac{10 \times 2}{1} = 20;$$

能驱动 16 个与非门。

5. 逻辑分析题

(1) 答案:

对于图 C-5: 当 $M=0$ 时, 预置值为 0010。当加计数到 1001 时产生预置。因此计数状态为 2, 3, 4, 5, 6, 7, 8, 9。该计数器是八进制计数器。

对于图 C-6: 首先设 Q_1 端为 0, 产生预置, 预置值为 0110, 下一状态为 0111, 1000, 再次预置为 1110, 1111, 0000, 再次预置为 0110。计数状态为 6, 7, 8, E, F, 0。计数器模值是 6。

(2) 答案:

周期 = 14, 使用状态转移图: 2 → 3 → 4 → 5 → 6 → 7 → 8 → 9 → 10 → 11 → 12 → 13 → 14 → 15 → 2

Y 输出序列: 01001100010111...

6. 逻辑设计题

(1) 答案:

原始状态转换图及原始状态转换表如图 C-9 所示。




图 C-9

(2) 答案:

采用减法计数。状态转移表如表 C-4 所示。卡诺图如图 C-10 所示。输出函数: $Y = \overline{Q_B}$ 。电路连接图如图 C-11 所示。电路可以自启动。

表 C-4

Q_D	Q_C	Q_B	Q_A	Y
0	1	0	0	1
0	0	1	1	0
0	0	1	0	0
0	0	0	1	1
0	0	0	0	1

图 C-10

$Q_D Q_C \backslash Q_B Q_A$	00	01	11	10
00	1	1	φ	φ
01	1	φ	φ	φ
11	0	φ	φ	φ
10	0	φ	φ	φ

图 C-10




图 C-11

SHUZI DIANLU YU LUOJI SHEJI XUEXI ZHIDAO

策 划 人：刘 颖

责任编辑：刘 颖

封面设计：七星工作室

ISBN 978-7-5635-2729-8



定价：39.00元