# EasyDiff – 一个高效实用的处理器验证框架

余子濠 中科院计算所 2019.11.13@深圳






### 随机指令生成

- 随机指令生成是一种有效的处理器验证方式
  - 一般需要运行200亿条随机指令
- ► Google开发团队发布了基于UVM的riscv-dv[1]
- ► 但riscv-dv具有以下问题
  - 生成速度慢
    - ► SystemVerilog -> C++ -> simv -> 随机指令
  - 定位错误难
    - 测试出错时,需要人工回溯定位出错指令
    - ▶ 指令越多, 回溯越难
  - 成本高
    - ► 需要获得EDA工具(如Synopsis VCS)的授权才能使用
    - ▶ 非生产环境中难以使用

[1] <a href="https://github.com/google/riscv-dv">https://github.com/google/riscv-dv</a>

## EasyDiff – 一个高效实用的处理器验证框架

- 为了克服riscv-dv的问题,我们提出了一个高效实用低成本的处理器验证框架EasyDiff
  - EasyDiff = riscv-torture + Mill + Verilator + NEMU




### 高效: riscv-torture + Mill

- riscv-torture[1]是UCB riscv团队开发的随机指令生成框架
  - generator模块 随机指令生成
  - testrun模块 运行测试并和spike[2]模拟器对比结果
  - overnight模块 重复运行testrun

► 我们的改进

- [1] <a href="https://github.com/ucb-bar/riscv-torture">https://github.com/ucb-bar/riscv-torture</a>
- [2] https://github.com/riscv/riscv-isa-sim
- [3] http://www.lihaoyi.com/mill
- 使用具有缓存技术的scala构建工具Mill[3], 提高generator的效率
- 编写了并行化测试模块overnight-parallel, 提高在多核服务器上的测试效率




### 实用: Verilator + NEMU

- Verilator[1]是一个开源的RTL仿真器, 是rocketchip项目的默认仿真器
- ► NEMU(NJU Emulator)[2]是南京大学的教学模拟器
  - 支持riscv指令的解释执行
- ▶ 与riscv-torture的testrun模块中的默认仿真器spike相比, NEMU
  - 更简单, 采用面向二年级本科生容易理解的设计
  - 容易与RTL开发进度保持一致,可在屏蔽未实现功能的情况下进行对比
  - 支持一组指令级别的差分测试(Differential Testing)API, 容易获得NEMU的状态并进行控制

### 实用的秘诀 - 差分测试API

 差分测试思想: 对于根据同一规范的两种实现, 给定相同的有定义的输入, 它们的行为应当一致

API	说明
difftest_memcpy(dest, src, size)	从src复制size字节到参考实现 的内存地址dest中
difftest_getregs(r)	获得参考实现的寄存器状态
difftest_setregs(r)	设置参考实现的寄存器状态
difftest_exec(n)	令参考实现执行n条指令



- ► DUT = 测试对象, REF = 参考实现
- ► 在NEMU教学实验中, DUT = 学生写的NEMU, REF = QEMU
- ► 在EasyDiff中, DUT = RTL代码, REF = NEMU

### 实现差分测试API

- NEMU的教学框架代码已经提供[1]
- 只需在仿真驱动代码(simv.cpp)中调用它们

```
while (1) {
   step();
   difftest_exec(1);
   rtl_getregs(&r1);
   difftest_getregs(&r2);
   if (r1 != r2) { abort(); }
}
```

```
void difftest_memcpy_from_dut(paddr_t dest, void *src, size_t n) {
       memcpy(guest_to_host(dest), src, n);
10
    void difftest_getregs(void *r) {
       memcpy(r, &cpu, DIFFTEST_REG_SIZE);
13 }
14
    void difftest_setregs(const void *r) {
      memcpy(&cpu, r, DIFFTEST_REG_SIZE);
17
18
    void difftest_exec(uint64_t n) {
       cpu_exec(n);
```

- ► 通过运行时动态链接将NEMU链接到simv的地址空间
  - dlopen, dlsym
  - 得益于NEMU的简单, 不依赖libc之外的其他库
- 在首次检测到寄存器状态不同时, 马上报错!

### 评估案例1-指令生成效率

- 环境: Intel Core i7-9700K服务器
- 生成10000条随机静态指令,考察
  - 首次生成(需要编译并运行)用时
  - 再次生成(无需编译,直接运行)用时,更常用

框架	首次生成 用时(s)	再次生成 用时(s)
基于UVM的riscv-dv	49	33
基于sbt的riscv-torture	11	11
EasyDiff	11	1

- riscv-dv
  - 修改配置 = 修改源代码
  - SystemVerilog -> C++ -> simv -> 随机指令
  - -49 = 16 + 33
- riscv-torture
  - sbt未采用缓存技术, 再次生成时仍然会触发加载和分析依赖项的工作, 并进行重新 编译

- ► SystemVerilog的本质是一门事件建模语言
- 用SystemVerilog编写的所有代码, 最终都会被编译成事件和队列的模型, 并以事件驱动的方式来运行
- ► 所以VCS和Verilator生成的c++文件很复杂
- ► simv编译得慢, 运行效率也低
  - i ++;
    - ► C语言 -> add \$1, %eax (一条指令)
    - ► SystemVerilog -> 很复杂(右图)
- 随机指令生成这件事,通用编程语言就能做得很好
  - 没有必要用事件队列模型来做
  - 即使是在JVM中运行的Scala, 也比SystemVerilog好得多
  - 如果用C语言来写, 效率将会更高




Figure 4-1—Event scheduling regions

1800-2017 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language 9

### 评估案例2 – 在线对比效果

### 一个指令错误的例子: 未实现除0

```
80100090: 0f8fbf83
                                       ld t6,248(t6)
                                        80100098 < end+0xfda88>
       80100094: 0040006f
       80100098: 49300613
                                       li a2,1171
                                      li ra,-1589
       8010009c: 9cb00093
       801000a0: d7f00893
                                      li a7,-641
48
       8010<mark>00a4:</mark> 02b7da3b
                                      divuw s4,a5,a1
       801000a8: 00002297
                                      auipc t0,0x2
50
                                      addi t0,t0,1447 # 8010264
       801000ac: 5a728293
51
       801000b0: 00100f13
                                      li t5,1
                                      li tp,-1014
53
       801000b4: c0a00213
       801000b8: 00002697
                                      auipc a3,0x2
```

### 评估案例3 – 在线对比效果

- ▶ 一个非指令错误的例子
  - EasyDiff还能跑操作系统

```
Verilator
       RTL
                          simv
os.bin
                                状态
                         NEMU
```

处理器

```
s0: 0x0000000081e16000 s1: 0x0000000081e01800 a0: 0x0000000081e16000 a1: 0x0000000000000
a2: 0x0000000081ea5000 a3: 0x0000000000000000 a4: 0xfffffffffffff000 a5: 0x0000000020781c4f
a6: 0x000000000000000040
               s4: 0x0000000000001000
               s5: 0x000000000033000 s6: 0x00000000000011 s7: 0x00000000000fff
s8: 0x0000000080004f78
               s9: 0x00000000800064e8 s10: 0x0000000000000000 s11: 0x0000000081d9daf8
pc: 0x0000000080003afc
x15 different at pc = 0x80003af8, right= 0x0000000020781c4f, wrong = 0x0000000020781c0f
ABORT at pc = 0 \times 80003afc
total guest instructions = 27207413
instrCnt = 27207413, cvcleCnt = 136717470, IPC = 0.199005
Guest cycle spent: 136717471
Host time spent: 105911ms
```

- 根据pc值查阅相应代码, 发现在读取页表项 -> access bit实现错误
- ▶ 没有EasyDiff, 这一错误将会继续传播, 造成更多的错误, 调试将非常困

### 评估案例3 - 在线对比效果

南京大学本科生在2018年龙芯杯处理器设计大赛中借助差分测试实现乱 序处理器

### 取反之前忘记零扩展

306	307	<pre>def tlb_write(i:UInt):Unit = {</pre>	
307	308	<pre>val entry = tlb(i)</pre>	
	309	+ val mask = ~(pagemask.mask.ZExt(32))	
308	310	if(param.pipelineDebug) {	
000	011	.L. (TT.)(A) (	



#### Fixed bug of insufficient bits of pagemask

141242068-ouxianfei authored 1 year ago



differ with nemu when running nanos at 922149 cycle

141242068-ouxianfei authored 1 year ago



http://www.nscscc.org/a/wangjie/NSCSCC2018/2018/1010/46.html

### 评估案例4 - 大规模并行测试

- ▶ 环境: 配备8个Intel Xeon E7-8855 v4(共计112个核心)的服务器
- ► 运行EasyDiff的overnight-parallel脚本
- · 统计脚本: 3分钟通过了2亿条随机指令的测试
- ► 若使用riscv-dv
  - 即使生成2亿条指令, 也需要5小时(按服务器性能直接折算)
    - 20000000/10000/112\*33\*3/3600=4.91
  - 由于网络隔离原因,该服务器暂未配置VCS license, 无法直接运行riscv-dv

### NEMU的一些可能替代方案

- QEMU和spike
- 不改代码
  - QEMU: 只能通过基于socket通信的GDB协议实现差分测试API
    - ► socket通信开销极大, 比动态链接NEMU的方案慢30倍
  - spike: 上位机GDB GDB协议 OpenOCD rbb协议 spike.debug module
    - ▶ 只会比QEMU更慢
- ▶ 想改代码
  - QEMU代码太复杂, 即时编译优化不敢随便改, 内存的MemoryRegion结构难理解
  - spike代码没那么复杂, 也许花点时间能实现
    - ▶ 但NEMU更简单, 花同样的时间说不定已经写出来了, 而且还能和RTL进展匹配
    - Keep It Simple, Stupid

### 局限性

- ▶中断
  - 会改变指令的执行流
  - 可以在差分测试API中添加difftest\_raise\_intr(NO)来解决问题
- ▶ 多核
  - 挑战: 满足WMO(弱一致性)的不同行为都是正确的, 比较寄存器状态的判断方式不再成立
  - 属于内存一致性的研究范畴, EasyDiff目前无法解决
    - 可以通过内存一致性的工具来进行独立的测试

### 小结

- ▶ 我们提出了一个高效实用低成本的处理器验证框架EasyDiff
  - EasyDiff = riscv-torture + Mill + Verilator + NEMU

	riscv-dv	EasyDiff
指令生成速度	慢	快33倍
定位错误难度	难,需要人工定位出错点	瞬间定位出错点
成本	高,需要支付EDA证书费用	组件开源免费,教学和个人均可用

- · 计算机系统能力可以帮助我们去思考问题的本质, 找到更好的解决方案
- 开源
  - https://github.com/LvNA-system/riscv-torture
  - https://github.com/LvNA-system/EasyDiff-noop
  - https://github.com/LvNA-system/EasyDiff-nemu