



哈尔滨工业大学(深圳)

HARBIN INSTITUTE OF TECHNOLOGY



实验报告

课程名称: 数字电子技术实验 实验二: 组合逻辑电路设计实验
实验日期: 2021年4月20日 地点: 1410 实验台号: 63
专业班级: 自动化1班 学号: 190410102 姓名: 方尧
评分: _____

教师评语:

教师签字: _____

日期: _____

一、实验目的

- 1) 熟练掌握组合逻辑电路设计方法。
- 2) 熟练掌握常用组合逻辑电路模块功能及使用方法。

二、实验设备及元器件

直流电源、4位二进制输出器、
 14芯IC插座、4位数码显示器、
 16芯IC插座、芯片、
 4位输入器、实验用6孔插件方板及导线。

三、实验原理

(简述实验原理，画出原理图)

2.3.1 组合逻辑电路设计方法

- 步骤：①给出设计任务要求。②根据任务要求列出状态表。
 ③由状态表写逻辑表达式。④用卡诺图化简逻辑表达式化简到最简与或式。
 ⑤用同一种门实现逻辑电路。

2.3.2 译码器芯片 74LS138 逻辑功能

管脚排列如图2-2所示。其中使能端为 S_1, S_2, S_3 ，选择端 A_0, A_1, A_2 ，8组 $Y_0 - Y_7$ ，
 当 $S_1=1, S_2=0, S_3=0$ ，译码器译码。

2.3.3 数据选择器芯片 74LS153

管脚排列如图2-2所示，每片芯片上包括2组4输入数据选择
 电路。每组数据选择电路输入端包括：4组输入信号 $D_0 - D_3$ ，
 2个选择信号 A_0 和 A_1 ，1个使能信号 S_x 。输出端包括1个 Y_x 。
 4选1数据选择器是从4个输入数据中选出一个送到输出端。





图2-2



2.3.4 全加器.


将两个多位二进制相加时,除最低位,另一位都应考虑来自低位的进位,这种运算称为全加。所用电路称为全加器。

四、实验内容

（简述每一项实验的实验方法，画出电路接线图，记录实验的数据、画出相关图表，对数据进行简单分析。如需绘制曲线或波形请在坐标纸中进行。）


2.4.1 设计裁判表快电路.

$$Y = A(B+C) = AB + AC = ((AB)' \cdot (AC)')'$$



主裁判	副裁判	副裁判	绿灯
A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

2.4.2 用译码器 74LS138 实现数据分配器




A ₂	A ₁	A ₀	Y ₀ '	Y ₁ '	Y ₂ '	Y ₃ '	Y ₄ '	Y ₅ '	Y ₆ '	Y ₇ '
0	0	0	0							
0	0	1		D						
0	1	0			D					
0	1	1				D				
1	0	0					D			
1	0	1						D		
1	1	0							D	
1	1	1								D


2.4.3 用数据选择芯片 74LS153 逻辑.

电路图如右

A ₂	A ₁	A ₀	Y
0	0	0	D ₁₀
0	0	1	D ₁₁
0	1	0	D ₁₂
0	1	1	D ₁₃
1	0	0	D ₂₀
1	0	1	D ₂₁
1	1	0	D ₂₂
1	1	1	D ₂₃



2.5.4 74LS138和与门实现一位全加器.



输入			输出	
CI	A	B	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	1	1
1	1	0	0	1
1	1	1	1	1

CI接 A_0 , A接 A_1 B接 A_2 .

$$S = A'B'CI + AB'CI' + A'BCI' + ABCI$$

$$\text{故 } S = (Y_1' \cdot Y_4' \cdot Y_2' \cdot Y_7')'$$

$$CO = ABCI' + A'BCI + AB'CI + ABCI$$

$$\text{故 } CO = (Y_6' \cdot Y_3' \cdot Y_5' \cdot Y_7')'$$

法1

$$Y = A'B'C' =$$

$$\text{法1: } Y = ABC + AB'C' + A'BC + A'BC' = B'(A \oplus B) + B(A \oplus C) = B \oplus (A \oplus C)$$

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

法2 按实验四所接电路.

S端输出即为Y

五、实验数据分析

（按指导书中实验报告的要求用图表或曲线对实验数据进行分析 and 处理，并对实验结果做出判断，如需绘制曲线请在坐标纸中进行）

实验一：裁判表决电路 $Y = A(B+C)$ 验证成立

实验二：数据分配器 验证成功

实验三：8选1数据选择器 验证成立

实验四：全加器 验证成立

附加实验： $Y = B \oplus (A \oplus C)$ 两种方法验证成立


六、问题思考

（回答指导书中的思考题）

可以

若用与非门

$$Y = A(B+C) = ((A+A)' + (B+C)')'$$



七、实验体会与建议

1. 熟练掌握了组合逻辑电路设计方法。
2. 熟练掌握了常用组合逻辑电路模块的功能及使用方法。