主管 领导 审核 答字


哈尔滨工业大学 2017 学年 秋 季学期 数字电子技术基础 试 题


题号	_	П	Ш	四	五	六	七	八	九	+	总分
得分											
阅卷人											

片纸鉴心 诚信不败

得分

- 一、填空与选择 (10分)
- 1. 下列说法正确的是:
- A. TTL 逻辑门的噪声容限表示逻辑门带负载能力。
- B. 对于一个逻辑函数表达式,最简与或表达式是唯一的。
- C. 集电极开路门(OC)在使用时须在输入端和输出端之间接一电阻。
- D. 同或门当反相器使用时,将多余的输入端接低电平。
- 2. 逻辑函数 $F(A,B,C) = (A+\overline{B}+\overline{C})(\overline{A}+B+C)(\overline{A}+B+\overline{C})(\overline{A}+\overline{B}+C)(\overline{A}+\overline{B}+\overline{C})$ $=\sum m(\underline{\hspace{1cm}})_{\circ}$
- 3. 若要构成 256K×16bit 存储器, 需要 片容量为 64K×4bit 的存储器, 并且 还需要外加 位地址译码以完成寻址操作。
- 4. 图 1-1 所示电路,假设初始时刻两个触发器的输出 $Q_1Q_0 = 00$,经过 627 个时钟 周期触发器的输出 $Q_1Q_0 = _____$ 。





- 5. 图 1-2 所示的电路 。
 - A. 不产生竞争冒险;
- B. 可能产生 0 态冒险;

 - C. 可能产生1态冒险; D.0态、1态冒险均可能产生。
- 6. 欲产生序列信号 10110100,则至少需要 个触发器。

7. 图 1-3 所示的电路中,有 1 个电路所实现的功能与其它 3 个电路不同,该电路是____。





图 1-3


8. 某数模转换器的输入为 10 位二进制数字信号($D_9 \sim D_0$),输出为 0~20.46V 的模拟电压,该 D/A 转换器的分辨率为_________; 当输入数字量为 (1010000000)2 时,输出电压值为______ V。


得分

二、简答题: (13分)

1. 电路如图 2-1(a)所示,输入信号 u_i 如图 2-1(b)所示,请在图 2-3(1)中画出 u_{o1} 和 u_{o} 的波形。









得分

三. 请根据如下所示 Mealy 型状态机的 Verilog 语言描述,在图 3 所示状态转换图中的横线处填写输入与输出。(4 分)

```
module mealy_machine(clk,din,op);
                                                         op =0;
input clk,din;
                                                         end
output op;
                                                end
reg[1:0] current_state,next_state;
                                                S2: begin
                                                    if (din==1)
parameter
                                                         begin
S0=2'b00,S1=2'b01,S2=2'b10,S3=2'b11;
                                                         next_state = S2;
always@( posedge clk)
                                                         op = 0;
                                                         end
current_state <= next_state;</pre>
                                                    else
                                                         begin
always@(current_state or din)
                                                         next_state = S3;
begin
                                                         op = 1;
case( current_state )
                                                         end
S0: begin
                                                    end
   if (din==0)
                                                S3: begin
        begin
                                                    if (din==0)
        next_state = S0;
                                                         begin
        op =0;
                                                         next_state = S3;
        end
                                                         op =0;
   else
                                                         end
        begin
                                                    else
        next_state = S1;
                                                         begin
        op = 1;
                                                         next_state = S0;
        end
                                                         op =1;
                                                         end
   end
S1: begin
                                                    end
   if (din==1)
                                                default: begin
        begin
                                                    op = 0;
                                                    next_state = S0;
        next_state = S1;
        op = 1;
                                                    end
        end
                                                endcase
   else
                                                end
                                                endmodule
        begin
        next_state = S2;
```






得分


五. 用 4 个 D 触发器,设计一个可产生 6 位序列脉冲 000111 的序列脉冲发生器,要求 Q_4 作为输出。(1) 设计并在图 5 中完成该电路(要求:不允许使用其他元器件和逻辑门);(2) 请画出该电路完整的状态转换图,并判断该电路是否可以自

启动; (8分)




六. 555 定时器、异步十进制计数器 74LS90 和运算放大器组成如图 6 示 得分 的电路。试问: (1)555 定时器构成电路的名称? 若已知 $R_1 = 5k\Omega$, $R_2 =$ $5k\Omega$, $C_1=0.1\mu F$, 求输出 $v_{\rm out}$ 信号的周期和占空比; (2)画出 74LS90 在 CP 脉冲作用下,输出 $Q_DQ_CQ_BQ_A$ 有效循环内的状态转换图;(3)若已知 $Q_DQ_CQ_BQ_A$ 输出的高电平为3V,低电平为0V,求运放输出U。的变化范围。(8分) $Q_D Q_C Q_B Q_A$ 555 74LS90 $CP_{A}_{S_0(2)}S_0(1)R_0(2)R_0(1)$ 图 6 系系

七. 用计数器 74LS161(异步清零,同步置数),EPROM2716 和十六选一数据选择器的电路如图 7 示,存储器中存储的信息见表 1。(1)当开关 S_0 接到①端,说明 74LS161 构成多少进制计数器;(2)写出输出 Y 关于十六选一数据选择器选择变量 A_3 、 A_2 、 A_1 、 A_0 的最简与或式;(3)当开关 S_0 接到②端,并假设初始时刻74LS161 的输出 $Q_DQ_CQ_BQ_A=0000$,若以此时作为电路运行的起始点,写出 Y 输出的序列码(只写出一个周期的序列码即可)。(10 分)



得分 八. 由 JK 触发器、74LS138 译码器、74LS85 四位数码比较器构成的电路如图 8 所示,74LS138 译码器输出低电平有效, E_3 , E_2 和 E_1 代表有效使能电平为[100],使能无效时 \overline{Y}_0 到 \overline{Y}_7 输出均为高电平。(1)写出 4个触发器的状态方程;(2)按照 $Q_3Q_2Q_1Q_0$ 的顺序,画出状态转换图(有效循环即



封

李忠

表 2 74LS85 四位数码比较器的功能表

比较输入				串	联 输	入	输 出		
A_3 B_3	A_2 B_2	A_1 B_1	A_0 B_0	$(A>B)_i$	$(A < B)_i$	$(A=B)_{i}$	$Y_{A>B}$	$Y_{A < B}$	$Y_{A=B}$
$A_3 > B_3$	×	×	×	×	×	×	1	0	0
$A_3 < B_3$	×	×	×	×	×	×	0	1	0
$A_3 = B_3$	$A_2 > B_2$	×	×	×	×	×	1	0	0
$A_3 = B_3$	$A_2 \leq B_2$	×	×	×	×	×	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 > B_1$	×	×	×	×	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 \leq B_1$	×	×	×	×	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 > B_0$	×	×	×	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 \leq B_0$	×	×	×	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	0	0	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	1	0	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	0	1	0	0	1
$A_3=B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	0	0	0	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	1	1	0	1	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	0	1	1	0	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	1	0	1	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	1	1	1	1	1

