Lab2 增加访存指令并跑通测试框架


22300240028 傅文杰

2024年3月17日

目录

1	单周期简易电路图	1
2	简要说明设计以及部件	2
3	实验中遇到的困难以及解决方法	2
4	difftest 截图	3

1 单周期简易电路图



2 简要说明设计以及部件

电路图大部分内容和 Lab1 一致,只需要增加和内存的交互。ALU 的输出结果可能写到寄存器中,也可能写到内存中;同样,读取内存后要将结果写到寄存器中。由于有了 ibus 和 dbus,不需要自己手动写指令内存和数据内存。部件和 Lab1 一致。

3 实验中遇到的困难以及解决方法

• 在 test-lab1 中,我们需要注意读取指令内存的延迟,发起请求后,只有当收到了 iresp.data_ok 之后,才能更新 pc,并且 commit 到 difftest 中。局部的代码如下:

```
// pc更新
   always_ff @(posedge clk) begin
       if(reset) begin
           pc <= PCINIT;</pre>
       end else if (iresp.data_ok) begin
           pc <= pc_nxt;</pre>
       end
   end
   // difftest commit接线
   DifftestInstrCommit DifftestInstrCommit(
       .clock
                         (clk),
13
                         (0),
       .coreid
       .index
                          (0),
       .valid
                         (dreq.valid ? dresp.data_ok : iresp.data_ok),
       .pc
                         (pc),
                         (raw_instr),
       .instr
       .skip
                          (0),
19
       .isRVC
                         (0),
                          (0),
       .scFailed
                          (regwrite),
       .wen
22
                         ({3'b0, rd}),
       .wdest
       .wdata
                          (wdata)
25 );
```

• 在 test-lab2 中, 面对读写内存的请求时, 会有随机的延迟, 一些相关变量需要保持不变, 直到收到 data ok 的信号。用时序逻辑进行跨时钟周期的保存:

```
1 ...
2 always_ff @(posedge clk) begin
3    if (reset) begin
4    dreq_pending <= 1'b0;
5    saved_variant <= '0;</pre>
```

4 DIFFTEST 截图 3

```
end
else if (dreq.valid && !dreq_pending) begin
dreq_pending <= 1'b1;
saved_variant <= variant;
...
end
else if (dresp.data_ok) begin
dreq_pending <= 1'b0;
saved_variant <= xx;
...
end
end
end
end
end
end
end
end
end
...</pre>
```

• 同样需要注意 pc 和 commit 时候的接线,将 test-lab1 中的 iresp.data_ok 改成 dreq.valid ? dresp.data_ok: iresp.data_ok 即可。

4 difftest 截图

• test-lab1

• test-lab2

4 DIFFTEST 截图

4

