

Universidad de Ingeniería y Tecnología Escuela Profesional de Ciencia de la Computación Silabo del curso Periodo Académico 2019-I

- 1. Código del curso y nombre: CS2201. Arquitectura de Computadores (Obligatorio)
- 2. Créditos: 3
- 3. Horas de Teoría y Laboratorio: 2 HT; 2 HL; (Semanal)
- 4. Profesor(es) del curso, email y horario de atención

Titular

- Renzo Emilio Bustamante Avanzini <rbustamante@utec.edu.pe>
 - Master en Ingeniería Eléctrica y Computación, Universidad de Rochester, Estados Unidos, 2016.

Atención previa coordinación con el profesor

5. Bibliografía básica

- [Den05] Peter J. Denning. "The locality principle". In: Commun. ACM 48.7 (July 2005), pp. 19–24. ISSN: 0001-0782. DOI: 10.1145/1070838.1070856. URL: http://doi.acm.org/10.1145/1070838.1070856.
- [Don06] J. Dongarra. "Trends in high performance computing: a historical overview and examination of future developments". In: Circuits and Devices Magazine, IEEE 22.1 (2006), pp. 22–27. ISSN: 8755-3996. DOI: 10.1109/MCD. 2006.1598076.
- [EA05] Hesham El-Rewini and Mostafa Abd-El-Barr. Advanced Computer Architecture and Parallel Processing. Hoboken, NJ: John Wiley & Sons, 2005. ISBN: 0-471-46740-5.
- [HP06] J. L. Hennessy and D. A. Patterson. Computer Architecture: A Quantitative Approach. 4th. San Mateo, CA: Morgan Kaufman, 2006.
- [Joh91] M. Johnson. Superscalar microprocessor design. Prentice Hall series in innovative technology. Prentice Hall, 1991. ISBN: 9780138756345.
- [Par02] Behrooz Parhami. Introduction to parallel processing: algorithms and architectures. Plenum series in computer science. Plenum Press, 2002. ISBN: 9780306459702.
- [Par05] Behrooz Parhami. Computer Architecture: From Microprocessors to Supercomputers. New York: Oxford Univ. Press, 2005. ISBN: ISBN 0-19-515455-X.
- [PH04] D. A. Patterson and J. L. Hennessy. Computer Organization and Design: The Hardware/Software Interface. 3rd ed. San Mateo, CA: Morgan Kaufman, 2004.
- [Sta10] William Stalings. Computer Organization and Architecture: Designing for Performance. 8th. Upper Saddle River, NJ: Prentice Hall, 2010.

6. Información del curso

(a) Breve descripción del curso Es necesario que el profesional en Ciencia de la Computación tenga sólido conocimiento de la organización y funcionamiento de los diversos sistema de cómputo actuales en los cuales gira se instala el entorno de programación. Con ello también sabrá establecer los alcances y límites de las aplicaciones que se desarrollen de acuerdo a la plataforma siendo usada.

Se tratarán los siguientes temas: componentes de lógica digital básicos en un sistema de computación, diseño de conjuntos de instrucciones, microarquitectura del procesador y ejecución en *pipelining*, organización de la memoria: caché y memoria virtual, protección y compartición, sistema I/O e interrupciones, arquitecturas super escalares y ejecución fuera de orden, computadoras vectoriales, arquitecturas para *multithreading*, multiprocesadores simétricos, modelo de memoria y sincronización, sistemas integrados y computadores en paralelo.

(b) **Prerrequisitos:** CS1D02. Estructuras Discretas II. (2^{do} Sem)

(c) Tipo de Curso: Obligatorio

(d) Modalidad: Presencial

7. Objetivos del curso.

Competencias

- b) Analizar problemas e identificar y definir los requerimientos computacionales apropiados para su solución.
 (Usar)
- g) Analizar el impacto local y global de la computación sobre los individuos, organizaciones y sociedad. (Usar)
- i) Utilizar técnicas y herramientas actuales necesarias para la práctica de la computación. (Evaluar)

Objetivos de Aprendizaje

- Este curso tiene como propósito ofrecer al estudiante una base sólida de la evolución de las arquitecturas de computadores y los factores que influenciaron en el diseño de los elementos de *hardware* y *software* en sistemas de computación actuales.
- Garantizar la comprensión de cómo es el hardware en sí y cómo interactuan hardware y software en un sistema de cómputo actual.
- Tratar los siguientes temas: componentes de lógica digital básicos en un sistema de computación, diseño de conjuntos de instrucciones, microarquitectura del procesador y ejecución en *pipelining*, organización de la memoria: caché y memoria virtual, protección y compartición, sistema I/O e interrupciones, arquitecturas super escalares y ejecución fuera de orden, computadoras vectoriales, arquitecturas para *multithreading*, multiprocesadores simétricos, modelo de memoria y sincronización, sistemas integrados y computadores en paralelo.

8. Tópicos del curso

- 1. Lógica digital y sistemas digitales
- 2. Representación de datos a nivel máquina
- 3. Organización de la Máquina a Nivel Ensamblador
- 4. Organización funcional
- 5. Organización y Arquitectura del Sistema de Memoria
- 6. Interfaz y comunicación
- 7. Multiprocesamiento y arquitecturas alternativas
- 8. Mejoras de rendimiento

9. Metodologia y sistema de evaluación

Sesiones Teóricas:

Las sesiones de teoría se llevan a cabo en clases magistrales donde se realizarán actividades que propicien un aprendizaje activo, con dinámicas que permitan a los estudiantes interiorizar los conceptos.

Sesiones de Laboratorio:

Para verificar que los alumnos hayan alcanzado el logro planteado para cada una de las unidades de aprendizaje, realizarán actividades que les permita aplicar los conocimientos adquiridos durante las sesiones de teoría y se les propondrá retos que permitan evaluar el desempeño de los alumnos.

Exposiciones individuales o grupales:

fomenta la participación individual y en equipo para exponer sus ideas, motivándolos con puntos adicionales en las decrentes etapas de la evaluación del curso.

cturas:

A lo largo del curso se proporcionan diferentes lecturas, las cuales son evaluadas. El promedio de las notas de las lecturas es considerado como la nota de una práctica calificada. El uso del campus virtual UTEC Online permite a cada estudiante acceder a la información del curso, e interactuar fuera de aula con el profesor y con los otros estudiantes.

Sistema de Evaluación:

```
\begin{array}{ll} \text{La nota final } NF \text{ se obtiene a trav\'es de:} \\ \text{NF} = & 0.05*C_1 + \\ & 0.05*C_2 + \\ & 0.10*PC + 0.30*P + \\ & 0.20*L + \\ & 0.15*E_1 + 0.15*E_2 \end{array}
```

Donde:

C: Evaluación Continua (2):

- C1 (semanas 1 7) : Tareas
- \bullet C2 (semanas 8 15) : Tareas

PC: Práctica Calificada (1)

P: Proyecto (1)

L: Laboratorio (1)

E: Examen (2), E1 y E2 los dos textos requieren impresión

Para aprobar el curso hay que obtener 11 o más en la nota final NF.

10. Contenido





Lecturas : [Par05], [PH04]

Unidad 2: Representación de datos a nivel máquina (8) Competences esperadas: C9				
 Explicar porqué en computación todo es datos, inclusive las instrucciones [Evaluar] Explicar las razones de usar formatos alternativos para representar datos numéricos [Familiarizarse] Describir cómo los enteros negativos se almacenan con representaciones de bit de signo y complemento a 2 [Usar] Explicar cómo las representaciones de tamaño fijo afectan en la exactitud y la precisión [Usar] Describir la representación interna de datos no numéricos como caracteres, cadenas, registros y arreglos [Usar] Convertir datos numéricos de un formato a otro [Usar] 	 Bits, Bytes y Words. Representacion de datos numérica y bases numéricas. Sistemas de punto flotante y punto fijo. Representaciones con signo y complemento a 2. Representación de información no numérica (códigos de caracteres, información gráfica) Representación de registros y arreglos. 			
Lecturas : [Par05], [Sta10]				





Lecturas: [Par05], [PH04], [HP06]

Unidad 4: Organización funcional (8) Competences esperadas: C9 Objetivos de Aprendizaje **Tópicos** • Comparar implementaciones alternativas de ruta de • Implementación de rutas de datos simples, indatos [Evaluar] cluyendo la canalización de instrucciones, detección de riesgos y la resolución. • Discutir el concepto de puntos de control y la generación de señales de control usando implementa-• Control de unidades: Realización Cableada vs Realciones a nivel de circuito o microprogramadas [Faización Microprogramada. miliarizarse] • Instruccion (Pipelining) • Explicar el paralelismo a nivel de instrucciones bási-• Introducción al paralelismo al nivel de instrucción cas usando pipelining y los mayores riesgos que (PNI) pueden ocurrir [Usar] • Diseñar e implementar un procesador completo, incluyendo ruta de datos y control [Usar] • Calcular la cantidad promedio de ciclos por instrucción de una implementación con procesador y sistema de memoria determinados [Evaluar] Lecturas: [Par05], [HP06]

Unidad 5:	Organización y Arquitectura del Sistema de Memoria (8)

Competences	esperadas:	CS3
-------------	------------	-----

Objetivos de Aprendizaje

• Identifique las principales tecnologías de memoria (Por ejemplo: SRAM, DRAM, Flash,Disco Mag-

netico) y su relación costo beneficio [Familiarizarse]

- Explique el efecto del retardo de la memoria en tiempo de ejecución [Familiarizarse]
- Describa como el uso de jerarquía de memoria (caché, memoria virtual) es aplicado para reducir el retardo efectivo en la memoria [Usar]
- Describa los principios de la administración de memoria [Usar]
- Explique el funcionamiento de un sistema con gestión de memoria virtual [Usar]
- Calcule el tiempo de acceso promedio a memoria bajo varias configuraciones de caché y memoria y para diversas combinaciones de instrucciones y referencias a datos [Evaluar]

Tópicos

- Sistemas de Almacenamiento y su Tecnología.
- Jerarquía de Memoria: importancia de la localización temporal y espacial.
- Organización y Operaciones de la Memoria Principal.
- Latencia, ciclos de tiempo, ancho de banda e intercalación.
- Memorias caché (Mapeo de direcciones, Tamaño de bloques, Reemplazo y Politicas de almacenamiento)
- Multiprocesador coherencia cache / Usando el sistema de memoria para las operaciones de sincronización de memoria / atómica inter-core.
- Memoria virtual (tabla de página, TLB)
- Manejo de Errores y confiabilidad.
- Error de codificación, compresión de datos y la integridad de datos.

ecturas : [Par05], [PH04], [Den05]

Unidad 6: Interfaz y comunicación (8) Competences esperadas: C4,C9,CS3 Objetivos de Aprendizaje Tópicos • Explicar como las interrupciones son aplicadas para • Fundamentos de I/O: Handshaking, Bbuffering, I/O implementar control de entrada-salida y transferenprogramadas, interrupciones dirigidas de I/O. cia de datos [Familiarizarse] • Interrumpir estructuras: interrumpir re-• Identificar diversos tipos de buses en un sistema comconocimiento, vectorizado y priorizado. putacional [Familiarizarse] • Almacenamiento externo, organización fisica y dis-• Describir el acceso a datos desde una unidad de disco magnético [Usar] • Buses: Protocoles de bus, arbitraje, acceso directo a • Comparar organizaciones de red conocidas como ormemoria (DMA). ganizaciones en bus/Ethernet, en anillo y organiza-• Introducción a Redes: comunicación de redes como ciones conmutadas versus ruteadas [Evaluar] otra capa de acceso remoto. • Identificar las interfaces entre capas necesarios para • Soporte Multimedia. el acceso y presentación multimedia, desde la captura de la imagen en almacenamiento remoto, a través del • Arquitecturas RAID. transporte por una red de comunicaciones, hasta la puesta en la memoria local y la presentación final en una pantalla gráfica [Familiarizarse] • Describir las ventajas y limitaciones de las arquitecturas RAID [Familiarizarse] Lecturas: [Par05], [Sta10]

Unidad 7: Multiprocesamiento y arquitecturas alternativas (8)				
Competences esperadas: C9				
Objetivos de Aprendizaje	Tópicos			
 Discutir el concepto de procesamiento paralelo mas allá del clásico modelo de von Neumann [Evaluar] Describir diferentes arquitecturas paralelas como SIMD y MIMD [Familiarizarse] Explicar el concepto de redes de interconexión y mostrar diferentes enfoques [Usar] Discutir los principales cuidados en los sistemas de multiprocesamiento presentes con respecto a la gestión de memoria y describir como son tratados [Familiarizarse] Describir las diferencias entre conectores electricos en paralelo backplane, interconexión memoria procesador y memoria remota via red, sus implica- 	 Ley potencial. Ejemplos de juego de instrucciones y arquitecturas SIMD y MIMD. Redes de interconexión (Hypercube, Shuffle-exchange, Mesh, Crossbar) Sistemas de memoria de multiprocesador compartido y consistencia de memoria. Coherencia de cache multiprocesador. 			

ecturas : [Par05], [Par02], [EA05]

Unidad 8: Mejoras de rendimiento (8)				
Competences esperadas: C8,C9				
Objetivos de Aprendizaje	Tópicos			
 Describir las arquitecturas superescalares y sus ventajas [Familiarizarse] Explicar el concepto de predicción de bifurcaciones y su utilidad [Usar] Caracterizar los costos y beneficios de la precarga prefetching [Evaluar] Explicar la ejecución especulativa e identifique las condiciones que la justifican [Evaluar] Discutir las ventajas de rendimiento ofrecida en una arquitectura de multihebras junto con los factores que hacen dificil dar el maximo beneficio de estas [Evaluar] Describir la importancia de la escalabilidad en el rendimiento [Evaluar] Lecturas: [Par05], [Par02], [PH04], [Don06], [Joh91] 	 Arquitectura superescalar. Predicción de ramificación, Ejecución especulativa, Ejecución fuera de orden. Prefetching. Procesadores vectoriales y GPU's Soporte de hardware para multiprocesamiento. Escalabilidad. Arquitecturas alternativas, como VLIW / EPIC y aceleradores y otros tipos de procesadores de propósito especial. 			
Decouras • [1 a100], [1 a102], [1 1104], [D01100], [301131]				

