



UNIVERZITET U SARAJEVU
ELEKTROTEHNIČKI FAKULTET
ODSJEK ZA AUTOMATIKU I ELEKTRONIKU

Laboratorijska vježba 4

Praktikum iz logičkog dizajna i upravljanja zasnovan na FPGA razvojnom sistemu Gowin 9k

Tarik Ćatić


U ovoj vježbi student se upoznaje sa potencijetrom i ADS1115 analogno-digitalnim konvertorom, čita analognu vrijednost putem I2C komunikacije, te je koristi za upravljanje LED bar-graom i jačinom svjetla LED diode pomoću PWM signala.

Teorijski uvod – potencijetar i ADS1115 analogno-digitalni konvertor

U okviru ove laboratorijske vježbe FPGA sistem se prvi put povezuje sa vanjskom analognom veličinom – naponom dobijenim sa potencijetra (slika 1) – koju je, prije bilo kakve digitalne obrade, potrebno pretvoriti u digitalni oblik pomoću posebnog integrisanog kola, analogno-digitalnog konvertora (engl.: *Analog-to-Digital Converter*, ADC). Za tu svrhu korišten je ADS1115 (slika 2), 16-bitni ADC modul sa I2C sučeljem (engl.: *interface*).



Slika 1: Potenciometar korišten u laboratorijskoj vježbi.



Slika 2: ADS1115 modul korišten u laboratorijskoj vježbi.

Potenciometar kao djelilac napona

Potenciometar je pasivna elektronička komponenta sa tri priključka: dva krajnja priključka spojena su na suprotne krajeve otporničke staze fiksnog otpora, dok se treći priključak (engl.: *wiper*, klizač) mehanički pomjera duž te staze, dijeleći je na dva serijski spojena otpornika R_1 i R_2 , čiji zbir ostaje konstantan ($R_1 + R_2 = R_{uk}$) nezavisno od položaja klizača [1]. Kada se na krajnje priključke dovede napon napajanja V_{DD} , na klizaču se dobija napon:

$$V_{wiper} = V_{DD} \cdot \frac{R_2}{R_1 + R_2} \quad (1)$$

gdje R_2 predstavlja dio otporničke staze između klizača i uzemljenog kraja. Iz jednačine (1) vidljivo je da napon na klizaču linearno zavisi od položaja klizača (kod linearnog, engl.: *linear-taper*, potenciometra) i kreće se u granicama od 0 V (klizač na uzemljenom kraju) do V_{DD} (klizač na kraju spojenom na napajanje). Upravo se ovo svojstvo koristi u ovoj vježbi – mehanički položaj potenciometra pretvara se u naponski nivo koji potom čita ADC.

ADS1115 – 16-bitni analogno-digitalni konvertor

ADS1115 je 16-bitni analogno-digitalni konvertor sukcesivne aproksimacije (engl.: *Successive Approximation Register*, SAR), namijenjen preciznom mjerenju malih analognih napona, sa integrisanim programabilnim pojačalom (engl.: *Programmable Gain Amplifier*, PGA), internim naponskim referentnim izvorom i internim oscilatorom, koji komunicira sa mikrokontrolerom ili FPGA uređajem putem I2C sučelja [2]. Čip posjeduje četiri analogna ulaza (A0–A3) koji se, u zavisnosti od konfiguracije, mogu koristiti u diferencijalnom režimu (mjerenje razlike napona između dva ulaza) ili u jednostrukom režimu (engl.: *single-ended*, mjerenje napona jednog ulaza u odnosu na masu) – upravo je ovaj drugi režim korišten u ovoj vježbi, sa ulazom A0.

Rezultat konverzije smješta se u 16-bitni registar, u obliku broja u dvostrukom komplementu, pri čemu se stvarni izmjereni napon V_{IN} dobija iz digitalnog koda D prema izrazu:

$$V_{IN} = \frac{D}{2^{15}} \cdot FS \quad (2)$$

gdje je FS pun opseg mjerenja (engl.: *full-scale*), određen podešavanjem programabilnog pojačala (PGA). ADS1115 nudi šest mogućih opsega PGA-a, od $\pm 6.144\text{ V}$ do $\pm 0.256\text{ V}$ – veći opseg omogućava mjerenje viših napona, dok manji opseg daje finiju rezoluciju za niže napone [2].

Način rada ADC-a (koje se podešenje PGA-a koristi, koji se ulaz mjeri, brzina uzorkovanja i sl.) određuje se upisom u 16-bitni konfiguracioni registar, čija su polja data u tabeli 1.

Tabela 1: Polja konfiguracionog registra ADS1115 korištena u ovoj vježbi [2].


Bit(i)	Polje	Korištena vrijednost	Značenje
15	OS	1	pokreni novu (single-shot) konverziju
14:12	MUX	100	A0 naspram GND (single-ended)
11:9	PGA	010	opseg $FS = \pm 2.048\text{ V}$
8	MODE	1	<i>single-shot</i> režim rada
7:5	DR	100	brzina uzorkovanja 128 SPS
4:2	COMP_*	000	komparator nije korišten
1:0	COMP_QUE	11	komparator (ALERT/RDY) onemogućen

Adresa uređaja na I2C magistrali dodatno se određuje stanjem pina ADDR – kada je taj pin spojen na masu (GND), kao u ovoj vježbi, ADS1115 odgovara na standardnu adresu 0×48 [2].

I2C komunikacija

I2C (engl.: *Inter-Integrated Circuit*) je serijski komunikacioni protokol sa dvije linije – SDA (podaci) i SCL (takt) – koje rade u režimu otvorenog kolektora (engl.: *open-drain*), uz obavezne pull-up otpornike prema naponu napajanja, čime se omogućava da više uređaja dijeli istu magistralu [3]. Komunikaciju uvijek pokreće uređaj u ulozi glavnog uređaja (engl.: *master*, u ovom slučaju FPGA), koji generiše START uslov, šalje 7-bitnu adresu uređaja praćenu bitom smjera (upis/čitanje), nakon čega svaki prenešeni bajt podređeni uređaj (engl.: *slave*, ovdje ADS1115) potvrđuje bitom potvrde (engl.: *acknowledge*, ACK); komunikacija se završava STOP uslovom, ili se, radi promjene smjera prenosa bez oslobađanja magistrale, koristi REPEATED START uslov [3]. Upravo je ova sekvenca (upis konfiguracije, čekanje, REPEATED START i čitanje rezultata) implementirana u FSM-u opisanom u narednoj sekciji.

Blok dijagram cjelokupnog sistema, koji povezuje potencijometar, ADS1115 modul, FPGA razvojni sistem i LED diode, prikazan je na slici 3.



Slika 3: Blok dijagram sistema korištenog u laboratorijskoj vježbi 4.

Struktura projekta i način spajanja

Projekat korišten u ovoj vježbi sastoji se od sljedećih fajlova:

- `i2c_ctrl.sv` – modul koji implementira I2C *master* kao konačni automat (engl.: *Finite State Machine*, FSM), realizovan isključivo na nivou logičkih signala (engl.: *bit-banging* pristup, bez posebnog Gowin IP jezgra), koji upravlja linijama SCL i SDA preko izlaza sa tri stanja (engl.: *tri-state* izlaza, `scl_oe/sda_oe`) kako bi se ostvario zahtjevani režim otvorenog kolektora (engl.: *open-drain*). Modul kontinuirano ponavlja sekvencu: upis konfiguracionog registra (tabela 1), čekanje na završetak konverzije, te čitanje 16-bitnog rezultata sa pokazivačem na registar konverzije.
- `top.sv` – najviši nivo hijerarhije za zadatak 1, koji rezultat ADC konverzije mapira na 6 ugrađenih LED dioda u vidu "trčecg" bar-grafa.
- `top_pwm.sv` – najviši nivo hijerarhije za zadatak 2, koji rezultat ADC konverzije koristi kao PWM radni ciklus (engl.: *duty cycle*) za kontinualnu regulaciju jačine svjetla LED dioda.
- `tang_nano_9k.cst` – fizičko mapiranje signala na pinove Tang Nano 9K razvojnog sistema.

Fizičko mapiranje signala na pinove Tang Nano 9K razvojnog sistema dato je u Kodu 1. Onboard LED diode su aktivne-niske (engl.: *active-low*, upaljene kada je pin postavljen na logičku nulu), dok su pinovi za I2C (31 i 32) odabrani proizvoljno između slobodnih GPIO pinova pločice, s obzirom na to da FPGA ne posjeduje namjensku hardversku I2C perifernu jedinicu vezanu za tačno određene pinove.

Kod 1 Fizičko mapiranje pinova za laboratorijsku vježbu 4 (`tang_nano_9k.cst`).

```

IO_LOC   "clk" 52;
IO_PORT  "clk" IO_TYPE=LVC MOS33 PULL_MODE=UP;

IO_LOC   "areset_n" 4;
IO_PORT  "areset_n" IO_TYPE=LVC MOS18 PULL_MODE=UP;
  
```


```

IO_LOC    "led[0]" 10;
IO_PORT   "led[0]" IO_TYPE=LVC MOS18 PULL_MODE=NONE;
IO_LOC    "led[1]" 11;
IO_PORT   "led[1]" IO_TYPE=LVC MOS18 PULL_MODE=NONE;
IO_LOC    "led[2]" 13;
IO_PORT   "led[2]" IO_TYPE=LVC MOS18 PULL_MODE=NONE;
IO_LOC    "led[3]" 14;
IO_PORT   "led[3]" IO_TYPE=LVC MOS18 PULL_MODE=NONE;
IO_LOC    "led[4]" 15;
IO_PORT   "led[4]" IO_TYPE=LVC MOS18 PULL_MODE=NONE;
IO_LOC    "led[5]" 16;
IO_PORT   "led[5]" IO_TYPE=LVC MOS18 PULL_MODE=NONE;

IO_LOC    "i2c_sda" 31;
IO_PORT   "i2c_sda" IO_TYPE=LVC MOS33;
IO_LOC    "i2c_scl" 32;
IO_PORT   "i2c_scl" IO_TYPE=LVC MOS33;

```

Fizičko spajanje komponenti prikazano je na slici 4. Potencijometar i ADS1115 modul napajaju se sa istog 3.3V izvora kao i sama FPGA pločica (a ne sa 5V), čime se osigurava da napon na analognom ulazu A0 nikada ne pređe naponski nivo VDD samog ADS1115 modula, što je neophodno kako mjerenje ne bi prekoračilo dozvoljene granice ADC-a.



Slika 4: Šema spajanja potencijometra, ADS1115 modula i Tang Nano 9K razvojnog sistema.

Zadatak 1 – LED bar-graf upravljan potencijetrom

U okviru prvog zadatka potrebno je ostvariti da broj upaljenih LED dioda prati napon očitani sa potencijetrom – pri minimalnom naponu (potencijetar okrenut do kraja u jednom smjeru) sve diode su ugašene, dok pri maksimalnom naponu (potencijetar okrenut do kraja u drugom smjeru) svih šest dioda svijetli, sa postepenim, "trčećim" paljenjem preostalih dioda za međuvrijednosti napona.

Kako je rezultat konverzije ADS1115 pri odabranom PGA opsegu ($FS = 2.048\text{ V}$, tabela 1) 15-bitni pozitivan broj (bit 15 služi kao znak, a pri jednostrukom mjerenju naspram mase on je uvijek 0 za očekivane pozitivne napone), taj opseg $[0, 2^{15} - 1]$ podijeljen je na šest jednakih dijelova, po jedan za svaku diodu, prema pragovima datim u tabeli 2. Dioda i se pali kada digitalni kod D (nakon ograničavanja eventualnih malih negativnih vrijednosti, nastalih usljed šuma blizu 0V, na nulu) dostigne ili premaši prag TH_i :

$$\text{led_on}[i] = (D \geq TH_i), \quad TH_i = \left\lceil \frac{i}{6} \cdot (2^{15} - 1) \right\rceil, \quad i = 1, \dots, 6 \quad (3)$$

Tabela 2: Pragovi paljenja LED dioda (zadatak 1).

Dioda	Prag TH_i	Udio punog opsega
led[0]	5461	1/6
led[1]	10922	2/6
led[2]	16384	3/6
led[3]	21845	4/6
led[4]	27306	5/6
led[5]	32767	6/6 (puni opseg)

Ovakav način poređenja (umjesto npr. direktnog dekodera) daje efekat "trčećeg svjetla" – kako se ulazni napon povećava, diode se pale redom jedna za drugom, a kako se smanjuje, gase se istim redoslijedom obrnuto.

Implementacija ovog zadatka data je u Kodu 2. Modul `i2c_ctrl` (opisan u sekciji) instanciran je nepromijenjen; `top` modul dodatno generiše takt za I2C FSM, vrši tri-state upravljanje linijama SCL/SDA, i implementira logiku bar-grafa iz jednačine (3).

Kod 2 SystemVerilog implementacija zadatka 1 – LED bar-graf upravljan potencijetrom (`top.sv`).

```
1 module top (
2     input logic clk,           // Tang Nano 9K onboard 27 MHz
3     input logic areset_n,      // active-low reset button (S1)
4     inout wire i2c_scl,        // to ADS1115 SCL (needs an external/
5     inout wire i2c_sda,        // to ADS1115 SDA (needs an external/
6     // onboard pull-up)
7     // onboard pull-up)
```

```

8      output logic [5:0] led      // onboard LEDs, active-low -> pins
          10,11,13,14,15,16
9  );
10
11  // -----
12  // ~400 kHz strobe that paces the I2C bit-banging FSM
13  // -----
14  logic [26:0] brojac;
15  logic strobe_400kHz;
16
17  always_ff @(negedge areset_n or posedge clk) begin
18      if (areset_n == 1'b0) begin
19          brojac      <= 27'd0;
20          strobe_400kHz <= 1'b0;
21      end else begin
22          brojac <= brojac + 27'd1;
23          if (brojac == 27'd68) begin
24              strobe_400kHz <= 1'b1;
25              brojac      <= 27'd0;
26          end else begin
27              strobe_400kHz <= 1'b0;
28          end
29      end
30  end
31
32  // -----
33  // ADS1115 read: single-ended AIN0 vs GND, PGA = +-2.048V, single
          -shot.
34  // start_transaction is tied high so it re-triggers continuously,
35  // i.e. it just keeps polling the potentiometer forever.
36  // -----
37  logic transaction_done;
38  logic [15:0] result_16;
39
40  logic scl_oe, scl_di, sda_oe, sda_di;
41
42  i2c_ctrl u_i2c_ads1115 (
43      .clk          (clk),
44      .strobe_400kHz (strobe_400kHz),
45      .areset_n     (areset_n),
46      .start_transaction(1'b1),
47      .pause_duration  (16'hFFFF),
48      .transaction_done (transaction_done),
49      .scl_oe          (scl_oe),
50      .scl_di          (scl_di),
51      .sda_oe          (sda_oe),
52      .sda_di          (sda_di),
53      .result_16       (result_16)
54  );
55
56  assign i2c_scl = scl_oe ? 1'b0 : 1'bz;

```

```

57     assign scl_di  = i2c_scl;
58
59     assign i2c_sda = sda_oe ? 1'b0 : 1'bz;
60     assign sda_di  = i2c_sda;
61
62     // -----
63     // ADC code -> 6-LED bargraph
64     // -----
65     logic [15:0] adc_mag;
66     assign adc_mag = result_16[15] ? 16'd0 : result_16;
67
68     localparam logic [15:0] TH1 = 16'd5461;
69     localparam logic [15:0] TH2 = 16'd10922;
70     localparam logic [15:0] TH3 = 16'd16384;
71     localparam logic [15:0] TH4 = 16'd21845;
72     localparam logic [15:0] TH5 = 16'd27306;
73     localparam logic [15:0] TH6 = 16'd32767;
74
75     logic [5:0] led_on;
76
77     assign led_on[0] = (adc_mag >= TH1);
78     assign led_on[1] = (adc_mag >= TH2);
79     assign led_on[2] = (adc_mag >= TH3);
80     assign led_on[3] = (adc_mag >= TH4);
81     assign led_on[4] = (adc_mag >= TH5);
82     assign led_on[5] = (adc_mag >= TH6);
83
84     assign led = ~led_on;    // onboard LEDs are active-low (0 = lit)
85
86 endmodule

```

U nastavku je detaljnije opisana uloga pojedinih dijelova koda datog u Kodu 2.

Ulazno-izlazni portovi modula `top` direktno odgovaraju fizičkim signalima sa slike 4: `clk` je onboard takt od 27 MHz, `areset_n` je aktivno-niski signal reseta sa tastera S1, `i2c_scl` i `i2c_sda` su dvosmjerni (inout) signali ka ADS1115 modulu, dok je `led[5:0]` izlaz ka šest ugrađenih, aktivno-niskih LED dioda.

Prvi blok koda (brojač `brojac` i registar `strobe_400kHz`) generiše periodični impuls u trajanju jednog takta, koji se ponavlja svakih 69 taktova 27 MHz oscilatora ($27\text{MHz}/69 \approx 391\text{kHz}$). Ovaj signal, nazvan `strobe_400kHz`, koristi se kao vremenska baza za modul `i2c_ctrl`: umjesto da FSM tog modula radi direktno na 27 MHz, on napreduje kroz svoja stanja tek kada je `strobe_400kHz` aktivan, čime se ostvaruje I2C brzina komunikacije reda veličine nekoliko stotina kHz, u skladu sa standardom [3].

Modul `i2c_ctrl` instanciran je kao `u_i2c_ads1115`, sa nepromijenjenom internom implementacijom u odnosu na opis iz sekcije . Ulaz `start_transaction` vezan je trajno na logičku jedinicu, čime se FSM tjera da nakon svakog završenog ciklusa (upis konfiguracije, čitanje, čitanje rezultata) odmah iznova započne novi – efektivno se ostvaruje kontinualno, neprekidno očitavanje potencijometra bez potrebe za eksternim okidanjem. Ulaz `pause_duration` određuje koliko dugo FSM čeka između upisa konfiguracionog registra i čitanja rezultata, kako bi se ADS1115 osiguralo dovoljno vremena da završi *single-shot* konverziju. Izlaz `transaction_done`


generiše modul `i2c_ctrl` da signalizira kraj jedne transakcije, ali ga `top` modul u ovom zadatku ne koristi dalje (rezultat `result_16` se čita kontinualno, pa nije neophodno detektovati tačan trenutak ažuriranja). Signali `scl_oe/sda_oe` predstavljaju izlazne signale omogućavanja (aktivni kada modul želi liniju povući na masu), dok `scl_di/sda_di` predstavljaju digitalne ulaze kojima modul očitava trenutno stanje linija (neophodno, između ostalog, za očitavanje ACK bita i za detekciju eventualnog *clock stretching*-a od strane ADS1115).

Dvije linije koda oblika `assign i2c_scl = scl_oe ? 1'b0 : 1'bz;` realizuju traženi režim otvorenog kolektora: kada modul `i2c_ctrl` želi liniju postaviti na logičku nulu, izlaz se aktivno postavlja na 0; u suprotnom, izlaz se prebacuje u visoku impedansu (`1'bz`), čime linija ostaje slobodna da je, preko vanjskog pull-up otpornika, vrati na logičku jedinicu. Ista linija se odmah zatim (`assign scl_di = i2c_scl;`) vraća nazad kao ulaz u modul `i2c_ctrl`, tako da FSM u svakom trenutku može očitati stvarno stanje linije, bez obzira na to da li je trenutno postavlja on sam ili neki drugi uređaj na magistrali. Analogno je realizovana i linija `i2c_sda`.

Drugi dio koda obrađuje 16-bitni rezultat konverzije, `result_16`, koji stiže iz modula `i2c_ctrl` u obliku broja u dvostrukom komplementu. Linija `assign adc_mag = result_16[15] ? 16'd0 : result_16;` osigurava da, ukoliko bi zbog šuma blizu 0V konverzija povremeno dala vrlo mali negativan broj (bit 15 postavljen na 1), takva vrijednost bude odsječena na nulu, umjesto da se – usljed tumačenja bita 15 kao dijela magnitude – pogrešno protumači kao ogroman pozitivan broj, što bi trenutno upalilo sve LED diode. Konstante TH1–TH6 predstavljaju šest pragova iz tabele 2, izračunatih prema jednačini (3). Šest linija oblika `assign led_on[i] = (adc_mag >= THi);` nezavisno poredi trenutnu magnitudu `adc_mag` sa svakim od pragova, čime se dobija tzv. termometarski kod: kako `adc_mag` raste, biti u `led_on` se pale redom od najnižeg ka najvišem, nikada u proizvoljnom redoslijedu, što i proizvodi traženi efekat "trčećeg svjetla". Konačno, linija `assign led = ~led_on;` invertuje sve bitove, jer su ugrađene LED diode aktivno-niske – logička jedinica u `led_on` (dioda treba da svijetli) mora se pretvoriti u logičku nulu na samom izlazu `led` da bi dioda zaista bila upaljena.

Testiranje

S obzirom na to da bi vjerna simulacija modula `i2c_ctrl` zahtijevala izradu potpunog bihevioralnog modela ADS1115 slave uređaja (uključujući odziv na START/STOP uslove, ACK/NACK signalizaciju i internu logiku konverzije), što znatno prevazilazi okvir ove vježbe, ispravnost implementacije je – nakon provjere sinteze i internog FSM-a – verifikovana direktno na fizičkom sistemu, spojenom prema šemi datoj na slici 4: promjenom položaja potencijometra i posmatranjem broja upaljenih LED dioda potvrđeno je da se implementacija ponaša u skladu sa jednačinom (3). Rezultat koji se dobije nakon prebacivanja koda na fizički hardver je vidljiv na slici 5.



Slika 5: Broj upaljenih LED dioda kontinualno prati položaj potencijometra.

Zadatak 2 – Upravljanje jačinom svjetla LED diode pomoću PWM-a


Drugi zadatak zahtijeva da se potencijetrom kontinualno upravlja *jačinom* svjetla LED diode, a ne samo brojem upaljenih dioda – pri minimalnom naponu dioda je potpuno ugašena, pri maksimalnom svijetli punom jačinom, a za međuvrijednosti napona svijetli proporcionalno smanjenim intenzitetom.

FPGA izlazni pinovi su, za razliku od analognog izlaza, isključivo digitalni (dvije moguće vrijednosti napona), pa se kontinualna promjena jačine svjetla ne može ostvariti direktno. Umjesto toga koristi se pulsno-širinska modulacija (engl.: *Pulse Width Modulation*, PWM) – tehnika kojom se izlazni signal vrlo brzo prekida između logičke jedinice i nule, pri čemu se udio vremena provedenog u stanju "upaljeno" naziva radni ciklus (engl.: *duty cycle*) [4]:

$$D_{uty} = \frac{t_{ON}}{T} \times 100\% \quad (4)$$

Ukoliko je frekvencija prekidanja dovoljno visoka (u praksi, iznad otprilike 100 Hz, daleko iznad praga treperenja koji ljudsko oko može percipirati), LED dioda se ne doima kao da treperi, već kao da svijetli kontinualnom, prividno analognom jačinom, proporcionalnom radnom ciklusu [4]. Princip je ilustriran na slici 6, za tri karakteristične vrijednosti radnog ciklusa.

Princip PWM upravljanja jačinom svjetla LED diode (perioda PWM signala: T)



Slika 6: Princip PWM upravljanja jačinom svjetla LED diode za tri različita radna ciklusa.

U implementaciji je iskorišten 8-bitni brojač koji se neprekidno inkrementira, čime se dobija period od 256 taktova ($\approx 105\text{ kHz}$ pri taktu od 27 MHz – daleko iznad granice vidljivog treperenja). Radni ciklus $duty \in [0, 255]$ dobija se uzimanjem gornjih 8 bita 15-bitne magnitute ADC rezultata (`adc_mag[14:7]`), čime se, zbog istog efekta saturacije ADC-a opisanog u zadatku 1, puna jačina svjetla ($duty \approx 255$) pouzdano dostiže tačno na fizičkom maksimumu potencijometra. LED dioda svijetli (aktivna-niska) onoliko taktova unutar perioda koliko iznosi $duty$:

$$pwm_on = (pwm_cnt < duty) \quad (5)$$

Implementacija ovog zadatka data je u Kodu 3. I2C dio koda (generisanje takta, instanciranje modula `i2c_ctrl`, tri-state upravljanje SCL/SDA linijama) identičan je zadatku 1; jedina razlika je u načinu na koji se rezultat ADC konverzije koristi za upravljanje LED diodama – umjesto poređenja sa šest pragova, generiše se jedan PWM signal koji istovremeno pokreće svih šest ugrađenih LED dioda.

Kod 3 SystemVerilog implementacija zadatka 2 – upravljanje jačinom svjetla LED diode pomoću PWM-a (`top_pwm.sv`).

```

1 module top (
2     input logic clk,           // Tang Nano 9K onboard 27 MHz
3     input logic areset_n,      // active-low reset button (S1)
4     inout wire i2c_scl,        // to ADS1115 SCL (needs an external/
5     inout wire i2c_sda,        // to ADS1115 SDA (needs an external/
6     // onboard pull-up)
7 
```

```

8      output logic [5:0] led      // onboard LEDs, active-low -> pins
          10,11,13,14,15,16
9  );
10
11  // -----
12  // ~400 kHz strobe that paces the I2C bit-banging FSM (unchanged)
13  // -----
14  logic [26:0] brojac;
15  logic strobe_400kHz;
16
17  always_ff @(negedge areset_n or posedge clk) begin
18      if (areset_n == 1'b0) begin
19          brojac      <= 27'd0;
20          strobe_400kHz <= 1'b0;
21      end else begin
22          brojac <= brojac + 27'd1;
23          if (brojac == 27'd68) begin
24              strobe_400kHz <= 1'b1;
25              brojac      <= 27'd0;
26          end else begin
27              strobe_400kHz <= 1'b0;
28          end
29      end
30  end
31
32  // -----
33  // ADS1115 read: single-ended AIN0 vs GND, PGA = +-2.048V, single
          -shot.
34  // Unchanged from the bargraph version -- same wiring (pot +
          ADS1115
35  // both on 3.3V, wiper straight into A0, no divider).
36  // -----
37  logic transaction_done;
38  logic [15:0] result_16;
39
40  logic scl_oe, scl_di, sda_oe, sda_di;
41
42  i2c_ctrl u_i2c_ads1115 (
43      .clk          (clk),
44      .strobe_400kHz (strobe_400kHz),
45      .areset_n     (areset_n),
46      .start_transaction(1'b1),
47      .pause_duration  (16'hFFFF),
48      .transaction_done (transaction_done),
49      .scl_oe         (scl_oe),
50      .scl_di         (scl_di),
51      .sda_oe         (sda_oe),
52      .sda_di         (sda_di),
53      .result_16      (result_16)
54  );
55

```


```

56  assign i2c_scl = scl_oe ? 1'b0 : 1'bz;
57  assign scl_di  = i2c_scl;
58
59  assign i2c_sda = sda_oe ? 1'b0 : 1'bz;
60  assign sda_di  = i2c_sda;
61
62  // -----
63  // ADC code -> 8-bit PWM duty cycle (LED brightness)
64  // -----
65  logic [15:0] adc_mag;
66  assign adc_mag = result_16[15] ? 16'd0 : result_16;
67
68  logic [7:0] duty;
69  assign duty = adc_mag[14:7];
70
71  // Free-running 8-bit counter -> PWM period = 256 clk cycles
72  // (~105 kHz @ 27 MHz).
73  logic [7:0] pwm_cnt;
74
75  always_ff @(negedge areset_n or posedge clk) begin
76      if (areset_n == 1'b0) begin
77          pwm_cnt <= 8'd0;
78      end else begin
79          pwm_cnt <= pwm_cnt + 8'd1;
80      end
81  end
82
83  logic pwm_on;
84  assign pwm_on = (pwm_cnt < duty); // '1' for 'duty' out of
85  // every 256 cycles
86
87  // Drive all 6 onboard LEDs together (active-low).
88  assign led = {6{~pwm_on}};
89
90  endmodule

```

Testiranje

Kao i u zadatku 1, verifikacija je izvršena direktno na fizičkom hardveru, iz istog razloga navedenog u sekciji 1 (složenost potpunog bihevioralnog modela ADS1115 slave uređaja potrebnog za simulaciju). Pomjeranjem potenciometra od jednog kraja hoda do drugog, jačina svjetla svih šest LED dioda glatko raste od potpuno ugašenog do punog intenziteta, bez vidljivog treperenja, u skladu sa jednačinama (4)–(5). Rezultat je prikazan na slici 7.



Slika 7: Jačina svjetla LED dioda kontinualno prati položaj potencijometra.

Literatura

- [1] SparkFun Electronics, “Voltage dividers”, SparkFun Learn, dostupno na: <https://learn.sparkfun.com/tutorials/voltage-dividers/all>
- [2] Texas Instruments, “ADS111x ultra-small, low-power, I2C-compatible, 860-SPS, 16-bit ADCs with internal reference, oscillator, and programmable comparator”, Texas Instruments, Datasheet SBAS444E, Dec. 2024, dostupno na: <https://www.ti.com/lit/ds/symlink/ads1115.pdf>
- [3] NXP Semiconductors, “UM10204: I2C-bus specification and user manual”, NXP Semiconductors, User manual UM10204, Oct. 2021, dostupno na: <https://www.nxp.com/docs/en/user-guide/UM10204.pdf>
- [4] SparkFun Electronics, “Pulse width modulation”, SparkFun Learn, dostupno na: <https://learn.sparkfun.com/tutorials/pulse-width-modulation/all>