



# FACULTAD DE INGENIERIA

Universidad de Buenos Aires

Curso de Especialización en Sistemas  
Embebidos

Circuitos Lógicos Programables  
12va Cohorte  
2021

***Trabajo Práctico Final***

Alumno:  
Cristian Trinidad

## Historial de cambios

Fecha	Versión	Cambio
17/04/2021	1.0	Versión Inicial

# Índice

1	Introducción	4
1.1	Propósito	4
1.2	Alcance	4
2	Breve descripción del display	5
2.1	Interfaz de E/S	5
2.2	Modos de comunicación	5
2.3	Rutina de inicialización	7
2.4	LCD Timing	8
3	Implementación	10
3.1	Introducción	10
3.2	Interfaz de E/S del módulo lcd_controller	10
3.3	Constantes para instrucciones	11
3.4	Constantes para temporización	12
3.5	Arquitectura del módulo lcd_controller	13
3.6	Máquina de estados principal	13
3.7	Interfaz de E/S del módulo lcd_write	15
3.8	Máquina de estado del módulo lcd_write	17
4	Simulaciones	18
4.1	Salida de reset e inicialización (modo 4-bits)	18
4.2	Espera de 40ms (medición)	19
4.3	Espera de 5ms después de primer instrucción SET (data out = 0x30)	19
4.4	Escritura de un carácter en modo 4-bits	20
4.5	Escritura de una instrucción/función en modo 4-bits	21
4.6	Escritura de un carácter en modo 8-bits	22
4.7	Escritura de una instrucción/función en modo 8-bits	23
5	Implementación en Quartus	24
5.1	Esquemático	24
5.2	Pines de entrada/salida	25
5.3	Warnings	27
5.4	Recursos de la FPGA	29
5.5	Simulaciones en FPGA	33
5.5.1	Salida de reset, inicialización (modo 4-bits) y espera de 40ms	33
5.5.2	Zoom secuencia de inicialización	34
5.5.3	Escritura de un carácter en modo 4-bits	35
5.5.4	Escritura de una instrucción/función en modo 4-bits	36

# 1 Introducción

## 1.1 Propósito

En este trabajo se propone implementar un driver para un display alfanumérico con controlador Hitachi HD44780. Para tal fin, se va a utilizar el kit de desarrollo DE1-SoC rev C que contiene una FPGA de Altera Cyclone V modelo 5CSEMA5F31C6N.

## 1.2 Alcance

Se implementará:

1. Las rutinas de inicialización del display para 4 y 8-bits. Se utilizarán macros que pueden ser modificadas para cambiar las opciones de inicialización.
2. Posibilidad de operar el display con interface de 4-bits o 8-bits a través de un parámetro al bloque principal.
3. Escritura de un carácter.
4. Función de posicionamiento del cursor en el display.
5. Se puede configurar el tamaño del display a utilizar por medio de parámetros en el bloque principal.

Este controlador fue implementado en software usando C en el ESP32, ya que es parte de mi trabajo final, por lo tanto lo voy a utilizar como guía para implementar en hardware (VHDL) rutinas que realicen la misma funcionalidad.

La inicialización del display ocurre automáticamente después del reset del driver. Luego de esto, el bloque que lo instancia puede escribir caracteres y/o posicionar el cursor donde se desee escribir.

El driver cuenta con una salida de busy para indicar que se está inicializando o procesando algún pedido.

## 2 Breve descripción del display

### 2.1 Interfaz de E/S

Pin	Símbolo	Función
1	VSS	Power Ground
2	VDD	Power supply for logic circuit(+5V)
3	V0	For LCD drive voltage (variable)
4	RS(C/D)	H: Display Data, L: Display Instruction
5	R/W	H: Data Read (LCM to MPU) ; L: Data Write (MPU to LCM)
6	EN	Enable signal. Write mode (R/W = L) data of DB<0:7> is latched at the falling edge of E. Read mode (R/W = H) DB<0:7> appears the reading data while E is at high level
7-14	DB0-DB7	Data bus
15	A	Power for LED Backlight (+V)
16	K	Power for LED Backlight (Ground)

El display cuenta con una interfaz paralela de 8-bits (DB0-7) la cual puede ser utilizada en formato 4-bits haciendo 2 escrituras o lecturas.

### 2.2 Modos de comunicación

Para utilizar el display se cuenta con 2 tipos de operaciones, las cuales se diferencian por el bit de salida RS:

1. Escribir/Leer una Instrucción (Display Instruction)
2. Escribir/Leer un carácter (Display Data)

En trabajo solo se realizan rutinas de escrituras, por lo cual la señal R/W quedara siempre en bajo.

#### **Escribir/Leer una Instrucción:**

Se utiliza para inicializar el display, setear el modo de operación 4/8-Bits, activar/desactivar el blinking, posicionar el cursor en el display, etc. En estas operaciones el bit RS se debe poner a 0. En la siguiente tabla se muestran las instrucciones disponibles:

## Trabajo práctico Final

Instruction	Code										Description	Execution Time (max) (when $f_{cp}$ or $f_{osc}$ is 270 kHz)	
	RS	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0			
Clear display	0	0	0	0	0	0	0	0	0	1	Clears entire display and sets DDRAM address 0 in address counter.		
Return home	0	0	0	0	0	0	0	0	0	1	—	Sets DDRAM address 0 in address counter. Also returns display from being shifted to original position. DDRAM contents remain unchanged.	1.52 ms
Entry mode set	0	0	0	0	0	0	0	0	1	I/D	S	Sets cursor move direction and specifies display shift. These operations are performed during data write and read.	37 $\mu$ s
Display on/off control	0	0	0	0	0	0	0	1	D	C	B	Sets entire display (D) on/off, cursor on/off (C), and blinking of cursor position character (B).	37 $\mu$ s
Cursor or display shift	0	0	0	0	0	0	1	S/C	R/L	—	—	Moves cursor and shifts display without changing DDRAM contents.	37 $\mu$ s
Function set	0	0	0	0	0	1	DL	N	F	—	—	Sets interface data length (DL), number of display lines (N), and character font (F).	37 $\mu$ s
Set CGRAM address	0	0	0	1	ACG	ACG	ACG	ACG	ACG	ACG	ACG	Sets CGRAM address. CGRAM data is sent and received after this setting.	37 $\mu$ s
Set DDRAM address	0	0	1	ADD	ADD	ADD	ADD	ADD	ADD	ADD	ADD	Sets DDRAM address. DDRAM data is sent and received after this setting.	37 $\mu$ s
Read busy flag & address	0	1	BF	AC	AC	AC	AC	AC	AC	AC	AC	Reads busy flag (BF) indicating internal operation is being performed and reads address counter contents.	0 $\mu$ s

Instruction	Code										Description	Execution Time (max) (when $f_{cp}$ or $f_{osc}$ is 270 kHz)
	RS	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0		
Write data to CG or DDRAM	1	0	Write data								Writes data into DDRAM or CGRAM.	37 $\mu$ s $t_{ADD} = 4 \mu$ s*
Read data from CG or DDRAM	1	1	Read data								Reads data from DDRAM or CGRAM.	37 $\mu$ s $t_{ADD} = 4 \mu$ s*

En este trabajo se van a realizar las siguientes operaciones para la inicialización del display:

- Función Set: LCD\_FUNCTIONSET
- Display ON/OFF control: LCD\_DISPLAYCONTROL
- Clear display: LCD\_CLEARDISPLAY
- Entry mode set: LCD\_ENTRYMODESET

Y luego se implementa una función adicional para posicionar el cursor en el display:

*Trabajo práctico Final*

- Set DDRAM address: LCD\_SETDDRAMADDR


Las instrucciones, parámetros y tiempos asociados a estos se agregaron como constantes en el archivo lcd\_controller.vhd. Notar que las instrucciones pueden tomar diferentes tiempos en ser ejecutados.

**Escribir/Leer un carácter.**


Se utiliza para escribir los caracteres en formato ASCII propiamente dicho. En esta operación el bit RS se debe poner a 1.

## 2.3 Rutina de inicialización

Se implementan las siguientes secuencias de inicialización para 8 y 4-bits:



**Figure 23 8-Bit Interface**


*Trabajo práctico Final***Figure 24 4-Bit Interface**

Los pasos de inicialización son similares salvo por que en el modo de 4-bits se manda la función SET 4 veces y en el de 8-bits 3 veces en los primeros pasos de la inicialización.

## 2.4 LCD Timing

Se debieron tener en cuenta los tiempos más importantes para lograr el trabajo. Los tiempos se agregaron como constantes en los archivos `lcd_controller.vhd` y `lcd_write.vhd`.



*Trabajo práctico Final***Timing Characteristics****Figure 25 Write Operation**

## 3 Implementación


### 3.1 Introducción

El sistema está compuesto por 2 módulos: `lcd_controller` y `lcd_write`.

El módulo `lcd_controller` es el módulo top-level el cual contiene una máquina de estados que ordenadamente inicializa el display y luego queda lista para aceptar instrucciones o caracteres.

Este módulo principal instancia al módulo `lcd_write` que se encarga de resolver la interfaz física con el display, básicamente el manejo de las señales RS, EN y DB0-7.

### 3.2 Interfaz de E/S del módulo `lcd_controller`



entity `lcd_controller` is

generic (

MODE\_8\_BITS : `std_logic` := '1'; -- 8-bits or 4-bits

LCD\_COLUMNS : `std_logic_vector`(4 `downto` 0) := "10100"; -- 20

LCD\_ROWS : `std_logic_vector`(1 `downto` 0) := "11"; -- 4

FREQ : `integer` := 1 -- system clock frequency in MHz

);

port (

clk : `in std_logic`; --system clock

rst : `in std_logic`; --reset

new\_data : `in std_logic`; --new data\_in valid

data\_in : `in std_logic_vector`(7 `downto` 0); --data

new\_goto : `in std_logic`; --new column and row valid

column : `in std_logic_vector`(4 `downto` 0); -- characters in a row

*Trabajo práctico Final*

```

row : in std_logic_vector(1 downto 0); -- row number
busy : out std_logic; --lcd controller busy
rw, rs, en : out std_logic; --read/write, setup/data, and enable for lcd
data_out : out std_logic_vector(7 downto 0)); --data output to LCD
end;
```

**Genéricos/parámetros:**

MODE\_8\_BITS: se utiliza para configurar el modo de operación en 4 u 8-bits.

LCD\_COLUMNS: número de columnas/caracteres del display a utilizar.

LCD\_ROWS: número de filas del display a utilizar.

FREQ. Frecuencia de operación del bloque, se utiliza para calcular los tiempos de espera.

**Entradas:**

*clk*: señal de reloj del bloque.

*rst*: señal de reset.

*new\_data*: nuevo carácter valido en el puerto data\_in.

*data\_in*: carácter ASCII a escribir.

*new\_goto*: nuevo pedido de posicionamiento del cursor a través de column y row.

*column*: columna donde se desea posicionar el cursor.

*row*: fila donde se desea posicionar el cursor.

**Salidas:**

*busy*: controlador ocupado.

*rw, rs, en*: señales de control al display LCD.

*data\_out*: salida paralelo al display LCD.

### 3.3 Constantes para instrucciones

Instrucciones disponibles en el display:

-- LCD commands

```

constant LCD_CLEARDISPLAY : std_logic_vector(7 downto 0) := "00000001";
constant LCD_RETURNHOME : std_logic_vector(7 downto 0) := "00000010";
constant LCD_ENTRYMODESET : std_logic_vector(7 downto 0) := "00000100";
constant LCD_DISPLAYCONTROL : std_logic_vector(7 downto 0) := "00001000";
constant LCD_CURSORSHIFT : std_logic_vector(7 downto 0) := "00010000";
constant LCD_FUNCTIONSET : std_logic_vector(7 downto 0) := "00100000";
constant LCD_SETCGRAMADDR : std_logic_vector(7 downto 0) := "01000000";
constant LCD_SETDDRAMADDR : std_logic_vector(7 downto 0) := "10000000";
```

Como se comentó se implementan 5 instrucciones:

- Function Set: LCD\_FUNCTIONSET
- Display ON/OFF control: LCD\_DISPLAYCONTROL
- Clear display: LCD\_CLEARDISPLAY

*Trabajo práctico Final*

- Entry mode set: LCD\_ENTRYMODESET
- Set DDRAM address: LCD\_SETDDRAMADDR

De estos, solo los 3 primeros aceptan parámetros/flags predefinidos los cuales se muestran a continuación:

-- flags for function set

```
constant LCD_8BITMODE : std_logic_vector(7 downto 0) := "00010000";
constant LCD_4BITMODE : std_logic_vector(7 downto 0) := "00000000";
constant LCD_2LINE : std_logic_vector(7 downto 0) := "00001000";
constant LCD_1LINE : std_logic_vector(7 downto 0) := "00000000";
constant LCD_5x10DOTS : std_logic_vector(7 downto 0) := "00000100";
constant LCD_5x8DOTS : std_logic_vector(7 downto 0) := "00000000";
```

-- flags for display entry mode

```
constant LCD_ENTRYRIGHT : std_logic_vector(7 downto 0) := "00000000";
constant LCD_ENTRYLEFT : std_logic_vector(7 downto 0) := "00000010";
constant LCD_ENTRYSHIFT : std_logic_vector(7 downto 0) := "00000001";
constant LCD_ENTRYNOSHIFT : std_logic_vector(7 downto 0) := "00000000";
```

-- flags for display on/off control

```
constant LCD_DISPLAYON : std_logic_vector(7 downto 0) := "00000100";
constant LCD_DISPLAYOFF : std_logic_vector(7 downto 0) := "00000000";
constant LCD_CURSORON : std_logic_vector(7 downto 0) := "00000010";
constant LCD_CURSOROFF : std_logic_vector(7 downto 0) := "00000000";
constant LCD_BLINKON : std_logic_vector(7 downto 0) := "00000001";
constant LCD_BLINKOFF : std_logic_vector(7 downto 0) := "00000000";
```

### 3.4 Constantes para temporización

Se definieron las siguientes constantes para ser usadas en el contador de tiempos para satisfacer el timing requerido por el display:

-- LCD delay Times

```
constant LCD_POWER_UP_WAIT_US : integer := 40000 * FREQ; -- Wait for more than 40
ms after VCC rises to 2.7 V
constant LCD_STARTUP_WAIT_1_US : integer := 5000 * FREQ; -- Wait for more than 4.1
ms
constant LCD_STARTUP_WAIT_2_US : integer := 150 * FREQ; -- Wait for more than 100
µs
constant LCD_LOW_WAIT_US : integer := 25 * FREQ; -- 25 us
constant LCD_HIGH_WAIT_US : integer := 100 * FREQ; -- 100 us
constant LCD_CMD_WAIT_US : integer := 110 * FREQ; -- Wait time for every command
45 us
constant LCD_CLR_DISP_WAIT_US : integer := 3000 * FREQ; -- Clear Display 3 ms
constant LCD_RET_HOME_WAIT_US : integer := 2000 * FREQ; -- Return Home 1.52 ms
```

## 3.5 Arquitectura del módulo lcd\_controller

El módulo implementado tiene básicamente 2 grandes partes:

- Una máquina de estados para controlar la inicialización del display y el posterior envío de caracteres o pedidos de posicionamiento del cursor.
- Instancia al módulo lcd\_write. Este módulo se utiliza para manejar las señales que se envían al display (rw, rs, en y data\_out) de forma tal de hacerlas independientes de la máquina de estados previamente descrita.

## 3.6 Máquina de estados principal

En la figura de la próxima página se muestra la máquina de estados utilizada en el bloque lcd\_controller.

### **Estados:**

```
type state_t is (POWER_UP, INIT_1, INIT_2, INIT_3, FUNCTIONSET_4_BITS,  
FUNCTIONSET, DISPLAYCONTROL, LCD_CLEAR, ENTRYMODESET, WAITING,  
READY);
```

La máquina de estados se va recorriendo en el orden mostrado a continuación:

POWER\_UP

INIT\_1

INIT\_2

INIT\_3

FUNCTIONSET\_4\_BITS

FUNCTIONSET


DISPLAYCONTROL

LCD\_CLEAR

ENTRYMODESET

READY

Siempre pasando por el estado WAITING donde se tiene el contador para esperar los tiempos de inicialización entre instrucciones/envío de caracteres.



*Máquina de estados principal*

*Trabajo práctico Final***Descripción de estados:**

WAITING: estado utilizado para realizar todas la esperas de tiempos necesarios.

*Estados del proceso de inicialización:*

- POWER\_UP: espera de 40 ms (LCD\_POWER\_UP\_WAIT\_US) especificada en el datasheet del controlador para esperar a VCC. Luego ir a WAITING y luego a INIT\_1.
- INIT\_1: primera instrucción SET y espera de al menos 4.1 ms (LCD\_STARTUP\_WAIT\_1\_US, se esperan 5ms). Luego ir a WAITING y luego a INIT\_2.
- INIT\_2: segunda instrucción SET y espera de al menos 100us (LCD\_STARTUP\_WAIT\_2\_US). Luego ir a WAITING y luego a INIT\_3.
- INIT\_3: tercera instrucción SET y espera de un a normal (LCD\_CMD\_WAIT\_US). Ir a WAITING y luego a FUNCTIONSET\_4\_BITS si el controlador está configurado en 4bits o ir a FUNCTIONSET si está en 8-bits.
- FUNCTIONSET\_4\_BITS: cuarta instrucción SET para modo de 4-bits y espera de una instrucción normal. Ir a WAITING y luego a FUNCTIONSET.
- FUNCTIONSET: en esta función SET se configura entre otras cosas el modo 8-bits o 4-bits (LCD\_8BITMODE o LCD\_4BITMODE). Ir a WAITING y luego a DISPLAYCONTROL.
- DISPLAYCONTROL: en esta función se configura que el display va a estar encendido (LCD\_DISPLAYON) y también el cursor visible (LCD\_CURSORON). Ir a WAITING y luego a LCD\_CLEAR.
- LCD\_CLEAR: se manda la instrucción CLEAR LCD como lo especifica la secuencia de inicialización y se espera 3ms (LCD\_CLR\_DISP\_WAIT\_US), luego se va al estado ENTRYMODESET.
- ENTRYMODESET: último estado de inicialización, se utiliza para setear el modo de entrada: desde la izquierda (LCD\_ENTRYLEFT).

*Estado en funcionamiento normal:*

- READY: este estado se está esperando los bits *new\_data* o *new\_goto* para mandar un nuevo carácter (*data\_in*) o posicionar el cursor en el valor especificado por *column* y *row*. Para que los pedidos se hagan efectivos se debe esperar el tiempo estándar de instrucción (LCD\_CMD\_WAIT\_US) que está especificado en 110us, para tal fin se salta al estado WAITING y luego se retorna a READY.

### 3.7 Interfaz de E/S del módulo lcd\_write

```
entity lcd_write is
```

```
generic (
```

```
    FREQ : integer := 1 --system clock frequency in MHz
```

*Trabajo práctico Final*

```
);  
port (  
    clk : in std_logic; --system clock  
    rst : in std_logic; --reset  
    cmd : in std_logic; --cmd = 1, data = 0  
    mode_8_bits : in std_logic; -- 8-bits or 4-bits  
    new_data : in std_logic; --new data_in valid  
    data_in : in std_logic_vector(7 downto 0); --data_in  
    busy : out std_logic; --block busy  
    rw, rs, en : out std_logic; --read/write, setup/data, and enable for lcd  
    data_out : out std_logic_vector(7 downto 0)  
);  
end;
```

**Genéricos/parámetros:**

FREQ. Frecuencia de operación del bloque, se utiliza para calcular los tiempos de espera.

**Entradas:**

*clk*: señal de reloj del bloque.

*rst*: señal de reset.

*cmd*: indica si se desea mandar una función o un carácter.

*mode\_8\_bits*: indica el ancho de bus, ya que dependiendo de este se deben generar una transacción o dos transacciones.

*new\_data*: nuevo dato valido en el puerto *data\_in*.

*data\_in*: dato a enviar, puede ser una función o un carácter ASCII a escribir.

**Salidas:**


*busy*: bloque ocupado

*rw*, *rs*, *en*: señales de control al display LCD

*data\_out*: salida paralelo al display LCD



### 3.8 Máquina de estado del módulo lcd\_write



Estados:

IDLE: en este estado el bloque se encuentra esperando un nuevo pedido de envío al display por parte del módulo lcd\_controller por medio de la señal *new\_data*. En función de la entrada *cmd* decide si ir a SEND\_DATA o SEND\_CMD.


SEND\_DATA: envía caracteres al LCD a través del correcto manejo de las señales RW, RS, EN y data\_out.

SEND\_CMD: envía las instrucciones solicitadas al LCD a través del correcto manejo de las señales RW, RS, EN y data\_out.

WAIT\_EN: se utiliza para contar el tiempo necesario para la señal EN.

## 4 Simulaciones

### 4.1 Salida de reset e inicialización (modo 4-bits)




Hasta donde se ve el cursor se envían todas las instrucciones necesarias para inicializar el display. Se observa un periodo de tiempo extenso al principio (40ms), luego hay actividad en las líneas, envió del primer instrucción SET, una espera grande nuevamente (5ms), una a seguidilla de instrucciones, luego otra espera grande (instrucción CLEAR, espera > 1.5 ms).


En la inicialización la señal RS permanece en bajo ya que es la condición para decirle al display que estos son instrucciones.

Luego del marcador rojo, se empiezan mandar caracteres e instrucciones por parte del banco de pruebas.


## 4.2 Espera de 40ms (medición)



## 4.3 Espera de 5ms después de primer instrucción SET (data out = 0x30)



## Trabajo práctico Final




Aquí se muestran las 2 instrucciones SET, después de la primera mostrada anteriormente, para sumar las 3 necesarias. Las instrucciones pueden ser diferenciadas por la señal EN que se pone en 1. Luego del tercer SET, se manda un cuarto SET sin parámetros (0x20) el cual le indica al display que va a funcionar en modo 4-bits. Y partir de aquí, todas las transacciones, que deben ser de 8-bits, se mandan de a 4-bits, por lo tanto la señal EN debe ser levantada 2 veces por paquete, primero se envía la parte alta y luego la baja.

## 4.4 Escritura de un carácter en modo 4-bits


En la simulación se quiere escribir el carácter 0x39 (*data\_in*), luego de setear la señal *new\_data*, la señal *busy* y RS se levantan. El paquete se manda en dos tandas en la parte alta de *data\_out* (4-bits mode), primero el 0x3 y luego el 0x9 (la parte baja de *data\_out* se debe ignorar). Para indicar dato valido en *data\_out* la señal EN se levanta en ambos casos por un tiempo de LCD\_EN\_PULSE\_WAIT\_US.

La señal RS se baja un tiempo después del segundo EN, y la *busy* se baja después de un tiempo LCD\_CMD\_WAIT\_US, necesario para que el display puede aceptar otra instrucción/carácter.

Un detalle es que las diferentes señales RS, EN y *data\_out* se levantan en diferentes tiempos para cumplir con la temporización del display.

*Trabajo práctico Final*

## 4.5 Escritura de una instrucción/función en modo 4-bits




Es idéntico al anterior solo que RS permanece en cero. La diferencia aquí es que la instrucción que se envía es la de posicionar el cursor (LCD\_SETDDRAMADDR). Esta instrucción no es parte de la inicialización sino que se implementó para poder posicionar el

*Trabajo práctico Final*


cursor donde se desee. Para utilizar esta instrucción se levanta la señal *new\_goto* en vez de *new\_data*, y las señales *column* y *row* son tomadas en cuenta para calcular el dato de salida que resulta ser 0xD6.

## 4.6 Escritura de un carácter en modo 8-bits



Este caso es similar al caso de 4-bits solo que el paquete (*data\_in* = 0x36) se envía en una sola transacción, EN se levanta una sola vez y se usa el ancho completo de *data\_out*. Nuevamente se respetan los tiempos pedidos por el display.

#### 4.7 Escritura de una instrucción/función en modo 8-bits




Este caso se escribe la posición nuevamente (LCD\_SETDDRAMADDR) como en el caso de 4-bits.

## 5 Implementación en Quartus

### 5.1 Esquemático


En la siguiente figura se observa el esquemático planteado en Quartus:





*Trabajo práctico Final***Bloque instanciados:**

- pll: PLL con entrada de reset y salida de locked obtenido del IP Catalog de Quartus. La entrada de clk a la FPGA es de 50Mhz y se selecciona una salida del PLL de 1Mhz, que resulto en 1.171875 Mhz.




- rst\_synch: sincronizador de reset, bloque creado por mí para sincronizar la señal de reset externa (KEY[1]). Incluye la espera de la señal de PLL lockeado.
- button\_synch: sincronizadores para teclas KEY[0] y KEY[2] usadas para señales *new\_data* y *new\_goto* respectivamente.
- issp\_char y issp\_position: In-System Source & Probe IP obtenido del IP Catalog para simular las entradas paralelo de data\_in[7..0], column[4..0] y row[1..0].

## 5.2 Pines de entrada/salida

Como se comentó, se utiliza la placa DE1-SoC rev C. La imagen de Pin Planner muestra los I/O utilizados:

Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Reserved	Current Strength	Slew Rate
in_ CLOCK_50	Input	PIN_AF14	3B	B3B_N0	PIN_AF14	3.3-V LVTTTL		16mA (default)	
out_ GPIO_1[12]	Output	PIN_AH27	4A	B4A_N0	PIN_AH27	3.3-V LVTTTL		16mA (default)	1 (default)
out_ GPIO_1[11]	Output	PIN_AH24	4A	B4A_N0	PIN_AH24	3.3-V LVTTTL		16mA (default)	1 (default)
out_ GPIO_1[10]	Output	PIN_AG26	4A	B4A_N0	PIN_AG26	3.3-V LVTTTL		16mA (default)	1 (default)
out_ GPIO_1[9]	Output	PIN_AG25	4A	B4A_N0	PIN_AG25	3.3-V LVTTTL		16mA (default)	1 (default)
out_ GPIO_1[8]	Output	PIN_AF26	4A	B4A_N0	PIN_AF26	3.3-V LVTTTL		16mA (default)	1 (default)
out_ GPIO_1[7]	Output	PIN_AF25	4A	B4A_N0	PIN_AF25	3.3-V LVTTTL		16mA (default)	1 (default)
out_ GPIO_1[6]	Output	PIN_AE24	4A	B4A_N0	PIN_AE24	3.3-V LVTTTL		16mA (default)	1 (default)
out_ GPIO_1[5]	Output	PIN_AE23	4A	B4A_N0	PIN_AE23	3.3-V LVTTTL		16mA (default)	1 (default)
out_ GPIO_1[4]	Output	PIN_AD24	4A	B4A_N0	PIN_AD24	3.3-V LVTTTL		16mA (default)	1 (default)
out_ GPIO_1[3]	Output	PIN_AC23	4A	B4A_N0	PIN_AC23	3.3-V LVTTTL		16mA (default)	1 (default)
out_ GPIO_1[2]	Output	PIN_AB21	4A	B4A_N0	PIN_AB21	3.3-V LVTTTL		16mA (default)	1 (default)
out_ GPIO_1[1]	Output	PIN_AA21	4A	B4A_N0	PIN_AA21	3.3-V LVTTTL		16mA (default)	1 (default)
out_ GPIO_1[0]	Output	PIN_AB17	4A	B4A_N0	PIN_AB17	3.3-V LVTTTL		16mA (default)	1 (default)
in_ KEY[2]	Input	PIN_W15	3B	B3B_N0	PIN_W15	3.3-V LVTTTL		16mA (default)	
in_ KEY[1]	Input	PIN_AA15	3B	B3B_N0	PIN_AA15	3.3-V LVTTTL		16mA (default)	
in_ KEY[0]	Input	PIN_AA14	3B	B3B_N0	PIN_AA14	3.3-V LVTTTL		16mA (default)	

La siguiente figura muestra el conector JP2 para los GPIO\_1:

*Trabajo práctico Final*

Se cuenta con un display de 20x4 líneas del tipo 2004A que está conectado para ser usado con datos de 4-bits.



Conexionado entre display y conector JP2:


Display		Kit de desarrollo	
Pin	Función	Pin de JP2	Función
1	VSS	30	GND
2	VDD	29	VCC3P3_GPIO
3	V0	30	GND
4	RS(C/D)	13	GPIO_1_D10
5	R/W	30	GND
6	E	14	GPIO_1_D11
11	DB4	5	GPIO_1_D4
12	DB5	6	GPIO_1_D5
13	DB6	7	GPIO_1_D6

*Trabajo práctico Final*


14	DB7	8	GPIO_1_D7
15	A	30	GND
16	K	29	VCC3P3_GPIO

## 5.3 Warnings

Se limpiaron todos los warnings que aparecían, solo quedaron los siguientes:



De los cuales, sacando los 18236 referidos al uso de los procesadores de la pc, el 12241 se debe a los bloques ISSP auxiliares para generar las señales de simulación, no los consideré críticos:



El 15714 se debe a la no asignación de drive strength y slew rate, tampoco creo que son críticos pero este trabajo, pero están analizados al menos:

*Trabajo práctico Final*

Project Navigator: Hierarchy

Entity: Instance

Cyclone V: 5CSEMA5F31C6

lcd\_driver\_top

Tasks: Compilation

Task

- Compile Design
- Analysis & Synthesis
- Fitter (Place & Route)
- Assembler (Generate program)
- Timing Analysis

Table of Contents

- Resource Usage Summary
- Partition Statistics
- Input Pins
- Output Pins
- I/O Bank Usage
- All Package Pins
- I/O Standards Section
  - I/O Assignment Warnings
- PLL Usage Summary
- Resource Utilization by Entity
- Delay Chain Summary
- Pad To Core Delay Chain Fanout
- Control Signals
- Global & Other Fast Signals
- Logic and Routing Section
  - I/O Rules Section
    - Device Options
    - Operating Settings and Conditions

I/O Assignment Warnings

	Pin Name	Reason
1	GPIO_1[12]	Missing drive strength and slew rate
2	GPIO_1[11]	Missing drive strength and slew rate
3	GPIO_1[10]	Missing drive strength and slew rate
4	GPIO_1[9]	Missing drive strength and slew rate
5	GPIO_1[8]	Missing drive strength and slew rate
6	GPIO_1[7]	Missing drive strength and slew rate
7	GPIO_1[6]	Missing drive strength and slew rate
8	GPIO_1[5]	Missing drive strength and slew rate
9	GPIO_1[4]	Missing drive strength and slew rate
10	GPIO_1[3]	Missing drive strength and slew rate
11	GPIO_1[2]	Missing drive strength and slew rate
12	GPIO_1[1]	Missing drive strength and slew rate
13	GPIO_1[0]	Missing drive strength and slew rate

Messages

Type	ID	Message
Warning	18236	Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_P
Warning	12241	4 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Warning	13024	Output pins are stuck at VCC or GND
Warning	13410	Pin "GPIO_1[9]" is stuck at GND
Warning	18236	Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_P
Warning	292013	Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full
Warning	15714	Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning	18236	Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_P
Warning	18236	Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_P
Warning	18236	Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_P

System: Processing (9)

100%

Y el 130410 que indica que el pin GPIO\_1[9] esta GND es debido a que este pin es el R/W que no lo estoy utilizando ya que solo se implementaron lecturas.

## 5.4 Recursos de la FPGA

Fitter Summary	
<<Filter>>	
Fitter Status	Successful - Sat Apr 17 09:31:32 2021
Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Lite Edition
Revision Name	lcd_driver_top
Top-level Entity Name	lcd_driver_top
Family	Cyclone V
Device	5CSEMA5F31C6
Timing Models	Final
Logic utilization (in ALMs)	205 / 32,070 ( < 1 % )
Total registers	280
Total pins	17 / 457 ( 4 % )
Total virtual pins	0
Total block memory bits	0 / 4,065,280 ( 0 % )
Total RAM Blocks	0 / 397 ( 0 % )
Total DSP Blocks	0 / 87 ( 0 % )
Total HSSI RX PCSs	0
Total HSSI PMA RX Deserializers	0
Total HSSI TX PCSs	0
Total HSSI PMA TX Serializers	0
Total PLLs	1 / 6 ( 17 % )
Total DLLs	0 / 4 ( 0 % )

Reporte detallado:

Resource	Usage	%
Logic utilization (ALMs needed / total ALMs on device)	205 / 32,070	< 1 %
ALMs needed [=A-B+C]	205	
[A] ALMs used in final placement [=a+b+c+d]	232 / 32,070	< 1 %
[a] ALMs used for LUT logic and registers	94	
[b] ALMs used for LUT logic	106	
[c] ALMs used for registers	32	
[d] ALMs used for memory (up to half of total ALMs)	0	
[B] Estimate of ALMs recoverable by dense packing	27 / 32,070	< 1 %
[C] Estimate of ALMs unavailable [=a+b+c+d]	0 / 32,070	0 %

*Trabajo práctico Final*

[a] Due to location constrained logic	0	
[b] Due to LAB-wide signal conflicts	0	
[c] Due to LAB input limits	0	
[d] Due to virtual I/Os	0	
Difficulty packing design	Low	
Total LABs: partially or completely used	34 / 3,207	1 %
-- Logic LABs	34	
-- Memory LABs (up to half of total LABs)	0	
Combinational ALUT usage for logic	339	
-- 7 input functions	9	
-- 6 input functions	68	
-- 5 input functions	77	
-- 4 input functions	26	
-- <=3 input functions	159	
Combinational ALUT usage for route-throughs	26	
Dedicated logic registers	280	
-- By type:		
-- Primary logic registers	251 / 64,140	< 1 %
-- Secondary logic registers	29 / 64,140	< 1 %
-- By function:		
-- Design implementation registers	251	
-- Routing optimization registers	29	
Virtual pins	0	
I/O pins	17 / 457	4 %
-- Clock pins	3 / 8	38 %
-- Dedicated input pins	3 / 21	14 %
Hard processor system peripheral utilization		
-- Boot from FPGA	0 / 1 ( 0 % )	
-- Clock resets	0 / 1 ( 0 % )	

*Trabajo práctico Final*

-- Cross trigger	0 / 1 ( 0 % )	
-- S2F AXI	0 / 1 ( 0 % )	
-- F2S AXI	0 / 1 ( 0 % )	
-- AXI Lightweight	0 / 1 ( 0 % )	
-- SDRAM	0 / 1 ( 0 % )	
-- Interrupts	0 / 1 ( 0 % )	
-- JTAG	0 / 1 ( 0 % )	
-- Loan I/O	0 / 1 ( 0 % )	
-- MPU event standby	0 / 1 ( 0 % )	
-- MPU general purpose	0 / 1 ( 0 % )	
-- STM event	0 / 1 ( 0 % )	
-- TPIU trace	0 / 1 ( 0 % )	
-- DMA	0 / 1 ( 0 % )	
-- CAN	0 / 2 ( 0 % )	
-- EMAC	0 / 2 ( 0 % )	
-- I2C	0 / 4 ( 0 % )	
-- NAND Flash	0 / 1 ( 0 % )	
-- QSPI	0 / 1 ( 0 % )	
-- SDMMC	0 / 1 ( 0 % )	
-- SPI Master	0 / 2 ( 0 % )	
-- SPI Slave	0 / 2 ( 0 % )	
-- UART	0 / 2 ( 0 % )	
-- USB	0 / 2 ( 0 % )	
M10K blocks	0 / 397	0 %
Total MLAB memory bits	0	
Total block memory bits	0 / 4,065,280	0 %
Total block memory implementation bits	0 / 4,065,280	0 %
Total DSP Blocks	0 / 87	0 %
Fractional PLLs	1 / 6	17 %
Global signals	1	
-- Global clocks	1 / 16	6 %
-- Quadrant clocks	0 / 66	0 %


*Trabajo práctico Final*

-- Horizontal periphery clocks	0 / 18	0 %
SERDES Transmitters	0 / 100	0 %
SERDES Receivers	0 / 100	0 %
JTAGs	1 / 1	100 %
ASMI blocks	0 / 1	0 %
CRC blocks	0 / 1	0 %
Remote update blocks	0 / 1	0 %
Oscillator blocks	0 / 1	0 %
Impedance control blocks	0 / 4	0 %
Hard Memory Controllers	0 / 2	0 %
Average interconnect usage (total/H/V)	0.2% / 0.2% / 0.2%	
Peak interconnect usage (total/H/V)	6.2% / 6.1% / 6.4%	
Maximum fan-out	192	
Highest non-global fan-out	148	
Total fan-out	2366	
Average fan-out	3.41	




## 5.5 Simulaciones en FPGA


### 5.5.1 Salida de reset, inicialización (modo 4-bits) y espera de 40ms



## 5.5.2 Zoom secuencia de inicialización



## 5.5.3 Escritura de un carácter en modo 4-bits



#### 5.5.4 Escritura de una instrucción/función en modo 4-bits

