电子技术基础数字部分串讲

——电信创新2401何俊逸

目录

- ~~1、闲聊~~
- 1、关于考试
- 2、数字逻辑
- 3、组合逻辑电路
- 4、时序逻辑电路
- 5、Verilog和其他

关于考试

- 时间：下周三晚上
- 常考题型：
- 一、填空题
- 二、逻辑代数化简题（代数法、卡诺图法）
- 三、给定电路和输入波形，画输出波形
- 四、组合逻辑电路的分析与设计（含HDL）
- 五、时序逻辑电路的分析与设计（含HDL）
- 六、综合应用题

数字逻辑基础

- 什么是数字信号和数字电路?
- 只关心电平逻辑形式（0和1）
- 数字信号在时间上和数值上均是离散的

- 关于数字信号的一些概念
- 占空比：$q(\%) = \frac{t_W}{T} \times 100\%$



数字逻辑基础

- 关于数字信号的一些概念

周期 (T) ---- 表示两个相邻脉冲之间的时间间隔

脉冲宽度 (t_w) ---- 脉冲幅值的50%的两个时间所跨越的时间

占空比 q ---- 表空比表示脉冲宽度占整个周期的百分比

上升时间t_r和下降时间t_f从脉冲幅值的10%

到90% 上升下降所经历的时间(典型值nS)



数字逻辑基础

- 二进制与其他不同进制的相互转化

- 二进制编码（8421BCD码和格雷码）
- 8421BCD码：有权码，常用，符合直觉
- 格雷码：无权码、抗干扰能力强

数字逻辑基础

- 格雷码的构建：
- 一位格雷码有两个代码：0 和 1。

- (n+1)位格雷码中的前 2n个代码是将n位格雷码，按顺序排列，最高位补0。
- (n+1)位格雷码中的后 2n个代码是将n位格雷码，按倒序排列，最高位补1。

数字逻辑基础

- 格雷码的构建：

从8421BCD码进行转化

（1）格雷码的最高位（最左边）与二进制码的最高位相同。

（2）从左到右，逐一将二进制码相邻的两位相加（舍去进位），作为格雷码的下一位。

格雷码到二进制码的转换

（1）二进制码的最高位（最左边）与格雷码的最高位相同。

（2）将产生的每一位二进制码，与下一位相邻的格雷码相加（舍去进位），作为二进制码的下一位。

数字逻辑基础

基本逻辑运算

与、或、非、与非、或非、异或……

与逻辑符号



逻辑表达式 **与逻辑：** $L = A \cdot B = AB$

非逻辑符号





逻辑表达式 $L = \overline{A}$

或逻辑符号





逻辑表达式 **或逻辑：** $L = A + B$

与非逻辑符号





或非逻辑符号





异或逻辑符号





同或逻辑逻辑符号





数字逻辑基础

逻辑函数的表达方式：

1、真值表

2、逻辑函数表达式

3、逻辑图

4、波形图

~~5、自然语言~~

数字逻辑基础

一点点运算定律

1、基本定律和常用恒等式

自等律： $A+0=A$ $\quad A\cdot 1=A$

0、1律： $A+1=1$ $\quad A\cdot 0=0$

重叠律： $A+A=A$ $\quad A\cdot A=A$

互补律： $A+\overline{A}=1$ $\quad A\cdot\overline{A}=0$

还原律： $\overline{\overline{A}}=A$

交换律： $A+B=B+A$ $\quad A\cdot B=B\cdot A$

结合律： $A+B+C=(A+B)+C$ $\quad A\cdot B\cdot C=(A\cdot B)\cdot C$

分配律： $A(B+C)=AB+AC$ $\quad A+BC=(A+B)(A+C)$

吸收律： $A+A\cdot B=A$ $\quad A\cdot(A+B)=A$

数字逻辑基础

更多运算定律！

反演律(摩根定理)：

$$\overline{A+B}=\overline{A}\cdot\overline{B}$$

$$\overline{AB}=\overline{A}+\overline{B}$$

其它常用恒等式

$$A+\overline{A}\cdot B=A+B \qquad A\cdot(\overline{A}+B)=A\cdot B$$

$$AB+\overline{A}C+BC=AB+\overline{A}C \qquad AB+\overline{A}C+BCD=AB+\overline{A}C$$

数字逻辑基础

还有三条运算规则和一条定理：

带入规则

反演规则

对偶规则

香农展开定理

数字逻辑基础

化简方法：代数大法、观察大法和卡诺图法

关于卡诺图法：

重要概念：最大项和最小项

每个变量都以它的原变量或非变量的形式在乘积项中出现，且仅出现一次。

人话：有且仅有

数字逻辑基础

卡诺图

两变量卡诺图

A \ B	0	1
0	m_0	m_1
1	m_2	m_3

三变量卡诺图

A \ BC	00	01	11	10
0	m_0	m_1	m_3	m_2
1	m_4	m_5	m_7	m_6

B

A

C

四变量卡诺图

AB \ CD	00	01	11	10
00	m_0	m_1	m_3	m_2
01	m_4	m_5	m_7	m_6
11	m_{12}	m_{13}	m_{15}	m_{14}
10	m_8	m_9	m_{11}	m_{10}

C

B

A

D

各小方格对应于各变量不同的组合，而且上下左右在几何上 相邻的方格内只有一个因子有差别，这个重要特点成为卡诺图化简逻辑函数的主要依据。

组合逻辑电路

什么是组合逻辑电路?

结构特征:

1、输出、输入之间没有反馈延迟通路

2、不含记忆单元

在任何时刻，电路的输出状态只却决于同一时刻的输入状态而与电路原来的状态无关

分析方法：根据逻辑图,列出逻辑表达式，再列出真值表，最后确定其功能。

设计方法：先列出真值表，再写出逻辑表达式，最后画出逻辑图。

竞争冒险

典型的组合逻辑电路

编码器和译码器：

编码：赋予二进制代码特定含义的过程称为编码。

译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号 (即电路的某种状态)。





组合逻辑电路

优先编码器

编码器级联

输入				输出	
I_0	I_1	I_2	I_3	Y_1	Y_0
1	0	0	0	0	0
×	1	0	0	0	1
×	×	1	0	1	0
×	×	×	1	1	1





组合逻辑电路

译码器的扩展：



组合逻辑电路

用译码器实现逻辑函数：



当$E_3=1$，$E_2=E_1=0$时

$$\overline{Y}_0=\overline{\overline{A}_2\cdot\overline{A}_1\cdot\overline{A}_0}=\overline{m_0}$$

$$\overline{Y}_1=\overline{\cdot\overline{A}\overline{B}C}=\overline{m_1}$$

$$\overline{Y}_2=\overline{\cdot\overline{A}BC}=\overline{m_2}$$

$$\vdots$$

$$\overline{Y}_7=\overline{A\cdot B\cdot C}=\overline{m_7}$$

3线–8线译码器的 Y_0 ～ Y_7 含三变量函数的全部最小项。

基于这一点用该器件能够方便地实现三变量逻辑函数。

组合逻辑电路

数据选择器：通过地址码输入端，控制是从哪一个数据输入端读取数据



组合逻辑电路

升级换代，多个级联：



组合逻辑电路

数据比较器：



一位的比较器可以添加逻辑门构建两位的比较器，不多赘述

组合逻辑电路

集成芯片的比较器



高位还是低位?

输入							输出		
A_3 B_3	A_2 B_2	A_1 B_1	A_0 B_0	$I_{A>B}$	$I_{A<B}$	$I_{A=B}$	$F_{A>B}$	$F_{A<B}$	$F_{A=B}$
$A_3 > B_3$	×	×	×	×	×	×	1	0	0
$A_3 < B_3$	×	×	×	×	×	×	0	1	0
$A_3 = B_3$	$A_2 > B_2$	×	×	×	×	×	1	0	0
$A_3 = B_3$	$A_2 < B_2$	×	×	×	×	×	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 > B_1$	×	×	×	×	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 < B_1$	×	×	×	×	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 > B_0$	×	×	×	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 < B_0$	×	×	×	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	0	0	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	1	0	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	×	×	1	0	0	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	1	0	0	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	0	0	1	1	0

组合逻辑电路

全加器和半加器

半加器不考虑低位进位而全加器考虑







时序逻辑电路

时序逻辑电路是什么?

工作特征：时序逻辑电路的工作特点是任意时刻的输出状态

不仅与该当前的输入信号有关，而且与此前电路的状态有关。

结构特征:由组合逻辑电路和存储电路组成，电路中存在反馈。

时序逻辑电路

双稳态电路：





电路具有记忆一位数据的能力

时序逻辑电路

SR锁存器：



从双稳态电路变化而来，易于改变状态

两个概念：

现态：R、S信号作用前，Q端的状态，现态用Qn表示

次态：R、S信号作用后Q端的状态，次态用Qn+1表示。

时序逻辑电路

SR锁存器的一个应用









时序逻辑电路

D锁存器：


(1) 逻辑电路图
$\overline{C}$
G1
D
TG1
$\overline{Q}$
C
C
TG2
$\overline{C}$
Q
G2
$\overline{C}$
C
G3
G4
E
逻辑符号
D
1D
Q
E
C1
$\overline{Q}$

时序逻辑电路

锁存器：对电平的变化敏感

D锁存器



时序逻辑电路



时序逻辑电路



D 触发器：CP 触发时，输出 Q 直接跟随输入 D 的状态（即 Q=D）。

JK 触发器：CP 触发时，可实现保持、翻转、置 0、置 1 四种功能（由 J、K 的取值决定）。

T 触发器：CP 触发时，T=0 则保持输出，T=1 则输出状态翻转。

SR 触发器：CP 触发时，依 S、R 取值实现置 1、置 0、保持（禁止 S 和 R 同时为 1）

时序逻辑电路

米利型和穆尔型

米利型电路的输出是输入变量 I 及触发器输出Q1、 Q0 的函数，

穆尔型电路的输出是触发器输出Q1、 Q0 的函数，

四个概念：

输出方程

激励方程

特性方程

状态方程

时序逻辑电路

几种表格（名字太像了emmmmm)

状态转换真值表

Q_1^n	Q_0^n	A	Q_1^{n+1}	Q_0^{n+1}	X	Y
0	0	0	0	0	0	0
0	0	1	1	0	0	0
0	1	0	0	0	1	1
0	1	1	0	1	1	0
1	0	0	0	0	0	1
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	1	0	1	0	0

状态转换表

$Q_1^n\ Q_0^n$	$Q_1^{n+1}Q_0^{n+1}/Y$		X
	A=0	A=1	
00	00 / 0	10 / 0	0
01	00 / 1	01 / 0	1
10	00 / 1	11 / 0	0
11	00 / 1	01 / 0	0

状态表

S^n	S^{n+1}/Y		X
	A=0	A=1	
a	a / 0	c / 0	0
b	a / 1	b / 0	1
c	a / 1	d / 0	0
d	a / 1	b / 0	0

时序逻辑电路

状态图（记得区分两种不同的情况）



时序逻辑电路

- 同步时序逻辑电路的设计的一般步骤
- 建立原始状态表
- 求出最简状态图（状态化简、等价状态）

- 记得检查自启动能力

时序逻辑电路

异步逻辑电路：注意时钟，多多讨论时钟

每一个稳定状态意味着上一步的所有触发器全都完成了状态转换

或者认为，两次操作的时间差远大于总体延迟



CP	Q_1	Q_0	CP_1	CP_0	Q_1^{n+1}	Q_0^{n+1}
↑	0	0	↑	↑	1	1
↑	1	1	x	↑	1	0
↑	1	0	↑	↑	0	1
↑	0	1	x	↑	0	0
↑	0	0	↑	↑	1	1

时序逻辑电路

寄存器：核心本质是——好多好多的触发器



一个移位寄存器

时序逻辑电路

双向移位寄存器



时序逻辑电路

异步加法计数器：



位数多了之后有延迟怎么办？

时序逻辑电路

同步的加法计数器：



时序逻辑电路



可以置数的计数器

AD转换和DA转换


求和运算放大器
输入4位二进制数
(LSB)
(MSB)
R_f
模拟电子开关
D_0
D_1
D_2
D_3
i_Σ
输出模拟电压
v_O
电阻网络
S_0
S_1
S_2
S_3
2R
2R
2R
2R
2R
$I/16$
$I/8$
$I/4$
$I/2$
R
R
R
$+V_{REF}$
基准电压
$\frac{I}{16}$
$\frac{I}{8}$
$\frac{I}{4}$
$\frac{I}{2}$
I

AD转换和DA转换



双积分型A-D转换

ROM



RAM


X_i
(行选择线)
V_{DD}
V_{GG}
存储
单元
T_3
T_4
T_5
T_6
T_1
T_2
位
线
$\overline{B}$
位
线
B
T_7
T_8
数
据
线
$\overline{D}$
Y_j (列选择线)
D
数
据
线

储存器扩展

位数扩展:


A_{11}
A_0
CE
$\overline{WE}$
WE CE A_0 A_{11}
4K×4位
I/O_0 I/O_1 I/O_2 I/O_3
D_0 D_1 D_2 D_3
WE CE A_0 A_{11}
4K×4位
I/O_0 I/O_1 I/O_2 I/O_3
D_{12} D_{13} D_{14} D_{15}

储存器扩展

字数扩展：

同样的坐标输入，但是读取不同的对象



Verilog HDL硬件描述语言

- 硬件描述语言HDL(Hardware Description Language)类似于高级程序设计语言。它是一种以文本形式来描述数字系统硬件的结构和行为的语言。
- 核心：入口和出口

Verilog HDL硬件描述语言

```
module nand_gate(
    input  wire A,  // 输入A，wire型（组合逻辑用wire）
    input  wire B,  // 输入B，wire型
    output wire Y   // 输出Y，wire型
);

// 连续赋值（assign）：组合逻辑最常用方式
// assign是“并行赋值”—输入变化，输出立即更新（符合组合逻辑特性）
assign Y = ~(A & B);  // ~=取反，&=与，对应数电与非逻辑 Y = !(A · B)

endmodule
```

Verilog HDL硬件描述语言

```
module d_ff(
    input  wire clk,    // 时钟信号
    input  wire rst_n,  // 异步复位（低电平有效，后缀_n是行业惯例）
    input  wire D,      // 输入数据D
    output reg Q        // 输出Q，reg型（时序逻辑需存储值）
);

// 时序逻辑always块：敏感列表包含时钟上升沿+异步复位
always @(posedge clk or negedge rst_n) begin
    // 异步复位：rst_n低电平时，Q立即置0（无需等时钟）
    if(!rst_n) begin
        Q <= 1'b0;  // 时序逻辑用<=（非阻塞赋值），组合逻辑用=（阻塞赋值）
    end else begin
        // 时钟上升沿（posedge）：Q = D（D触发器核心逻辑）
        Q <= D;
    end
end

endmodule
```

Verilog HDL硬件描述语言

```
module mux_2to1_dataflow(
    input  wire D0,
    input  wire D1,
    input  wire S,
    output wire Y
);
// 三元运算符：S=1选D1，S=0选D0
assign Y = S ? D1 : D0;
endmodule
```

```
module mux_2to1_behavioral(
    input  wire D0,
    input  wire D1,
    input  wire S,
    output reg  Y
);
always @(*) begin
    if(S) begin
        Y = D1;
    end else begin
        Y = D0;
    end
end
endmodule
```

```
module mux_2to1_structural(
    input  wire D0,
    input  wire D1,
    input  wire S,
    output wire Y
);
wire S_n, a1, a2;
// 非门取反选择信号
not u_not(S_n, S);
// 与门筛选输入
and u_and1(a1, D0, S_n);
and u_and2(a2, D1, S);
// 或门合并输出
or  u_or(Y, a1, a2);
endmodule
```

谢谢大家

- 欢迎大家提问和批评指正