

Lab1: REG 实验

基于 Digilent Nexys3 FPGA 平台的原理图方式设计



Lab 1: 运算器实验

实验简介

本实验旨在使读者学会 Xilinx 的 ISE 工具的使用,以原理图的方式完成一个简单的单片(4位)双端口存储器设计。




图 1: 新工程建立向导

- **1-1-1.** 如**图 1**,在**新工程建立向导**对话框的 **Location** 栏选择工程建立后存放的路径**,**存放路径不能有中文字符和空格否则会报错。
- 1-1-2. 新出现的是关于工程的一些参数设置的对话框,设置如下的参数后,点击 Next,如图 2。






图 2: 新工程参数设置

1-1-3. 点击 Finish。新的空白工程建立结束。




图 3: ISE 用户界面



第二步 添加源文件

- 2-1. 通过 ISE 工具里的 VHDL Module 模板新建一个文件。
- 2-1-1. 在 ISE 的用户界面中,左键单击选中 xc6slx16-3csg324,右键单击会出现一些选项,选择 New Source..., 然后在 New Source wizard(新文件向导)对话框中选择 VHDL Module。在 file name 里取一个名字,这里可以取 top(名字中不要有中文和空格),如图 4。点击 Next。





图 4: 新文件向导



第三步 VHDL 代码输入

3-1. 输入模块端口





3-1-1. 工具自动生成 VHDL 的模版。


```
€
     19
     20 library IEEE;
Þ
     21 use IEEE.STD_LOGIC 1164.ALL;
Ī
     22
Ŋ
     23 -- Uncomment the following library declaration if using
     24 -- arithmetic functions with Signed or Unsigned values
     25 --use IEEE.NUMERIC STD.ALL;
Ŋ
     26
     27 -- Uncomment the following library declaration if instantiating
1
     28 -- any Xilinx primitives in this code.
         --library UNISIM;
     29
%
     30 --use UNISIM.VComponents.all;
%
     31
*
     32 entity top is
           Port ( cs : in STD_LOGIC;
     33
                    rd : in STD_LOGIC;
wr : in STD_LOGIC;
     34
(2)
     35
                    data_i : in STD_LOGIC_VECTOR (3 downto 0);
     36
                    data o : out STD LOGIC VECTOR (3 downto 0));
     37
     38 end top;
     39
     40 architecture Behavioral of top is
     41
     42 begin
     43
     44
     45 end Behavioral:
     46
     47
```

3-1-2. 完成以下代码输入

```
₫
      18
      19
▶≣
      20 library IEEE;
Ī
      21 use IEEE.STD_LOGIC_1164.ALL;
      22 entity top is
5
             Port ( cs : in STD_LOGIC;
                      rd: in STD_LOGIC;
wr: in STD_LOGIC;
data_i: in STD_LOGIC_VECTOR (3 downto 0);
data_o: out STD_LOGIC_VECTOR (3 downto 0));
      24
5
      25
      26
1
      27
      28 end top;
%
      29
%
      30 architecture Behavioral of top is
            signal temp : std_logic_vector (3 downto 0);
34
      31
      32 begin
(
      33
           C1: process (wr ,rd , cs )
(2)
      34
                begin
                  if cs = '1' and wr = '1' then
      35
                    temp <= data_i;
else if cs = '1' and rd = '1' then</pre>
      36
      37
                     data_o <= temp;
      38
                   else
      39
      40
                      temp <= temp;
                   end if;
      41
      42
                    end if;
      43
                 end process;
      44
      45 end Behavioral;
      46
```



3-2. 新建仿真测试文件选择 VHDL Test Bench。



3-2-1. 因为本次仿真没有用到时钟, 所以把有关时钟的模版删除, 完成以下激励的添加。

```
LIBRARY ieee;
ÞĒ
                USE ieee.std_logic_1164.ALL;
           5 ENTITY reg_tb IS
6 END reg_tb;
           8 ARCHITECTURE behavior OF reg_tb IS
                        COMPONENT top
A
         10
11
                       PORT (
                           NRT(
wr: IN std_logic;
rd: IN std_logic;
cs: IN std_logic;
data_i: IN std_logic_vector(3 downto 0);
data_o: OUT std_logic_vector(3 downto 0)
         12
%
*
         14
15
16
17
18
19
<u>G</u>
                       END COMPONENT:
6
                       --Inputs
          20
                      signal wr : std_logic := '0';
signal rd : std_logic := '0';
signal cs : std_logic := '0';
signal cs : std_logic := '0';
signal data_i : std_logic_vector(3 downto 0) := (others => '0');
          21
          23
         25
26
                      --Outputs signal data_o : std_logic_vector(3 downto 0);
          27
          29
```



```
29
30
                                          BEGIN
                                                       GIN
uut: reg_top PORT MAP (
    wr => wr,
    rd => rd,
    cs => cs,
    data_i => data_i,
    data_o => data_o
);
 Þ
                        31
32
                       33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
stim_proc: process
begin
                                                                im proc: process

gin

wait for 100 ns;

cs <= '1';

wr <= '1';

rd <= '0';

data_i <= "1010";

wait for 100 ns;

cs <= '1';

wr <= '0';

rd <= '1';

data_i <= "0000";

wait for 100 ns;

cs <= '1';

wr <= '1';

rd <= '0';

data_i <= "1111";

wait for 100 ns;

cs <= '1';

wait for 100 ns;

cs <= '1';

vx <= '0';

data_i <= "1111";


wait for 100 ns;

cs <= '1';

cs <= '1';
%
%
%
<u>(</u>
6
                         51
52
                       53
54
55
56
57
                                                                            cs <= '1';
wr <= '0';
rd <= '1';
data_i <= "0000";
                          56
                         57
58
                          59
                          60
                         61
62
                                                         end process;
                          63 END;
                          64
```

图 15:

3-2-2. 切换到仿真。





双击打开 Isim 仿真工具




图 17:

第四步 观察仿真波形

