基于 FPGA 的五类 IQ 基带调制识别系统

摘要

本作品面向数字基带调制识别，完成了从冻结整数模型到 FPGA 全网执行及逐层核查的原型。系统采用正点原子达芬奇 ATK-DF7A35 V2.1 开发板，工程目标器件为 xc7a35tfgg484-2。上位机经 UART 装载 2×1024 点 INT8 IQ 样本与模型参数；FPGA 以单 PE 和共享片上 RAM 完成三层卷积、两次最大池化、GAP、Linear 及 Argmax，返回五维分数和类别，支持 BPSK、QPSK、8PSK、16QAM 与 64QAM。冻结 INT8 软件参考在合成测试集上正确 403/525，准确率为 76.76%。2026 年 10 月 31 日封存的板级证据只覆盖 ID2259：1,603 对通信帧及 166,172 个标量核对无差异，但该样本真值为 16QAM、预测为 8PSK，不能将数值一致写成分类正确。实现满足 50 MHz 时序，布线后使用 15,832 个 LUT，单次板内计算约 1.458 秒，不含装载与回传。同约束历史综合对照显示参数组字修复使 LUT 减少 24.44%，未取得双位流板级性能对照。本报告按作品概述、系统组成、完成情况、总结及参考文献展开。当前未实现射频或 ADC 前端，多样本板测、重复延迟统计、功耗测量和独立机器完整复现仍待补充。

关键词：IQ 基带调制识别；FPGA；INT8 量化；逐层数值核对；可复现构建

第一部分　作品概述

1.1 功能与特性

本作品选题依据见[1]。系统完成 IQ 样本与模型参数装载、板内完整 CNN 推理、五维 logits 与类别读回。正常模式用于完整网络执行；诊断模式在八个阶段的边界暂停，读取中间激活和部分累加值，与独立整数参考比较。会话号、作业号、暂停令牌、长度与 CRC 检查用于区分新旧任务并保留失败现场。受控中断后，经 ABORT/CLEAR、新会话和完整重装可恢复执行。现有板测只覆盖固定样本，五类为支持的输出标签数量。

1.2 应用领域

数字基带调制识别可为频谱监测、软件无线电及链路自适应提供候选调制类别。本作品验证其中的神经网络推理环节，输入来自合成并保存的 IQ 数据，经串口装载。接入真实接收机仍需射频调谐、ADC、载波与定时同步及连续缓存，并重新评价频偏、多径和动态范围变化下的识别效果。当前成果适合算法部署研究与教学验证，尚无真实空口连续识别证据。

1.3 主要技术特点

采用单 PE 稠密计算与 A/B 激活缓冲复用，降低并行计算和存储端口需求；完整网络在 FPGA 内执行，上位机仅负责装载、控制和核对。INT8 激活与逐通道权重配合 32 位累加、64 位重标定，统一零点、舍入和截断规则。阶段切换等待最后写提交与通路排空，并提供可按层核对的诊断窗口。模型、输入、源码、位流和原始捕获通过清单与哈希绑定，便于追查结果来源。

1.4 主要性能指标

表 1　主要指标及测量口径

指标	结果与口径
软件准确率	403/525，76.76%
板级核对	ID2259，166,172 标量零差异
板内计算	72,881,763 周期，约 1.458 s
实现频率	50 MHz，WNS +2.102 ns
布线资源	LUT 15,832；FF 10,851；DSP 9；BRAM18 等效 65

1.5 主要创新点

（1）在小规模 FPGA 上实现完整 INT8 网络，并以冻结整数合同核对中间结果。（2）将分类正确性与硬件数值一致性分别评价，保留错分样本及逐层证据。（3）以阶段权限、会话身份和完整重装构建可追溯调试流程。贡献主要在工程实现和验证方法，未提出新 CNN 结构。

1.6 设计流程

合成 IQ 数据并固定划分 → 训练 FP32 模型 → 用训练数据校准并冻结 INT8 参数 → 建立独立整数参考 → 实现 RTL 与阶段接口 → 仿真逐值核对 → 综合实现与时序检查 → 固定位流上板捕获 → 独立比较原始帧 → 归档源码、证据与复现脚本。

第二部分　系统组成及功能说明

2.1 整体介绍

上位机承担模型包核验、IQ 编码、权重和参数装载、命令发送、状态读取及结果保存。FPGA 包含物理 UART 收发、帧解析与 CRC、网络控制、卷积计算、池化与分类后处理，以及共享片上 RAM。上位机可以请求诊断输出作验证，但在正常推理路径中不计算卷积、池化、GAP、Linear 或 Argmax，也不向下一层写入中间激活。

框图使用便于展示的功能名称。实际 RTL 中，板级顶层为 stage5_board_top，通信端点为 stage5_wire_top，推理顶层为 stage5_top；控制、稠密计算、后处理、适配器及存储分别由 stage5_control、stage5_dense_core、p1_post_ops、stage5_adapter 和 stage5_memory 实现。名称中的 stage5 是开发阶段前缀，不代表网络的第五层。




图 1　系统模块关系与数据通路

数据沿主机、UART 帧端点、片上输入和参数存储、计算核心及结果窗口流动；控制路径由命令寄存器和阶段状态机驱动。START 后所有卷积、池化和分类在 FPGA 内完成，诊断读回不参与下一层计算。

与已有工作相比，O'Shea 等[2]验证了端到端 CNN 的调制识别能力，Tang 等[3]在 FPGA SDR 上实现了深度学习分类器，O'Shea 等[4]进一步给出空口信号分类结果。本作品在 XC7A35T 上以单 MAC 整数推理完成五类识别，并保留逐层数值对拍和失败样本证据。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

使用正点原子达芬奇 ATK-DF7A35 V2.1 开发板。背面 PCB 丝印确认板号及版本；Vivado 目标器件为 xc7a35tfgg484-2。下载接口用于加载位流，UART 用于样本和参数装载及结果读回，板内工作时钟为 50 MHz。实物照片见第三部分。

2.2.2 机械设计介绍

本作品直接使用现成开发板及连接线，未设计独立机壳、机械传动或定制结构件，因此无自研机械图纸和机械性能指标。

2.2.3 电路及逻辑模块介绍

硬件设计工作集中在 FPGA 内部逻辑及板级约束，未制作自研 PCB。外部关键信号为时钟、复位、UART RX/TX 和下载接口；物理引脚以提交源码中的 XDC 为准。模块输入输出和握手关系如下，避免用开发板通用外设能力代替作品已实现功能。

表 2　主要 RTL 模块与接口

模块	职责	可观察结果
stage5_board_top	时钟、复位、UART 板级封装	串口收发与板上下载
stage5_wire_top	帧解析、CRC、字节桥	命令应答及错误码
stage5_top / control	会话与层级调度	状态、计数与 DONE
stage5_dense_core	顺序 MAC 与重标定	卷积中间结果

模块	职责	可观察结果
p1_post_ops	Pool、GAP、Linear、Argmax	logits 与 winner
stage5_adapter	共享 RAM 请求与响应	同步读写提交

启动前，主机把 2,048 字节输入、35,904 字节权重、各 916 字节的 bias、M、shift 参数和 8 字节 GAP 参数装入板内，合计 40,708 字节。存储划分为 A/B 激活银行、权重银行、参数银行和调试银行；A 与 B 各提供 32,768 字节的逻辑空间。网络控制器按 Conv1、Pool1、Conv2、Pool2、Conv3、GAP、Linear、Argmax 的顺序推进，只有前一算子的结果写入并排空后才进入下一算子。

激活 RAM A/B 按阶段交替承担生产者和消费者：Conv1 输出写 B，Pool1 写 A，Conv2 再写 B，Pool2 写 A，Conv3 写 B，GAP 写 A，Linear 写 B。控制器必须等前一层写入完成且响应排空后再切换读写角色。该设计避免为每层都配置独立的大容量 RAM，但对地址、同步读延迟和完成信号有严格要求。

当前密集卷积核心按输出通道、时间位置、输入通道和卷积核位置形成确定的遍历顺序。输入与权重经片上存储供给一个共享乘加单元，累加完成后再进行固定重标定并写回激活。由于只部署 1 PE，设计可以在 XC7A35T 的资源预算内闭合，但 1199 万次算法乘加之外还有取数、控制和回写周期，吞吐较低。

MaxPool2 在同一量化网格内比较相邻编码值；GAP 以完整时间长度进行整数求和后重标定；Linear 对 128 维输入与 5 组权重求和并写出五个 logits。Argmax 对相同最大值选择首次出现的类别索引。各阶段的输入来自前一阶段在生产 RAM 中写入的结果，而不是从主机导入离线计算好的中间激活。

共享 RAM 为同步读写结构。写入请求被接受、读响应返回、末个输出写提交和阶段 DONE 并非同一个周期。控制器在阶段切换前等待生产者完成与适配器排空；否则后一层可能读到旧激活，即使最终 winner 偶然相同也会造成内部数组不一致。

表 3　八阶段执行及诊断输出

阶段	算子	主要输出与诊断目的
0	Conv1	32×1024 INT8；检查首层量化与边界
1	Pool1	32×512 INT8；检查成对最大值

阶段	算子	主要输出与诊断目的
2	Conv2	64×512 INT8；检查层间 RAM 映射
3	Pool2	64×256 INT8；检查长度变化
4	Conv3	128×256 INT8；检查大层乘加
5	GAP	128 INT8 与累加值；检查一次求和重标定
6	Linear	5 INT8 logits 与累加值
7	Argmax	4 字节 winner/valid 字

表 4　装载与读回地址窗口

地址	内容	长度或作用
0x10000	输入和部分层间激活 A	首次写入 2,048 字节
0x20000	层间激活 B 与最终 logits	按阶段复用，最终 5 字节
0x30000	INT8 权重	35,904 字节
0x40000 / 0x41000 / 0x42000	bias / M / shift	各 916 字节
0x43000	GAP 参数	8 字节
0x50000 / 0x50200	诊断累加值	只在授权阶段读取
0x00050	最终 winner 字	4 字节含 valid 和类别

上位机与板卡通过 115200 baud、8N1 UART 通信。请求帧从 A5 5A 开始，随后为操作码、16 位序号、32 位地址、16 位长度、至多 256 字节负载和 CRC16；响应帧以 5A A5 开始，包含错误码、同一序号、负载长度、负载及 CRC16。请求固定开销为 13 字节，响应固定开销为 9 字节。序号、长度、CRC 与地址都受检查，因此“串口有回应”并不足以证明是当前作业的正确数据。

任何一次 WRITE 或 START 若通信中途失败，主机无法仅凭超时判断板卡是否已经执行，故不自动重发。恢复操作必须由操作者明确选择原失败证据，执行 ABORT/CLEAR、新 session、完整重装与一次 START。这样做增加了操作时间，却避免重复启动和旧数据混入新会话。

控制寄存器提供 RUNNING、DONE、LOADING、输出有效、PAUSED 和

ERROR 等状态位。主机先读取版本与能力寄存器，再决定是否允许装载；BEGIN_LOAD 应清除旧结果有效标志。完成时除 DONE 外还需检查输出有效位和最终 job/session，避免把上一次作业的五维输出误认作新结果。若板端进入 ERROR，主机读取错误记录并停止当前流程。

RESUME 属于带上下文的阶段操作：主机写入 session、job、token 后发出命令，板端核对其与当前暂停点一致。这样能阻止旧诊断界面或另一进程错误推进本次作业。装载计数要求 A=2048、W=35904、bias/M/shift 各 916、GAP=8 字节，缺任何一段都不能开始完整网络。普通模式只读最终结果，诊断模式的窗口访问与阶段状态绑定；不同地址的授权条件不能以“地址在存储范围内”一条规则代替。

表 5　控制命令与状态判据

操作	命令或条件	主机应核对的结果
BEGIN_LOAD	0x53000001	旧输出失效，装载计数清零
START	0x53000002	长度齐全、一次启动、job 增一
RESUME	0x53000003	session/job/token 与暂停点一致
CLEAR / ABORT	0x53000004 / 05	显式恢复后重新装载
DONE	状态位与输出有效位	五维 logits、winner 和会话一致
ERROR	错误状态位	保存错误记录并停止当前采集

诊断模式在每个阶段产生 PAUSED 状态，主机核对 stage、session、job 和 token，完整读取规定窗口后再发送 RESUME。读取次序与长度也是合同的一部分，重复、缺尾或越界读取会使证据无法解释。阶段 7 之后读取 winner 字，再与最终结果窗口核对，避免仅凭界面显示认定作业完成。普通模式不产生这些暂停，因此适合测计算主路径；诊断模式用于定位第一处数值分歧。

已验证的中断发生在 stage 1（Pool1）阶段边界。恢复流程执行 ABORT/CLEAR、新会话、完整重装 40,708 字节及一次 START，再核对 DONE 与输出。该结果不覆盖任意中断时刻、掉电或电气故障。

输入、权重、参数和各阶段激活共用有限的片上 RAM，读写授权、提交顺序及诊断窗口必须一致。实现报告保留 116 条 REQP-1840 警告。封版审查在

时钟持续、复位保持时间满足规定、损坏终止于稳定释放之前等条件下接受有界恢复论证；任意电气故障或亚稳态风险尚未证明已消除。

2.3 软件系统介绍

2.3.1 软件整体介绍

软件由信号生成与训练、量化导出、独立整数参考、上位机控制、捕获解析与比较、复现构建六部分组成。训练和量化在离线主机运行；演示终端显示样本、五维分数与状态。历史捕获回放用于展示既有证据，不等于实时串口执行。

数据链路从随机符号映射开始，经平均功率归一化、上采样、根升余弦脉冲成形及加性高斯白噪声处理，形成固定长度 IQ 波形。每条样本保留类别、信噪比和样本 ID 等元数据。冻结数据划分包含训练集 2,450 条、验证集 525 条、测试集 525 条；信噪比档位为 -10、-5、0、5、10、15、20 dB。训练、验证与测试集合分离，后续量化校准只从训练集取样。上述结果评价的是这套合成数据集，不直接代表真实无线环境泛化性能。

生成器对五类调制分别抽取新的随机符号，使用每符号 4 个采样点、滚降系数 0.35、跨度 8 个符号的根升余弦成形；裁去滤波过渡区后取连续 1024 点，按平均功率归一化，再按目标 SNR 添加复高斯白噪声。数据保存两路 float32 I/Q、类别、目标 SNR 和实测 SNR；目标 SNR 是信号功率与噪声功率之比，不是 Eb/N0。

生成与划分使用随机种子 42；模型训练使用 Adam、学习率 0.001、batch size 64、最多 30 个 epoch，并按验证集表现保存第 27 轮检查点。数据文件保存 train/val/test 的原始索引，按类别×目标 SNR 分组独立打乱后分为 70/15/15；同一样本索引不跨集合。量化校准只取训练集，测试集用于冻结模型后的评价。该数据文件的 SHA256 为 6c9ec8634af4ec8df894bb590c57990af6609529366c8057d2af2915f9a7c7e4。

训练记录仅执行 seed 42 一次，配置文件列出的 123 和 2026 未形成训练结果，不能报告跨随机种子的均值或标准差。测试集按 35 个类别×SNR 组合固定分层，因此总体准确率只是该构成下的点估计；改变类别比例、SNR 分布、

训练种子或信道条件后的表现均未测得。

表 6　数据集与训练设置

项目	设置	说明
输入	2 × 1024，I/Q	float32 数据生成，INT8 硬件编码
类别	5 类，标签 0～4	BPSK、QPSK、8PSK、16QAM、64QAM
SNR	-10、-5、0、5、10、15、20 dB	每档测试样本 75 条
样本数	2450 / 525 / 525	训练 / 验证 / 测试
训练	Adam，30 epoch，seed 42	最佳检查点取自验证集

2.3.2 软件模块及关键输入输出

表 7　软件模块数据流程

模块	输入	处理与输出
信号生成	类别、SNR、seed	映射→成形→归一化→加噪；IQ、标签、索引
训练与校准	训练/验证划分	训练选优→BN 融合→训练集校准；FP32 与 INT8 模型包
整数参考	冻结参数、IQ 编码	按整数合同运行八阶段；逐层数组、logits、winner
上位机控制	模型包、位流身份、串口配置	校验→装载→START→轮询→读回；原始请求响应和退出码
独立比较	参考数组、捕获与清单	帧校验→类型/形状检查→逐值比较；差异、状态、哈希
构建入口	源码、XDC、工具路径	检查→仿真→综合实现；独立运行目录及报告

网络采用一维卷积结构。三层卷积的通道数分别为 2→32、32→64、64→128，卷积核长度依次为 7、5、3，并以相应 padding 保持卷积前后的时间长度。前两层卷积之后各有一次长度为 2 的最大池化，末层后为全局平均池化，最后由 128→5 的线性层产生分类分数。训练模型中的 BatchNorm 在导出硬件参数时融合进卷积权重和偏置，运行时不再设置独立的浮点 BN 运算。

三层卷积均保持时间长度的 same padding；前两层后分别作窗口为 2、步长为 2 的最大池化。GAP 把 128 × 256 的末层激活沿时间轴汇聚为 128 维，再

由线性层生成五维 logits。整个网络共有 36,581 个可训练参数，其中卷积和线性权重共 35,904 个字节的 INT8 装载数据。

按输出长度 × 输出通道 × 输入通道 × 卷积核宽度计算，三层卷积的理论乘加量依次为 458,752、5,242,880、6,291,456 次；线性层为 640 次，总计 11,993,728 次 MAC/样本。这个数是算法运算量，不是 RTL 实际时钟周期，也不包含取数、地址生成、池化或通信开销。

表 8　网络层次与张量尺寸

层次	主要运算	输出尺寸
输入	INT8 IQ 编码	2 × 1024
Conv1	2→32，核 7，重标定与 ReLU	32 × 1024
Pool1	MaxPool，核 2，步长 2	32 × 512
Conv2	32→64，核 5，重标定与 ReLU	64 × 512
Pool2	MaxPool，核 2，步长 2	64 × 256
Conv3	64→128，核 3，重标定与 ReLU	128 × 256
GAP	按时间轴聚合	128
Linear	128→5	5
Argmax	取首次最大值索引	1

为了将浮点模型映射到 FPGA，项目先构建 FP32 基线，再进行训练后量化，并导出完整的整数模型包。激活采用带零点的有符号 8 位编码，权重按输出通道采用对称 INT8 编码；卷积乘积在较宽位宽下生成，偏置与累加按 32 位整数合同处理，重标定采用乘数与移位完成。硬件逐层使用同一冻结参数包，避免在板上临时重新计算浮点比例。

输入和中间激活以有符号 8 位整数保存，权重为逐输出通道对称 INT8；输入零点与后层 ReLU 输出零点不同。一次卷积输出的累加先把输入码减去输入零点，再与权重相乘并累加到 32 位整数，bias 对每个完整输出只加一次。padding 对应输入零点，而不是简单填整数 0。

重标定把累加值乘以预先冻结的正整数 M，再按 shift 右移并执行 ties-to-even 舍入，最后加输出零点、按需要执行 ReLU 并截断到 INT8。GAP 先

对 256 个时间点求整数和，再统一重标定；Linear 不执行 ReLU。若改变舍入、零点或操作顺序，即使多数样本结果相近，也不能视作同一模型的硬件实现。

表 9　整数数据格式与运算约束

处理量	位宽或范围	设计原因
激活与权重	signed INT8	节省装载与片上存储
输入减零点	signed 9 位	避免 -128 与零点相减后截断
卷积累加	signed 32 位，33 位检测溢出	偏置只加一次；溢出使作业无效
acc×M	signed 64 位	保证完整乘积和舍入输入
输出编码	ties-to-even 后加零点、ReLU、clip	保持参考与 RTL 的顺序相同

卷积中的输入编码 qx 表示实数零时，取值应为该层输入零点 Zx，而非整数 0。首层 Zx=-4，padding 样本必须写作 -4；居中后的 qx-Zx 为 0，才不会向累加器贡献错误乘积。数据为整数 0 时，其中心化值为 4，不得被跳零逻辑误删。无论输入是否全为零点，偏置都应在完整输出上加一次。

重标定的核心计算为 p=acc×M，再除以 2^shift 做 ties-to-even 舍入。设 p=-5、shift=1，则 -5/2=-2.5，偶数邻值为 -2；若使用一律加半再右移，负数边界可能得到不同结果。舍入后才加输出零点、按层选择 ReLU、截断到 INT8 区间。合同规定累加使用有符号 32 位、乘数积使用有符号 64 位；这类边界例子既用于软件测试，也用于 RTL 对照。

GAP 先对 256 个时间点的 qx-Zx 求整数和，再统一重标定；逐点舍入后求平均会引入额外量化误差。MaxPool 在同一正 scale 的编码上比较大小，Linear 不接 ReLU，Argmax 在并列最大值中取首个索引。软件与硬件均按这些规则生成五维 logits。

上位机操作流程为：核对版本和身份 → BEGIN_LOAD → 写 session 与诊断开关 → 装载输入和参数 → START → 查询状态。普通模式在 DONE 后读取 logits 与 winner；诊断模式在 PAUSED 后核对 stage/session/job/token，读完授权窗口再 RESUME。遇到 ERROR 或通信超时，保留失败记录并停止，不自

动重发具有副作用的命令。

通信异常时，上位机保留已捕获的请求、响应原始十六进制数据、部分帧和错误状态。终端可以显示记录，但不在后台补发命令。再次运行需确认恢复来源、取得操作者确认并建立新会话。这样保留了失败现场，便于复查，也避免自动重试改变原始证据。

独立参考不导入 RTL 的内部计算结果，而是从冻结模型包和原始样本重新产生预期整数数组。比较器检查数据类型、形状、地址窗口、重复帧和缺尾，并对每个标量进行精确比较。对改值、删尾以及 CRC 破坏的负向试验能够拒绝错误输入，说明“零差异”不是因为比较器忽略数据。证据还保存原始帧、命令、退出码和哈希，便于将结论追溯到同一位流与同一输入。

第三部分　完成情况及性能参数

3.1 整体介绍

已完成上位机装载、FPGA 全网执行和结果核对闭环。2026 年 10 月 31 日的固定样本封存记录是板级结论来源；11 月 3 日的新增仿真和布线重建属于离线证据。以下实物照片用于核验开发板身份、接口布局和整机连接关系，其中图 3 给出上位机、下载线与开发板的 45° 视角。




图 2　开发板正面实物及接口布局




图 3　整机 45°：上位机、下载线与开发板连接




图 4　开发板背面 ATK-DF7A35 V2.1 丝印

3.2 工程成果

3.2.1 机械成果

无独立机械设计成果；本系统使用现成开发板，不将开发板结构列为自研机械成果。

3.2.2 电路成果




图 5　器件状态：xc7a35t_0 已编程（Vivado 硬件设备属性）

图 5 为封存位流下载后的设备属性：器件 xc7a35t_0、Status=Programmed、Programming file 哈希前缀 36101d4e…。它只证明该次下载的器件状态，位流身份仍以 SHA256、下载日志和封存记录为准。

已交付板级顶层、通信端点、控制器、卷积核心、后处理模块、共享存储与约束，以及封存位流和实现报告。该位流运行稠密 1PE 网络。软件稀疏建模和跳零研究未进入封存位流，不报告板上稀疏加速效果。

3.2.3 软件成果



图 6　固定样本历史诊断记录回放界面 非新增板测

配套视频包含现场操作及标明来源的历史证据回放。界面中的五维分数和逐

层 CSV 用于展示封存结果，不能增加板测样本数量。旧版视频的 Audit delivery mismatch 属于当时迁移路径不匹配的失败记录，当前板级结论以封存原始捕获和独立审计为准。

3.3 特性成果

3.3.1 模型分类结果

在 525 条固定测试样本上，FP32 基线正确 404 条，冻结整数参考正确 403 条，分别约为 76.95% 和 76.76%。正确总数相差 1 条，准确率相差约 0.19 个百分点。逐样本预测变化见第 3.3.1 节；本组数字仅评价固定合成测试集。

将 Day 6 冻结的 FP32 与 INT8 预测 CSV 按 sample_id 对齐：525 条真值一致，3 条预测标签改变，其中 2 条由正确变为错误、1 条由错误变为正确，故正确总数净减 1 条。变化样本为 ID3058、ID2503 和 ID3337；其类别、SNR 和预测明细见原 CSV。该核对不是新增训练或板测。

表 10　软件整数参考按类别的测试结果

真实类别	正确 / 总数	准确率
BPSK	102/105	97.14%
QPSK	91/105	86.67%
8PSK	98/105	93.33%
16QAM	68/105	64.76%
64QAM	44/105	41.90%




图 7　软件整数参考的 SNR 曲线 混淆矩阵及类别与 SNR 分布

图 7 上排分别给出总体 SNR 准确率和混淆矩阵，下排给出 35 个类别×SNR 测试格的完整正确数，每格分母均为 15。64QAM 被判为 16QAM 有 36 条，16QAM 被判为 8PSK 有 19 条。图中数据全部来自软件整数参考，并非 FPGA 全测试集板测。

图 7 给出冻结整数模型的总体误差分布：0 dB 及以上五档合计正确 333/375，准确率 88.80%；−10 与 −5 dB 两档合计 70/150，准确率 46.67%。前一数字是五类汇总，不能据此推断每一类在中高 SNR 都可靠；两组数字均来自软件整数参考，并非 FPGA 多样本板测。

类别差异同样重要：三类 PSK 合计正确 291/315，准确率 92.38%；两类 QAM 合计 112/210，准确率 53.33%。其中 64QAM 仅 44/105（41.90%），即使在 15 dB 和 20 dB 两档也分别只有 9/15、10/15 正确。高 SNR 的总体优势主要不能代表 64QAM。星座图有助于解释幅度与相位结构，网络实际输入仍是 2×1024 的时序数组。

这些结果来自同一合成数据分布，支持对完整推理实现和数值核对流程的评价。复杂真实信道下的准确率仍需另测。接入 SDR/ADC 后，还要检查前端同步、动态范围、输入量化和跨信道表现。

表 11　FP32 与冻结 INT8 的同测试集对照

指标	FP32 基线	INT8 冻结参考	比较口径
测试集正确数	404/525	403/525	同一固定测试集
测试集准确率	76.95%	76.76%	下降 0.19 个百分点
卷积及线性权重数	35,904	35,904	参数个数相同
原始权重字节	143,616	35,904	按 32 位/8 位计算，减少 75%
FPGA 实现	未制作位流	Stage5 稠密 1PE	没有硬件前后对照

权重原始表示减少 75% 只按 32 位与 8 位标量计算，不含偏置、量化参数、激活缓存及 BRAM 组织开销。FP32 基线没有独立 FPGA 位流，不能由此给出硬件速度、功耗或资源节省比例。

3.3.2 固定样本板级核对与失败分析

G3 封版范围覆盖固定样本 ID2259，真实类别 16QAM，信噪比 -5 dB。正常模式完成全网并返回五维 logits 与 winner；诊断模式读回三层卷积、两次池化、GAP、Linear 及部分累加值。独立审计核对 1,603 对原始通信帧和 166,172 个标量，未发现数值差异。板上 logits 为 [-92, 3, 11, 1, 0]，winner 为 8PSK；真实标签为 16QAM。这证明该输入上的硬件执行与冻结模型一致，同时记录了一次分类错误。

表 12　现有板测样本记录

id	true	pred	match_ref	snr
2259	16QAM	8PSK	是	−5 dB

板测样本 n=1；该样本的硬件与参考数值一致，分类结果错误。没有 20–50 条独立板测记录，故不报告多样本一致率或板级五类准确率。低信噪比 QAM 混淆也存在于软件测试中；后续应保留预先确定的完整样本清单，不能只挑选正确样例计算准确率。

表 13　验证层级与证据范围

验证项	输入 / 条件	观察量	结论
信号生成	5 类 ×7 档 SNR	功率、SNR、样本哈希	数据链可复现
整数参考	525 条冻结测试样本	403 个正确标签	软件分类准确率
RTL 与实现	冻结源和约束	阶段输出、资源、WNS	单版本工程闭合
正常板测	ID2259，-5 dB	logits、winner、DONE	固定样本全网运行
诊断板测	同一固定样本	1603 帧对、166172 标量	逐值零差异
中断恢复	stage1 受控中断	PAUSED、重装、DONE	限定场景通过

表 14　负向验证及拒绝条件

构造变化	应检查的层面	当前证据状态
数组单值改动	逐元素比较	独立比较器拒绝
数组尾部缺失	形状、长度与缺尾	独立比较器拒绝
帧 CRC 损坏	通信帧完整性	拒绝
旧 session 或错误 token	会话与暂停上下文	原审计范围内核查
复位/时钟超出有界假设	物理可靠性	未验证，需另立测试

3.3.3 实现资源与时间窗口

布局布线后的目标器件为 xc7a35tfgg484-2，工具版本为 Vivado 2026.1。20 ns 时钟约束下，setup WNS 为 2.102 ns，hold WHS 为 0.068 ns，TNS 与 THS 为 0，说明本次固定实现满足 50 MHz 时序。资源计数来自实现检查点，不采用早期 66 BRAM18 的静态拓扑估计。

表 15　布局布线后的实现指标

指标	已核验数值	说明

指标	已核验数值	说明
时钟	50 MHz	20 ns 约束
LUT	15,832 / 20,800	约 76.1%
FF	10,851 / 41,600	约 26.1%
DSP	9 / 90	10.0%
BRAM18 等效	65	RAMB36 为 0
setup WNS	+2.102 ns	TNS 为 0
固定样本计算	72,881,763 周期	50 MHz 下约 1.458 秒

保持裕量 WHS 为 +0.068 ns，THS 为 0；BRAM18 等效用量为 65/80。普通 DRC 警告共 145 条，其中 REQP-1840 为 116 条。警告及有界恢复假设保留在证据中，不解释为风险已全部消除。

表 16　固定样本捕获的时间窗口

捕获	端到端 s	BEGIN_LOAD 至 START s	FPGA 计算 s	暂停 s
普通	10.199	7.884	1.458	0
诊断	32.679	7.882	1.458	22.440
重装恢复	10.556	7.887	1.458	0

从封存捕获提取时间窗口：普通模式从采集开始到结束为 10.199 秒，BEGIN_LOAD 到 START 为 7.884 秒，板内计算时间见表 15。完整重装后的普通模式为 10.556 秒，装载约 7.887 秒。两次运行不是统计重复试验，不能据此给出稳定吞吐率或延迟方差。

诊断模式端到端为 32.679 秒，装载约 7.882 秒，板内计算窗口与普通模式一致；暂停计数换算为 22.440 秒，其中窗口读取事务墙钟累计约 18.674 秒。暂停期间串口读回与主机处理显著增加等待。各窗口部分互相包含，不能简单相加；表 16 给出起止口径。

串口载荷为 40,708 字节，协议与配置见第 2.2.3 节；在 115200 8N1 下，纯载荷传输的物理下界约 3.534 秒。实测装载墙钟还包含分帧、确认、轮询及主机和板端处理。后续优化须按第 3.3.3 节的同一计时边界分别测量通信与计算。

从算法运算量 11,993,728 MAC 与 72,881,763 周期的比值，可以得到约 6.08 周期/MAC 的端到端阶段平均值；该比值混合了卷积、存储、后处理和控制开销，只作为量级说明。若要分析瓶颈，需要从硬件计数器分开采集各层周期、RAM 等待、串口装载和结果回传时间。

计算时间 = 72,881,763 ÷ 50,000,000 = 1.45763526 秒。三组记录分别对应普通、诊断及恢复流程，条件不同，不能用于计算重复运行的均值、方差或稳定吞吐。现有材料未测功耗、能效及同输入的软件速度基线。

3.3.4 已完成优化及比较边界

参数装载原先逐字节更新动态选位的部分字，再拼成 32 位参数检查范围。修复后，帧内完整参数直接由连续四个字节组成，仅在跨帧时保留未凑齐的字节。在相同 XDC 下，两份 RTL 快照只有 stage5_top.sv 不同。综合 LUT 从 32,535 降至 24,584，减少 7,951 个（24.44%）；寄存器增加 22 个，BRAM 与 DSP 用量相同。修复后仍超过器件的 20,800 个 LUT。

表 17　参数组字修复及后续版本的综合资源

综合快照	Slice LUT	寄存器	BRAM Tile	DSP
参数组字修改前	32,535	11,001	32.5	9
10 月 29 日参数修复版	24,584	11,023	32.5	9
11 月 3 日封存源码重建	16,298	10,851	32.5	9

三行均为 Vivado 2026.1 对同一器件和顶层的综合结果。前两行共用 early.xdc，原报告分别为 before_parameter_synthesis.rpt 和 early_synthesis.rpt。第三行是后续封存版本，源码和复位约束均有演进；其布线后为 15,832 LUT。24.44% 仅指前两行的综合 LUT 降幅。

前两行在相同 XDC 下，仅 stage5_top.sv 改变，LUT 降幅为 24.44%，但两版仍资源超限。最终源码与复位约束又有演进，布线后使用 15,832 LUT，不能把全部差额归因于参数组字修复。只有一版位流经过板级验收，尚无双位流速度、功耗及端到端性能对照。

3.3.5 大模型协作与可复用技能

协作材料分为实物调试分享会话和本机日志选录。两份本机日志收录 19 条用户提问与模型公开回复，保留时间、角色、源行号及正文哈希。以下案例描述实际纠错过程，不将模型自述的通过状态代替独立检查。

案例一，端口为空。原始会话中用户贴出报错并说“报错了”；模型从 stderr 读到“--port: expected one argument”，指出 $confirmedPort 为空、两次实际退出码都是 2。团队据此重新确认 COM 号，改用每步询问端口并保存退出码的操作入口。人工判断是把参数解析失败与板上计算失败分开：该次没有打开串口，不能记为 FPGA 推理失败；之后有效的正常和诊断捕获见第 3.3.2 节及 E3—E4。

案例二，超时纠错。原始会话中模型先指出“中断后等待约 4 分 18 秒才开始恢复”，超过 RTL 60 秒暂停期限，并承认旧操作单在两步间等待人工 YES 的疏漏，保持 G3=PENDING。用户随后按配对脚本补做，提交新的证据目录；人工核对中断 exit 3、恢复 exit 0、原 PAUSED 上下文和逐值一致，见 E4。第一次超时运行仍保留为失败历史，不改写成通过。

案例三，位流身份。补测计数器归零后，模型在原始会话中询问是否断电、复位或重新下载；用户答“是有断电，这是 bit 路径和下载记录”。团队随后核对下载日志、目标标识和位流 SHA256，确认仍是已验收 bit，才解释计数器归零并判定限定范围的 G3 通过。人工判断的依据与最终绑定见 E2、E6；没有把新捕获直接继承为旧 G3。

上述三个案例的原始分享记录见报告配套材料包：evidence/messages.jsonl（主案例，A-68 等编号）；case_a.md、case_b.md 对应另外两次本机协作，不与此记录混用；索引见 evidence/index.html。

表 18　离线协作记录中的问题与纠错

提问与线索	模型修正及结果	原文编号
独立 G2 验收发现入口不兼容，用户要求修复	初验 FAIL；三项交付问题经过本地回归，独立复验另行判定	case_a.md：A-452、469、822
版本查询输出正确但返回 1	只放宽只读版本探测；实际正向仿真和构建要求返回 0	case_b.md：B-508、545
默认 DRC 报告列出 50 项，其中 RAM 仅显示 20 条	展开同一检查点的报告，确认 145 条普通警告，其中 RAM 为 116 条	case_b.md：B-629、660

skill/ 已纳入公开仓库及代码提交包，入口为 skill/README.md。目录包含适用范围、使用方法、失效条件、来源案例、验证材料和两个检查脚本；UART 排查等内容以文档说明，量化流程需结合工程源码。当前不是四个独立专项自动化脚本组成的工具集，也不宣称已提供通用 Vivado 报告抽数器。

技能包先核对冻结模型和样本哈希，再解析帧 CRC、长度与序号，最后与独立整数参考逐元素比较。验收材料保留了改值、缺尾和 CRC 损坏的拒绝试验。使用这些脚本前，量化合同须保持稳定，诊断窗口也须能够读出规定数据。

随包验证使用人工构造的正反例及可迁移性检查，22 项全部通过，结果见 evidence/skill_tests.json；这不是新增实物测试。工具要求稳定的整数合同与可读诊断窗口，异构量化网格、浮点容差比较和跨项目独立应用效果尚未验证。

3.3.6 交付内容与复现入口

代码与技能包入口见随赛提交包；源码许可及第三方范围以包内 LICENSE 与 THIRD_PARTY.md 为准。竞赛材料入口为 contest/，技能入口为 skill/。本次代码包基于封存源码版本 14caf40 及本地完整工程整理，压缩包与仓库不完全等同，应按各自清单核验。

平台“全部代码”上传文件为 fpga_iq_code.rar，大小 79,067,153 字节；RAR 中保留 complete_out/ 根目录，含源码、约束、构建脚本、模型参数、数据、仿真入口、实现报告、上板脚本和原始捕获。SHA-256：d0c89adbd82b96e386caad70f934a1ba79fceb080a8cf1efaec643137fe89d3b。历史

engineering.zip 保留完整归档，体积约 3.66 GB，不作为平台 200 MB 限额内的代码附件。

解压代码 RAR 后进入 complete_out/pockage，按 README.md 配置 Python 和 Vivado 路径。环境为 Windows、Python 3.12、NumPy 2.3.5、Vivado 2026.1 及 Artix-7 器件支持。压缩包精简了历史重复归档与部分深层生成输出，使用独立新清单核验，原包清单作为来源记录保留。

表 19 复核路线与实际完成范围

路线	入口与完成状态
A 离线核对	run_all.ps1 -PythonExe $py -Action check；RAR 解包后 8,904 文件清单及整数参考核对通过。-Action compare 的正常、诊断及恢复历史捕获比较通过。
B 源码构建	run_all.ps1 -PythonExe $py -VivadoBin $vb -Action all；11 月 3 日开发机新目录构建至 routed.dcp，全网仿真 229,643 标量零差异，改值负例检出 1 处差异。此次 RAR 打包未重跑 Vivado。
C 实物复测	核验 board/bitstream/stage5.bit 与 bit_manifest.json，再按 board/frozen_delivery/board_operation.md 操作。既有板测来自 10 月 31 日；本次整理不新增下载或实物捕获。

新电脑从解压、构建、生成位流到重新上板的完整流程仍待独立执行。更改模型、源码、XDC 或位流后，历史板级结论不能自动继承。

表 20 核心结论与证据编号

编号	核心结论	核验要点
E1	软件 INT8 分类结果与类别×SNR 分布	核对 overall、逐样本预测及 35 格正确数；仅限固定合成测试集。
E2	同版本 RTL 和 50 MHz 实现	核对器件、WNS、LUT、FF、DSP、BRAM 及位流身份。
E3	固定样本板级逐值一致且分类错误	核对帧、标量、逐层数组及真实标签与预测类别。
E4	受控中断后新会话完整重装恢复	核对 PAUSED、ABORT/CLEAR、重装、DONE；仅覆盖该场景。

编号	核心结论	核验要点
E5	单次板内计算和普通模式等待	核对计算计数与主机时间窗口；不外推吞吐或加速比。
E6	G3 封版身份及未覆盖范围	核对最终状态、位流哈希、单样本范围及保留告警。

表 21　报告配套 evidence 目录中的证据路径

编号	发布根目录相对路径
E1	evidence/metrics.json evidence/predictions.csv
E2	evidence/implementation.json evidence/bit_manifest.json
E3	evidence/normal.json evidence/diagnostic.json
E4	evidence/interrupt.json evidence/recovery.json
E5	evidence/after.json evidence/frames.json
E6	evidence/board_seal.md

以上 evidence/ 路径相对于报告配套材料包根目录，不应直接拼接到代码 RAR 的 complete_out/ 根目录；代码包内原始捕获与验证入口以 pockage/README.md 和清单为准。

第四部分　总结

4.1 可扩展之处

下一阶段先预先固定覆盖五类及不同 SNR 的板测清单，保存 id、true、pred、match_ref、snr 和原始帧，保留 ID2259 失败分析。随后统一起止点重复测量装载、计算与回传，并在独立机器执行完整复现。根据分段耗时决定优化参数驻留、通信或 PE 并行度，每次修改重新检查数值、资源和时序。射频接入及多径、频偏评价作为后续扩展，不将现有合成数据结果外推为现场性能。

4.2 心得体会

这个项目最深的体会，是“模型能分类”和“硬件按模型计算”必须分开证明。ID2259 被模型判成 8PSK，真值是 16QAM；只看最终类别，容易怀疑 RTL 写错。但逐层核对显示 1,603 对通信帧、166,172 个标量全部一致，该固定样本的逐层比较未发现硬件数值偏差，问题更可能在模型对 16QAM/8PSK 的混淆。反过来，最终类别碰巧相同，也不能代替中间数组核对。我们把“分类正确率”和“数值一致性”写成两条独立的验收线，这是整个项目最重要的方法收获。

实现阶段最花时间的是边界条件，不是卷积公式。输入零点不是整数 0，padding 要填零点；负数重标定要按 ties-to-even 舍入；阶段切换要等最后一个写提交和读通路排空；诊断窗口还要把 session、job、token 和暂停点绑定。这些边界处理不一致，可能造成稳定复现的数值偏差或状态异常。单 PE 加共享 RAM 让网络在 XC7A35T 上闭合，代价是 1.458 秒的板内计算和严格的存储时序；我们接受这个取舍，但不再把它说成“实时”。

参数组字修复也给我们上了一课：同样的 XDC 下只改 stage5_top.sv，综合 LUT 从 32,535 降到 24,584，降幅 24.44%。但后续源码和复位约束又演进，布线后是 15,832 LUT，不能把全部差额都算到这一处修改上。做性能归因时，必须把“同一条件对照”和“版本演进”分开，否则很容易讲出一个自己都复核不了的故事。

和大模型协作的三个案例，让我们学会把“建议”和“结论”分开。端口为空那次，模型从 stderr 看出参数解析失败，我们才没有把它记成 FPGA 推理失败；4 分 18 秒超时那次，模型先指出超过 60 秒暂停期限，我们补做了配对脚本，但第一次失败仍保留；位流身份那次，模型追问是否断电、重下，我们核对下载日志和 SHA256 后才解释计数器归零。模型能帮我们找线索，原始日志、退出码和逐值比较是确认结论的主要依据。

回看整个项目，最大不足是证据覆盖：板测只有 ID2259 一条，重复延迟、功耗和独立机器复现未做。我们不想用“准确率 76.76%”盖住这些空白。下一步先固定五类×多 SNR 的板测清单，再谈优化和推广；这比继续提高单一准确率指标更难，也更值得。

第五部分　参考文献

[1] 全国大学生嵌入式芯片与系统设计竞赛组委会. 2026 FPGA 创新设计赛道选题指南（AMD）[Z]. 2026.

[2] O'Shea T J, Corgan J, Clancy T C. Convolutional Radio Modulation Recognition Networks[EB/OL]. 2016. https://arxiv.org/abs/1602.04105

[3] Tang Z L, Li S M, Yu L J. Implementation of Deep Learning-Based Automatic Modulation Classifier on FPGA SDR Platform[J]. Electronics, 2018, 7(7):122. https://doi.org/10.3390/electronics7070122

[4] O'Shea T J, Roy T, Clancy T C. Over the Air Deep Learning Based Radio Signal Classification[EB/OL]. 2017. https://arxiv.org/abs/1712.04578