基于 FPGA 的五类 IQ 基带调制识别原型设计报告

全国大学生嵌入式芯片与系统设计竞赛 FPGA 创新设计赛道 AMD 自主选题初级组

初赛设计报告 | 板级封版 2026 年 10 月 31 日 · 离线复现 2026 年 11 月 3 日

目录

摘要 2

1 选题背景与作品定位 2

2 功能需求与评价口径 4

3 信号数据与算法设计 6

4 系统架构与接口 12

5 FPGA 关键实现 17

6 验证方法与结果 19

7 性能资源与优化分析 22

8 大模型协作与技能包 26

9 复现方法与结论 27

附录 证据索引与验证边界 29

参考资料 30

摘要

本作品完成了五类调制信号的数字基带推理原型。上位机发送 2×1024 点 IQ 样本和冻结参数后，Artix-7 FPGA 在片上完成 INT8 一维 CNN 的三层卷积、两次最大池化、全局平均池化、线性分类及 Argmax，并经 UART 返回五维分数和类别。网络采用单 PE 与共享 RAM，支持逐阶段诊断，也验证了受控中断后的完整重装恢复。

本项目将完整 INT8 网络部署到 FPGA，并冻结整数运算合同，以独立参考逐值核对板上结果。整数参考在固定合成测试集上正确 403/525（76.76%）。板级封版只覆盖一条样本：FPGA 与参考结果一致，但模型将该样本错分。实现满足 50 MHz 时序，单次板内计算约 1.46 秒，不含装载和回传。现阶段没有射频或 ADC 前端，也没有多样本板级准确率及硬件优化前后对照。报告分别给出模型分类结果、板级执行核对和实现性能，相关证据见附录。

关键词：自动调制识别；FPGA；IQ 信号；INT8 量化；一维卷积神经网络

1 选题背景与作品定位

1.1 应用背景

无线接收设备在处理未知或动态变化的信号时，需要判断所接收波形采用的调制方式。调制识别可为频谱监测、软件无线电接收机的模式选择以及通信链路自适应提供信息。传统特征法依赖人工提取统计量；神经网络可以直接从 IQ 序列学习不同调制的时域和相位结构。然而，网络推理若要部署到资源有限的边缘硬件，必须同时处理数值表示、存储容量、时序和可验证性。

本项目选择 BPSK、QPSK、8PSK、16QAM 和 64QAM 五类作为研究对象。它们覆盖相移键控和正交幅度调制两组常见形式，既有可区分的星座结构，也会在低信噪比下出现混淆。项目以可控的基带数据和冻结模型开展算法到硬件的逐级实现，重点展示一套完整网络如何在较小规模 FPGA 上运行并接受逐层核查。

1.2 已实现范围与应用边界

当前成品是“上位机送入 IQ 样本、FPGA 完成网络推理、上位机读取类别”的验证系统。信号样本来自软件生成及保存的数据集，经 UART 装载；系统没有射频天线、模数转换器或实时频谱扫描前端。因此，它可作为自动调制识别边缘计算节点的算法与硬件原型，但不能描述为已经完成真实空口信号的连续接收和在线识别。

1.3 作品贡献与证据主线

完整 INT8 CNN 推理链已映射到 XC7A35T。单 PE 与共享 RAM 支撑三层卷积、两次池化、GAP、Linear 和 Argmax 在片内完成，上位机负责装载与读回，模块实现见第 4、5 章。

当接收波形被错分时，诊断接口可逐层读回板上结果，与同一输入的整数参考对照。ID2259 的真实类别是 16QAM，软件和板上均返回 8PSK。逐值核对将问题定位到冻结模型的分类结果，使后续调试可以集中在低信噪比下的类别混淆。

软件测试集分类效果、板级执行一致性和实现资源及耗时分别采用不同证据。现有板级验收只有一个位流版本，因此无法给出硬件加速比或能效优势。第 7 章列出已测指标，附录提供原始文件索引。

1.4 应用场景与技术定位

在频谱监测、认知无线电接收机或通信链路自适应中，调制识别可根据 IQ 序列判断调制类型，为后续解调或管理模块提供输入。本作品验证了数字基带推理环节；上述场景是可能的应用方向，本机尚未接入射频采样链。

本项目将分类计算映射到可编程逻辑，并保留整数运算合同及逐层读回能力。当前采用单 PE，单次板内计算时间见第 7 章；持续吞吐率尚未测量。比赛展示可重点呈现板上运行、参考对照及资源和时序数据。

1.5 场景需求与本机实现的对应关系

调制识别通常处理已采样并完成同步的复基带序列，输出候选调制类型供后续解调或分析。实际接收设备还需射频调谐、模数转换、载波与定时同步、连续缓冲，并处理不同信道条件下的置信度。本作品只实现数字基带分类：每次输入固定长度 IQ 序列，经冻结的量化参数和网络得到五维分数及类别索引。因此，报告中的指标仅适用于这一处理环节。

为把这一环节落实到小规模 FPGA，设计同时面对四个约束。第一，卷积输出和权重远大于片上可同时并行展开的计算资源，因此采用单 PE 顺序复用。第二，INT8 模型仍需要更宽的居中输入、累加和重标定乘积，不能只按 8 位乘法理解。第三，UART 输入具有帧边界、超时和重复执行风险，需要会话、长度及状态检查。第四，仅有最终类别无法定位硬件偏差，因此加入逐阶段暂停和原始窗口读回。四个约束分别对应计算核心、整数合同、通信控制和诊断路径。

本机当前以主机保存的 IQ 数据替代现场射频输入，以固定模型包保证重现。后续若增加 ADC 或软件无线电前端，必须重新定义采样率、同步方式、输入动态范围、持续数据速率以及模型对真实信道的适应性；现有一次装载一次计算的结果不能直接作为连续监测能力的证明。

表 1 需求到实现的对应关系

需求	本版选择	可核查证据或边界
五类 IQ 分类	2×1024 INT8 输入，完整 CNN 与 Argmax 在 FPGA	固定样本板级链路；测试集效果为软件参考
资源受限部署	1PE 稠密计算与片上存储复用	XC7A35T 实现资源和 50 MHz 时序
数值可复现	冻结模型包、整数合同、逐层读回	原始帧、数组哈希、独立比较
异常可定位	状态寄存器、诊断暂停、显式恢复	限定中断和完整重装恢复
未来接入现场信号	预留数字基带分类接口的研究方向	射频与 ADC 前端尚未实现

1.6 相关工作与本作品的定位

已有研究分别证明了复基带 IQ 序列可由 CNN 直接学习[4]、调制分类器可部署在 FPGA SDR 平台[5]，以及信道扰动和实验室空口测量会改变算法评价范围[6]。表 2 按实际验证对象对照这些工作与本作品；不同数据、网络和器件的准确率或延迟不能直接排名。

本作品的贡献集中在 XC7A35T 上的完整 INT8 推理、冻结整数合同和单样本逐层板级核对。它没有提出新的 CNN 结构，也尚未完成真实空口、多样本板测或硬件优化前后对照。

表 2 相关工作与本作品的验证范围

工作	主要已验证内容	与本作品的范围关系
O'Shea 等[4]	以复基带时序训练 CNN，并与人工特征分类方法比较。	说明 IQ 输入与 CNN 分类已有算法先例。
Tang 等[5]	将 CAE 调制分类器与 FPGA SDR 平台集成，讨论计算和存储约束。	说明 FPGA 部署已有先例；网络与器件口径不同。
O'Shea 等[6]	分析频偏、符号率和多径，并进行实验室软件无线电空口测量。	提供跨信道评价参照；本作品尚无相应实测。
本作品	合成 AWGN 上评估冻结 INT8 模型；完整网络上板并对一条样本逐值核查。	贡献在小器件实现与可追溯数值验证；板级覆盖有限。

2 功能需求与评价口径

系统输入是形状为 2×1024 的复基带采样序列，其中第一通道为 I，第二通道为 Q。上位机把输入样本编码为冻结的 INT8 网格，连同权重、偏置、重标定乘数和移位参数写入板上；随后发送启动命令并读取五维 logits 和 winner。五个类索引与冻结数据集标签映射保持一致。系统在计算期间不接受上位机回写中间激活，网络各层由板内调度推进。

评价对象	本报告采用的口径	当前证据
模型分类能力	固定测试集正确数 / 样本数	整数软件参考 403/525
硬件数值正确性	板级输出及诊断值与独立整数参考逐值比较	固定样本零差异
板内计算时间	计算计数 / 50 MHz，不含参数装载与串口回传	72,881,763 周期，约 1.46 秒
系统端到端时间	从上位机装载到结果回收的墙钟时间	仅有单次记录，尚非稳定吞吐指标
实现代价	布局布线后 LUT、FF、DSP、BRAM 与时序	见第 7 节

上述口径不能互相代替。例如，软件整数参考的测试集准确率并不是板级准确率；一次固定样本的计算周期也不能直接推导连续输入吞吐率。后续若改变模型、位流或 UART 参数，必须重新绑定版本并复测。

2.1 功能组成和可展示操作

作品的外部操作包括模型参数装载、IQ 样本装载、一次推理启动、状态查询、分类结果读取、诊断数据读取，以及异常后的会话清理和重新装载。演示时可以先展示五种输入类别对应的 IQ 波形或星座图，再展示同一输入经串口送入 FPGA 后读出的五维 logits 和类别编号。

五种类别是系统支持的输出标签，不等于每一类在板上都已经完成多样本正确率统计。现有完整板测以一条固定样本验证计算链；准确率表来自冻结测试集的软件整数参考。文档和视频应分别注明“支持五类输出”“软件测试集准确率”与“固定样本板级数值一致”。

表 3 作品功能与现有验证状态

功能	处理位置	验证状态
IQ 与参数分帧装载	上位机 + UART 接收逻辑	固定样本完整装载通过
五类推理	FPGA 内部完整八阶段链路	固定样本全网执行通过
结果和诊断读回	FPGA 输出窗口 + 上位机比较器	原始帧与标量零差异
中断和恢复	会话控制、ABORT/CLEAR、重装	限定场景通过
全测试集板测	需逐样本上板运行	未完成

2.2 指标定义和比较边界

模型准确率定义为固定测试集中预测标签与真实标签相同的样本数除以总样本数。它反映训练模型及量化选择在该合成数据分布上的分类能力。板级数值一致率则比较同一个输入下 FPGA 与独立整数参考的输出数组，二者回答的问题不同，不能互相替代。

计算延迟以 FPGA 内部计算计数器为界，换算为计数周期除以 50 MHz。UART 参数装载、命令开销和结果回传都在该边界之外。系统端到端延迟必须从主机开始装载到主机收到结果另外计时；现有证据不足以报告稳定吞吐量、硬件加速比和功耗。

2.3 演示操作与结果归属

一轮可复现演示应先固定模型包、位流、样本 ID 和串口配置，再记录开始装载、START、DONE 与读回的原始时间及状态。普通模式适合展示完整推理的主路径：主机发送样本与参数、板上完成所有层、主机读取五维 logits 和 winner。诊断模式在每个阶段后暂停，允许读取该阶段输出及部分累加值，再由携带 session、job、token 的 RESUME 继续。诊断模式的总耗时包含大量读回和人为等待，不应作为普通模式的推理速度。

呈现结果时应列出样本真值、软件整数参考预测和硬件读回预测。真值用于判断分类是否正确；后两者用于核对部署数值。ID2259 的真值是 16QAM，参考与硬件均预测为 8PSK，因此这次错误来自冻结模型的分类结果。单个样本无法说明全测试集的板级准确率，但仍可用于检查硬件与参考是否一致。

目前资料已覆盖一次固定样本的普通、诊断、中断与恢复。若未来要展示五类调制的板级正确识别，需要准备每类至少若干个互不重复的样本，固定标签与 SNR、锁定同一模型和位流，再逐条保存硬件输出及原始 capture。只展示五种软件波形或只在界面中切换标签，不能形成五类硬件统计。

表 4 演示画面与评价指标的归属

画面或数据	应回答的问题	目前来源
五类星座图和 IQ 波形	输入信号如何构成与受噪声影响	现有数据生成结果
测试集混淆矩阵与 SNR 曲线	模型在冻结合成数据上的表现	软件整数参考 525 条
终端五维 logits 与 winner	固定输入的 FPGA 输出是什么	板级原始 capture 回放
逐层数组差异表	硬件与独立参考是否一致	G3 绑定的诊断证据
端到端计时	装载、计算与读回的现场开销	单次历史捕获；不提供重复统计

3 信号数据与算法设计

3.1 数据构造与划分

数据链路从随机符号映射开始，经平均功率归一化、上采样、根升余弦脉冲成形及加性高斯白噪声处理，形成固定长度 IQ 波形。每条样本保留类别、信噪比和样本 ID 等元数据。冻结数据划分包含训练集 2,450 条、验证集 525 条、测试集 525 条；信噪比档位为 -10、-5、0、5、10、15、20 dB。训练、验证与测试集合分离，后续量化校准只从训练集取样。上述结果评价的是这套合成数据集，不直接代表真实无线环境泛化性能。

输入形状固定为批量维度 B 下的 B×2×1024。通道顺序的固定对软硬件一致性很重要：改变 I/Q 顺序或把数据理解为 B×1024×2，会改变卷积的输入含义。项目同时保存波形、星座图和功率谱等可视化结果，用于检查调制映射、加噪和数据质量；但可视化并不代替最终分类测试。

3.1.1 基带信号生成

生成器对五类调制分别抽取新的随机符号，使用每符号 4 个采样点、滚降系数 0.35、跨度 8 个符号的根升余弦成形；裁去滤波过渡区后取连续 1024 点，按平均功率归一化，再按目标 SNR 添加复高斯白噪声。数据保存两路 float32 I/Q、类别、目标 SNR 和实测 SNR；目标 SNR 是信号功率与噪声功率之比，不是 Eb/N0。

PSK 通过不同相位状态区分；QAM 同时通过幅度和相位区分。低信噪比时星座点扩散，16QAM 与 64QAM 的幅度层级更容易混淆。数据生成测试检查了功率、噪声统计、随机种子和 SNR 测量。本文的 SNR 指波形信号功率与噪声功率之比，不是 Eb/N0。

3.1.2 分层抽样与实验可重复性

五类调制与七档信噪比形成 35 个组合，每个组合生成 100 条样本，总数 3500。每组分别按 70/15/15 划入训练、验证和测试集，因此三组样本数为 2450、525、525。分层划分使测试集每类 105 条、每档 SNR 75 条，便于观察类别和噪声条件对识别率的影响。

生成与划分使用随机种子 42；模型训练使用 Adam、学习率 0.001、batch size 64、最多 30 个 epoch，并按验证集表现保存第 27 轮检查点。数据文件保存 train/val/test 的原始索引，按类别×目标 SNR 分组独立打乱后分为 70/15/15；同一样本索引不跨集合。量化校准只取训练集，测试集用于冻结模型后的评价。该数据文件的 SHA256 为 6c9ec8634af4ec8df894bb590c57990af6609529366c8057d2af2915f9a7c7e4。

表 5 数据集与训练设置

项目	设置	说明
输入	2 × 1024，I/Q	float32 数据生成，INT8 硬件编码
类别	5 类，标签 0～4	BPSK、QPSK、8PSK、16QAM、64QAM
SNR	-10、-5、0、5、10、15、20 dB	每档测试样本 75 条
样本数	2450 / 525 / 525	训练 / 验证 / 测试
训练	Adam，30 epoch，seed 42	最佳检查点取自验证集

3.1.3 泛化检验的范围

测试集的 525 条样本由同一合成生成器产生，与训练样本索引分离；每个类别×SNR 组合有 15 条。因此，第 3.3 节的 INT8 准确率只能说明模型在固定生成条件下对新样本的表现，不能检验生成机制变化后的泛化能力。训练集和测试集使用相同的脉冲成形参数、AWGN 信道、序列长度及归一化规则；尚未测试独立生成器、频偏、定时偏差、多径衰落或真实射频采样。

训练记录仅执行 seed 42 一次，配置文件列出的 123 和 2026 未形成训练结果，不能报告跨随机种子的均值或标准差。测试集按 35 个类别×SNR 组合固定分层，因此总体准确率只是该构成下的点估计；改变类别比例、SNR 分布、训练种子或信道条件后的表现均未测得。

3.2 网络结构

网络采用一维卷积结构。三层卷积的通道数分别为 2→32、32→64、64→128，卷积核长度依次为 7、5、3，并以相应 padding 保持卷积前后的时间长度。前两层卷积之后各有一次长度为 2 的最大池化，末层后为全局平均池化，最后由 128→5 的线性层产生分类分数。训练模型中的 BatchNorm 在导出硬件参数时融合进卷积权重和偏置，运行时不再设置独立的浮点 BN 运算。

表 6 网络层次与主要张量尺寸

层次	主要运算	输出尺寸
输入	INT8 IQ 编码	2 × 1024
Conv1	2→32，核 7，重标定与 ReLU	32 × 1024
Pool1	MaxPool，核 2，步长 2	32 × 512
Conv2	32→64，核 5，重标定与 ReLU	64 × 512
Pool2	MaxPool，核 2，步长 2	64 × 256
Conv3	64→128，核 3，重标定与 ReLU	128 × 256
GAP	按时间轴聚合	128
Linear	128→5	5
Argmax	取首次最大值索引	1

3.2.1 运算层级与资源映射

三层卷积均保持时间长度的 same padding；前两层后分别作窗口为 2、步长为 2 的最大池化。GAP 把 128 × 256 的末层激活沿时间轴汇聚为 128 维，再由线性层生成五维 logits。整个网络共有 36,581 个可训练参数，其中卷积和线性权重共 35,904 个字节的 INT8 装载数据。

按输出长度 × 输出通道 × 输入通道 × 卷积核宽度计算，三层卷积的理论乘加量依次为 458,752、5,242,880、6,291,456 次；线性层为 640 次，总计 11,993,728 次 MAC/样本。这个数是算法运算量，不是 RTL 实际时钟周期，也不包含取数、地址生成、池化或通信开销。

表 7 主要计算层的权重与乘加量

计算层	权重数	MAC / 样本	主要输出
Conv1	448	458,752	32 × 1024
Conv2	10,240	5,242,880	64 × 512
Conv3	24,576	6,291,456	128 × 256
Linear	640	640	5
合计	35,904	11,993,728	—

3.3 量化与整数参考

为了将浮点模型映射到 FPGA，项目先构建 FP32 基线，再进行训练后量化，并导出完整的整数模型包。激活采用带零点的有符号 8 位编码，权重按输出通道采用对称 INT8 编码；卷积乘积在较宽位宽下生成，偏置与累加按 32 位整数合同处理，重标定采用乘数与移位完成。硬件逐层使用同一冻结参数包，避免在板上临时重新计算浮点比例。

整数合同要求输入减零点后再参与乘法，padding 使用输入零点所对应的“实数零”；负数与正数的舍入均遵循 ties-to-even。重标定后再按层需要执行 ReLU 和 INT8 截断。GAP 在整数求和后做一次规定的重标定，Linear 不执行 ReLU。上述细节如果采用不同的近似写法，例如先截断为 8 位或以简单“加半右移”替代偶数舍入，会造成边界值偏差，因此软件 oracle 和 RTL 均按同一数值合同校验。

在 525 条固定测试样本上，FP32 基线正确 404 条，冻结整数参考正确 403 条，分别约为 76.95% 和 76.76%。正确总数相差 1 条，准确率相差约 0.19 个百分点。逐样本预测变化见第 3.3.2 节；本组数字仅评价固定合成测试集。

3.3.1 整数算术合同

输入和中间激活以有符号 8 位整数保存，权重为逐输出通道对称 INT8；输入零点与后层 ReLU 输出零点不同。一次卷积输出的累加先把输入码减去输入零点，再与权重相乘并累加到 32 位整数，bias 对每个完整输出只加一次。padding 对应输入零点，而不是简单填整数 0。

重标定把累加值乘以预先冻结的正整数 M，再按 shift 右移并执行 ties-to-even 舍入，最后加输出零点、按需要执行 ReLU 并截断到 INT8。GAP 先对 256 个时间点求整数和，再统一重标定；Linear 不执行 ReLU。若改变舍入、零点或操作顺序，即使多数样本结果相近，也不能视作同一模型的硬件实现。

表 8 核心数值格式

数据	位宽或范围	实现约束
激活 qx	signed 8	输入与各层零点按冻结参数读取
权重 qw	signed 8，-127～127	逐输出通道量化，零点为 0
中心化输入	signed 9	qx-Zx 不得截成 8 位
bias / 累加	signed 32	每输出加一次并检查溢出
重标定乘积	signed 64	M 与 shift 离线生成并冻结
输出	signed 8	ties-to-even、ReLU、clip 顺序固定

3.3.2 分类结果与误差结构

将 Day 6 冻结的 FP32 与 INT8 预测 CSV 按 sample_id 对齐：525 条真值一致，3 条预测标签改变，其中 2 条由正确变为错误、1 条由错误变为正确，故正确总数净减 1 条。变化样本为 ID3058、ID2503 和 ID3337；其类别、SNR 和预测明细见原 CSV。该核对不是新增训练或板测。

表 9 显示三类 PSK 高于两类 QAM，64QAM 最低；弱信号与高阶 QAM 是后续算法改进重点。

表 9 整数参考按类别的测试结果

真实类别	正确 / 总数	准确率
BPSK	102/105	97.14%
QPSK	91/105	86.67%
8PSK	98/105	93.33%
16QAM	68/105	64.76%
64QAM	44/105	41.90%




图 1 冻结整数参考的总体 SNR 曲线 混淆矩阵及类别×SNR 完整结果

图 1 上排分别给出总体 SNR 准确率和混淆矩阵，下排给出 35 个类别×SNR 测试格的完整正确数，每格分母均为 15。64QAM 被判为 16QAM 有 36 条，16QAM 被判为 8PSK 有 19 条。图中数据全部来自软件整数参考，并非 FPGA 全测试集板测。

3.4 从网络结构到整数模型

三层卷积的核长度分别为 7、5、3，输出通道为 32、64、128。按卷积权重数 Cin×Cout×K 计算，Conv1 为 448，Conv2 为 10,240，Conv3 为 24,576；末端 128→5 的线性层为 640，合计 35,904 个 INT8 权重字节。网络的可训练参数总量为 36,581；二者不是同一个口径，可训练参数还包括偏置及训练时使用的归一化相关量。推理包把归一化折叠进卷积参数，板上不会逐样本执行浮点 BN。

乘加量也可由输出点数×输入通道数×核长度得到。Conv1 输出 32×1024，对应 458,752 次乘加；Conv2 输出 64×512，对应 5,242,880 次；Conv3 输出 128×256，对应 6,291,456 次；线性层为 640 次，合计

11,993,728 次。这个数量只统计模型算术，不包括 RAM 读写、量化、状态转换或 UART，因此不能把乘加量直接除以时钟频率得到实测延迟。

模型从 FP32 转为冻结 INT8 包后，总体正确数变化很小，但第 3.3.2 节的逐样本核对表明预测标签并非只变化一条。量化包包含每层激活零点、逐输出通道权重、偏置、整数乘数 M 与移位 shift；运行时不由浮点 scale 重新计算这些参数。整数参考和 RTL 必须使用相同的舍入、饱和与 ReLU 顺序，否则即使分类 winner 偶然相同，也不满足逐值一致。

3.4.1 舍入与零点的边界例子

卷积中的输入编码 qx 表示实数零时，取值应为该层输入零点 Zx，而非整数 0。首层 Zx=-4，padding 样本必须写作 -4；居中后的 qx-Zx 为 0，才不会向累加器贡献错误乘积。数据为整数 0 时，其中心化值为 4，不得被跳零逻辑误删。无论输入是否全为零点，偏置都应在完整输出上加一次。

重标定的核心计算为 p=acc×M，再除以 2^shift 做 ties-to-even 舍入。设 p=-5、shift=1，则 -5/2=-2.5，偶数邻值为 -2；若使用一律加半再右移，负数边界可能得到不同结果。舍入后才加输出零点、按层选择 ReLU、截断到 INT8 区间。合同规定累加使用有符号 32 位、乘数积使用有符号 64 位；这类边界例子既用于软件测试，也用于 RTL 对照。

全局平均池化对 256 个时间点先在整数域累计 qx-Zx，然后只做一次乘数与移位重标定。若逐点先舍入再求平均，就会引入额外量化误差。MaxPool 在相同正 scale 的编码上比较大小；Linear 不接 ReLU；Argmax 遇到相同最大值取最先出现的索引。这些看似细小的规则共同决定最终五维 logits 的逐值一致性。

表 10 整数通路的位宽与异常约束

处理量	位宽或范围	设计原因
激活与权重	signed INT8	节省装载与片上存储
输入减零点	signed 9 位	避免 -128 与零点相减后截断
卷积累加	signed 32 位，33 位检测溢出	偏置只加一次；溢出使作业无效
acc×M	signed 64 位	保证完整乘积和舍入输入
输出编码	ties-to-even 后加零点、ReLU、clip	保持参考与 RTL 的顺序相同

3.5 按类别和噪声观察误差

按类别观察，误差主要集中在高阶 QAM，尤其 64QAM，与图 1 的混淆矩阵及类别×SNR 热图相呼应。总体准确率会掩盖类别差异，因此不能单凭一个汇总值判断部署场景是否可用。具体类别正确数见表 9。

表 11 显示总体正确率随 SNR 改善而上升，但较高 SNR 仍有误判。类别×SNR 明细中，−5 dB 的 16QAM 仅正确 2/15，64QAM 仅正确 1/15，明确暴露低信噪比 QAM 的算法弱项。分类错误归属软件模型，不归因于尚未观测到的 FPGA 算术偏差。

表 11 整数模型按 SNR 的测试结果

SNR dB	正确数 / 75	准确率
-10	27 / 75	36.00%
-5	43 / 75	57.33%
0	60 / 75	80.00%
5	67 / 75	89.33%
10	67 / 75	89.33%
15	69 / 75	92.00%
20	70 / 75	93.33%

3.6 可用信噪比区间与输入解释

图 1 和表 11 给出冻结整数模型的总体误差分布：0 dB 及以上五档合计正确 333/375，准确率 88.80%；−10 与 −5 dB 两档合计 70/150，准确率 46.67%。前一数字是五类汇总，不能据此推断每一类在中高 SNR 都可靠；两组数字均来自软件整数参考，并非 FPGA 多样本板测。

类别差异同样重要：三类 PSK 合计正确 291/315，准确率 92.38%；两类 QAM 合计 112/210，准确率 53.33%。其中 64QAM 仅 44/105（41.90%），即使在 15 dB 和 20 dB 两档也分别只有 9/15、10/15 正确。高 SNR 的总体优势主要不能代表 64QAM。星座图有助于解释幅度与相位结构，网络实际输入仍是 2×1024 的时序数组。

上述分组结果给出了明确的适用边界：本作品展示的是可编程逻辑中的完整推理与可追溯验证，不能把同分布测试集的中高 SNR 表现外推到复杂真实信道。若接入 SDR/ADC，须重新评估前端同步、动态范围、输入量化与跨信道准确率。

4 系统架构与接口

4.1 软硬件职责

上位机承担模型包核验、IQ 编码、权重和参数装载、命令发送、状态读取及结果保存。FPGA 包含物理 UART 收发、帧解析与 CRC、网络控制、卷积计算、池化与分类后处理，以及共享片上 RAM。上位机可以请求诊断输出作验证，但在正常推理路径中不计算卷积、池化、GAP、Linear 或 Argmax，也不向下一层写入中间激活。




图 2 系统模块关系示意图 展示名与 RTL 文件名的对应关系见正文

框图使用便于展示的功能名称。实际 RTL 中，板级顶层为 stage5_board_top，通信端点为 stage5_wire_top，推理顶层为 stage5_top；控制、稠密计算、后处理、适配器及存储分别由 stage5_control、stage5_dense_core、p1_post_ops、stage5_adapter 和 stage5_memory 实现。名称中的 stage5 是开发阶段前缀，不代表网络的第五层。

4.1.1 RTL 模块职责

工程顶层 stage5_board_top 连接板卡时钟、复位和 UART 引脚；stage5_wire_top 组织 UART 收发、帧及 CRC；stage5_top 承担命令和网络级事务。计算路径中，stage5_control 推进八个阶段，stage5_dense_core 执行卷积乘加，p1_post_ops 处理池化、GAP、线性层与分类，stage5_adapter 连接控制请求和共享 RAM。模块命名沿用实际 RTL，便于评委由框图定位源码。

计算职责划分的关键是所有推理阶段都在 FPGA 内部完成。上位机发出 START 后不代替 FPGA 计算池化、GAP 或最终分类，只负责装载、状态轮询和结果验证。诊断读回中间激活属于测试手段，不改变正常模式的计算链。

表 12 主要 RTL 模块与外部接口

模块	职责	可观察结果
stage5_board_top	时钟、复位、UART 板级封装	串口收发与板上下载
stage5_wire_top	帧解析、CRC、字节桥	命令应答及错误码
stage5_top / control	会话与层级调度	状态、计数与 DONE
stage5_dense_core	顺序 MAC 与重标定	卷积中间结果
p1_post_ops	Pool、GAP、Linear、Argmax	logits 与 winner
stage5_adapter	共享 RAM 请求与响应	同步读写提交

4.2 数据流和片上存储

启动前，主机把 2,048 字节输入、35,904 字节权重、各 916 字节的 bias、M、shift 参数和 8 字节 GAP 参数装入板内，合计 40,708 字节。存储划分为 A/B 激活银行、权重银行、参数银行和调试银行；A 与 B 各提供 32,768 字节的逻辑空间。网络控制器按 Conv1、Pool1、Conv2、Pool2、Conv3、GAP、Linear、Argmax 的顺序推进，只有前一算子的结果写入并排空后才进入下一算子。

卷积计算采用单 PE 的稠密路径。扫描和候选 FIFO 组织卷积窗口，MAC 单元完成乘加，结果 FIFO 与共享重标定单元把完整累加值转为 INT8 输出。池化、GAP 和 Linear 由后处理路径使用同一片上存储继续计算。该方案优先保持单样本完整网络和可核对的数值顺序；目前板上运行的不是此前软件研究中的 activation skip 稀疏跳零架构。

4.2.1 数据占用与缓冲复用

一次完整装载包含 2048 字节 IQ 输入、35,904 字节卷积和线性权重、三组各 916 字节的 bias、M 和 shift，以及 8 字节 GAP 参数，共计 40,708 字节。装载计数必须达到预期容量，控制器才允许启动。由此可防止未写完的参数或旧会话数据参与新推理。

激活 RAM A/B 按阶段交替承担生产者和消费者：Conv1 输出写 B，Pool1 写 A，Conv2 再写 B，Pool2 写 A，Conv3 写 B，GAP 写 A，Linear 写 B。控制器必须等前一层写入完成且响应排空后再切换读写角色。该设计避免为每层都配置独立的大容量 RAM，但对地址、同步读延迟和完成信号有严格要求。

表 13 一次会话装载容量

数据区	字节数	用途
输入 A	2,048	2 × 1024 INT8 IQ
权重 W	35,904	三层 Conv + Linear
bias / M / shift	916 × 3	229 个输出通道参数
GAP 参数	8	聚合重标定
合计	40,708	START 前完整装载

4.3 UART 协议和状态控制

板级接口为 115200 baud、8N1、无流控 UART。物理收发模块完成字节级串并转换，帧层完成请求解析、CRC 检查和响应组织；桥接逻辑将装载、状态、启动、读取及错误信息送到推理端。通信版本和寄存器/内存窗口在合同中固定，主机在开始运行前校验版本与相关哈希，避免把旧协议客户端用于新位流。

系统提供正常执行和诊断执行两种观察方式。正常模式返回最终 logits 与 winner；诊断模式在阶段边界暂停，允许按授权窗口顺序读回中间结果，供独立 oracle 比较。异常处理包括帧校验拒绝、状态权限检查、错误记录、ABORT/CLEAR 以及新会话完整重装。由于 RAM 内容并非由复位自动清零，恢复路径依赖“重新装载所有输入与参数、每层新结果先写后读”的合同，不能把一次复位视为自动恢复旧任务。

4.3.1 串口协议与异常处理

板级串口配置为 115200 baud、8N1。主机将数据分帧传送，接收逻辑检查长度、地址窗口、会话状态和 CRC；不满足条件的写入或读取返回错误，而非默默忽略。正常模式仅需读回五维 logits 与 winner；诊断模式可按授权窗口分块读回各阶段数组。

受控中断后，系统保留 PAUSED 状态供观察，但恢复不是继续使用旧 RAM 值。已验证的恢复路径是 ABORT/CLEAR、新会话、完整重新装载 40,708 字节、重新 START 并读取 DONE。对持续供电下任意异步复位毛刺和永久配置损坏，本报告不作通过结论。

4.4 串口帧与装载地址

上位机与板卡通过 115200 baud、8N1 UART 通信。请求帧从 A5 5A 开始，随后为操作码、16 位序号、32 位地址、16 位长度、至多 256 字节负载和 CRC16；响应帧以 5A A5 开始，包含错误码、同一序号、负载长度、负载及 CRC16。请求固定开销为 13 字节，响应固定开销为 9 字节。序号、长度、CRC 与地址都受检查，因此“串口有回应”并不足以证明是当前作业的正确数据。

一次装载包括输入 A 2048 字节、权重 W 35,904 字节、bias/M/shift 各 916 字节、GAP 参数 8 字节，共 40,708 字节。主机按最多 256 字节分帧，单这六类数据约需 162 个写帧；控制命令和状态读回另算。BEGIN_LOAD 后先写新的 session 与诊断开关，再装载全部参数和输入；只有装载计数满足固定长度才允许一次 START。数据窗口地址与结果窗口分离，避免主机误把中间缓冲当成最终输出。

任何一次 WRITE 或 START 若通信中途失败，主机无法仅凭超时判断板卡是否已经执行，故不自动重发。恢复操作必须由操作者明确选择原失败证据，执行 ABORT/CLEAR、新 session、完整重装与一次 START。这样做增加了操作时间，却避免重复启动和旧数据混入新会话。

表 14 UART 装载和读回窗口

地址	内容	长度或作用
0x10000	输入和部分层间激活 A	首次写入 2,048 字节
0x20000	层间激活 B 与最终 logits	按阶段复用，最终 5 字节
0x30000	INT8 权重	35,904 字节
0x40000 / 0x41000 / 0x42000	bias / M / shift	各 916 字节
0x43000	GAP 参数	8 字节
0x50000 / 0x50200	诊断累加值	只在授权阶段读取
0x00050	最终 winner 字	4 字节含 valid 和类别

4.5 模块数据流与实物连接

从主机视角，模型包和 IQ 样本经串口送至 stage5_wire_top，通信端点解析帧、校验并访问寄存器与存储窗口。stage5_top 负责把开始、阶段完成、后处理和结果有效性连成完整作业；stage5_control 提供阶段调度；

stage5_dense_core 执行卷积乘加；p1_post_ops 完成池化、GAP、Linear、重标定与最终判定；stage5_memory、stage5_adapter 等模块管理缓冲和读写握手。报告中的框图按功能命名，附表保留 RTL 原名，便于评审对照代码。

本作品采用正点原子达芬奇 FPGA 开发板 ATK-DF7A35 V2.1。整板正面可见品牌与系列名，背面二维码下方的 PCB 丝印给出板号和版本，照片见文末实物图。Vivado 工程目标器件为 xc7a35tfgg484-2。下载接口加载位流，UART 装载 IQ 与参数并读回结果。

图 3 为封版时的器件局部和 Vivado 已编程设备属性。位流身份与下载状态由封版审计核对，见表 26。




图 3 封版材料中的 FPGA 器件局部照片与 Vivado 已编程设备属性

4.6 状态寄存器与会话权限

控制寄存器提供 RUNNING、DONE、LOADING、输出有效、PAUSED 和 ERROR 等状态位。主机先读取版本与能力寄存器，再决定是否允许装载；BEGIN_LOAD 应清除旧结果有效标志。完成时除 DONE 外还需检查输出有效位和最终 job/session，避免把上一次作业的五维输出误认作新结果。若板端进入 ERROR，主机读取错误记录并停止当前流程。

RESUME 属于带上下文的阶段操作：主机写入 session、job、token 后发出命令，板端核对其与当前暂停点一致。这样能阻止旧诊断界面或另一进程错误推进本次作业。装载计数要求 A=2048、W=35904、bias/M/shift 各 916、GAP=8 字节，缺任何一段都不能开始完整网络。普通模式只读最终结果，诊断模式的窗口访问与阶段状态绑定；不同地址的授权条件不能以“地址在存储范围内”一条规则代替。

协议边界还有失败后的责任划分。上位机捕获每次请求和响应的原始十六进制数据，通信异常时保存部分帧和错误状态；终端可显示已有记录，但不会在后台代替板端补发。重新运行需要新的操作者确认、明确的恢复来源和新的会话号。这个设计使演示操作稍复杂，却让失败样本能够被复查，而不是被自动重试掩盖。

表 15 关键命令与状态判据

操作	命令或条件	主机应核对的结果
BEGIN_LOAD	0x53000001	旧输出失效，装载计数清零
START	0x53000002	长度齐全、一次启动、job 增一
RESUME	0x53000003	session/job/token 与暂停点一致
CLEAR / ABORT	0x53000004 / 05	显式恢复后重新装载
DONE	状态位与输出有效位	五维 logits、winner 和会话一致
ERROR	错误状态位	保存错误记录并停止当前采集

5 FPGA 关键实现

5.1 控制与计算核心

设计以 50 MHz 时钟运行，网络控制器将单次 START 转化为八个顺序算子任务。控制器不仅要判断算子 done，还要等待适配器和流水通路排空，保证末尾结果真正提交到 RAM。网络、卷积和后处理各自保留启动计数，便于识别重复启动或恢复后遗漏算子。输出 winner 由板内 logits 完成判定，主机只做结果展示及验证。

在卷积核中，一个输出位置的完整累加以 bias 为起点。控制逻辑遍历输入通道和核位置，处理 padding 对应的编码零，并把乘加结果汇入输出。完成全部候选后再执行固定点乘数、移位、偶数舍入、零点加回及裁剪。单 PE 使计算时间较长，但显著降低并行乘法器、片上读端口及结果缓冲的需求。当前性能报告应如实把这一点作为资源与速度的取舍。

5.1.1 单 PE 计算路径与取舍

当前密集卷积核心按输出通道、时间位置、输入通道和卷积核位置形成确定的遍历顺序。输入与权重经片上存储供给一个共享乘加单元，累加完成后再进行固定重标定并写回激活。由于只部署 1 PE，设计可以在 XC7A35T 的资源预算内闭合，但 1199 万次算法乘加之外还有取数、控制和回写周期，吞吐较低。

软件阶段曾研究对零点激活进行跳零、供数并行和缓存建模；这些实验只能说明特定软件周期模型中的趋势。当前上板版本采用 dense 1PE，没有将软件仿真中可能出现的加速比写成 FPGA 性能。若要升级并行度，应先固定资源、频率、测试输入和计时边界，再报告与现版的实测对照。

5.2 后处理与存储一致性

MaxPool2 在同一量化网格内比较相邻编码值；GAP 以完整时间长度进行整数求和后重标定；Linear 对 128 维输入与 5 组权重求和并写出五个 logits。Argmax 对相同最大值选择首次出现的类别索引。各阶段的输入来自前一阶段在生产 RAM 中写入的结果，而不是从主机导入离线计算好的中间激活。

片上 RAM 的同步读写时序与端口仲裁是本项目的工程难点。输入、权重、参数及各阶段激活共用有限银行，控制器必须保证读写授权、提交顺序和诊断窗口一致。实现报告仍包含 116 条 RAM 相关 REQP-1840 警告；现有封版审查采用持续时钟、规定复位保持时间、损坏终止于稳定释放之前等条件下的有界恢复论证接受它们，未证明任意电气故障或亚稳态风险消除。比赛报告应保留这一边界。

5.2.1 层间写入完成条件

共享 RAM 为同步读写结构。写入请求被接受、读响应返回、末个输出写提交和阶段 DONE 并非同一个周期。控制器在阶段切换前等待生产者完成与适配器排空；否则后一层可能读到旧激活，即使最终 winner 偶然相同也会造成内部数组不一致。

诊断模式按层保存预期长度和元素类型。比较器检查原始帧类型、长度、顺序、重复和缺尾，再解释有符号小端数据并逐元素比较。这样可以把“串口成功收到数据”与“接收到的数值符合冻结模型”分开判断。

5.3 八阶段调度与缓冲复用

Stage5 作业从 Conv1 开始，经 Pool1、Conv2、Pool2、Conv3、GAP、Linear 和 Argmax 共八个阶段。前一阶段必须完成全部写入并清空待提交的后处理结果，下一阶段才能把相同片上 RAM 区域解释为新张量。这个约束比“算子计算完成”更严格：若最后一次写入还在队列中，提前切换会造成局部旧值被后续层读取。控制器以阶段完成握手维护这一边界，并在诊断模式下让输出窗口只暴露当前已完成阶段的数据。

单 PE 稠密结构顺序扫描输出通道、位置、输入通道和卷积核候选。对每个有效输入，先减输入零点再与 INT8 权重相乘，累加器在完整输出上加入一次偏置，然后按通道 M/shift 重标定。边界 padding 被编码为零点，可以省掉实数零对应的乘加，但扫描和完成条件仍要覆盖末尾候选；尾部恰好为零也不能提前发出 DONE。此设计利于观察每次计算的来源，但卷积的 11,993,728 次乘加并未一拍完成，存储和控制开销也进入实测周期。

两次 MaxPool 各将时间长度减半；Conv3 后的 GAP 把 128×256 激活变为 128 维；Linear 输出五个 logits；Argmax 返回首个最大值对应的类索引。后处理全在 FPGA，主机在正常作业期间不将中间激活回写推进网络。诊断读回是观察操作，不改变下一阶段计算输入。

表 16 Stage5 阶段与可观察输出

阶段	算子	主要输出与诊断目的
0	Conv1	32×1024 INT8；检查首层量化与边界
1	Pool1	32×512 INT8；检查成对最大值
2	Conv2	64×512 INT8；检查层间 RAM 映射
3	Pool2	64×256 INT8；检查长度变化
4	Conv3	128×256 INT8；检查大层乘加
5	GAP	128 INT8 与累加值；检查一次求和重标定
6	Linear	5 INT8 logits 与累加值

阶段	算子	主要输出与诊断目的
7	Argmax	4 字节 winner/valid 字

5.4 诊断暂停与异常恢复边界

诊断模式在每个阶段产生 PAUSED 状态，主机核对 stage、session、job 和 token，完整读取规定窗口后再发送 RESUME。读取次序与长度也是合同的一部分，重复、缺尾或越界读取会使证据无法解释。阶段 7 之后读取 winner 字，再与最终结果窗口核对，避免仅凭界面显示认定作业完成。普通模式不产生这些暂停，因此适合测计算主路径；诊断模式用于定位第一处数值分歧。

现有板测包括 stage1 的一次受控中断：作业在 PAUSED 留下现场，随后显式 ABORT/CLEAR、更换 session、重新装入全部 40,708 字节、一次 START，并读到 DONE。封版审计还核对网络、卷积、后处理启动计数分别增加 1、3、5，且恢复后的原始数组与参考一致。它证明的是这一限定序列可恢复，不覆盖任意电源毛刺、任意阶段通信错误或物理 RAM 异步复位风险。

实现审计保留 116 条 REQP-1840 RAM 警告；接受条件是时钟持续、复位保持足够完整周期、同步释放以及新会话写入先于读取。审计中的同步故障模型和有限 RAMB18E1 对照支持该边界下的隔离论证，不能解释成物理层面的风险已经消除。报告在验证结果中保留这一条件，避免把 PASS 简化成无条件可靠性结论。

6 验证方法与结果

6.1 分层验证路径

验证按软件参考、RTL 与实现、实物板测三个层级展开。G2 是同版本 RTL、实现时序及有界 RAM 处置的独立复验；G3 是固定 bit 和输入的物理捕获及封版核查。两者都不是模型准确率等级。下文只在相关结论处引用这些缩写，板级状态以 2026 年 10 月 31 日封版审计为准；证据入口集中列于表 25。

独立参考不导入 RTL 的内部计算结果，而是从冻结模型包和原始样本重新产生预期整数数组。比较器检查数据类型、形状、地址窗口、重复帧和缺尾，并对每个标量进行精确比较。对改值、删尾以及 CRC 破坏的负向试验能够拒绝错误输入，说明“零差异”不是因为比较器忽略数据。证据还保存原始帧、命令、退出码和哈希，便于将结论追溯到同一位流与同一输入。

6.1.1 验证层次与验收对象

表 17 按验证层级列出对象、实际证据和可支持的结论。软件参考从冻结模型与测试样本重新计算，不调用 DUT 的算术函数；板级捕获保留原始通信帧、状态、读回数组和退出码。

表 17 验证矩阵与结论范围

验证项	输入 / 条件	观察量	结论
信号生成	5 类 × 7 档 SNR	功率、SNR、样本哈希	数据链可复现
整数参考	525 条冻结测试样本	403 个正确标签	软件分类准确率
RTL 与实现	冻结源和约束	阶段输出、资源、WNS	单版本工程闭合
正常板测	ID2259，-5 dB	logits、winner、DONE	固定样本全网运行
诊断板测	同一固定样本	1603 帧对、166172 标量	逐值零差异
中断恢复	stage1 受控中断	PAUSED、重装、DONE	限定场景通过

6.2 固定样本板级结果

G3 封版范围覆盖固定样本 ID2259，真实类别 16QAM，信噪比 -5 dB。正常模式完成全网并返回五维 logits 与 winner；诊断模式读回三层卷积、两次池化、GAP、Linear 及部分累加值。独立审计核对 1,603 对原始通信帧和 166,172 个标量，未发现数值差异。板上 logits 为 [-92, 3, 11, 1, 0]，winner 为 8PSK；真实标签为 16QAM。这证明该输入上的硬件执行与冻结模型一致，同时记录了一次分类错误。

板级还验证了第一算子阶段的受控中断与新会话完整重装恢复。中断后保留 PAUSED 上下文；恢复过程执行 ABORT/CLEAR，重新装入 40,708 字节输入与参数，再启动一次全网推理并比对结果。该证据证明受控场景下的恢复流程可运行，不代表所有掉电、电气故障、任意中断时刻或连续长期工作已经通过。

验证层级	结果	可以支持的结论
软件整数参考	403/525，76.76%	固定合成测试集上的模型准确率
完整网络板测	固定 ID2259，normal 与 diagnostic 通过	同版本 FPGA 完整数据链执行
逐值核对	166,172 个标量零差异	固定样本上与独立整数参考一致
异常路径	受控中断与完整重装恢复通过	限定场景下的恢复功能
未完成	全测试集板测、真实射频、功耗	不能给出对应指标

6.3 错误样本与算法限制

该固定样本处于第 3.5 节所示的低信噪比 16QAM 困难区域。即使硬件逐值一致，单样本板测仍不足以计算五类板级准确率；现有类别和 SNR 表现只来自第 3 章的软件测试。

6.4 独立比较与证据链

独立整数参考从冻结模型包和原始输入重新构造各层期望数组，再解析物理捕获的帧类别、序号、地址、长度、CRC、张量形状、字节序、阶段和原始数值。逐元素比较比只核对最终五维 logits 更能定位算术或数据流偏差；固定样本的核对结果见第 6.2 节。

验证链还要求结果身份一致：交付清单、RTL/host 源、输入向量、参考数组和捕获文件各自绑定哈希；执行记录保存命令、起止时间、退出码与原始数据。负向试验故意修改数值、删去数组尾部或破坏 CRC，比较器应拒绝而非生成正常报告。上述机制防止把旧数组、其他模型版本或部分失败的串口会话误当作本次完整执行。

表 18 分列软件分类、板级执行与实现性能的证据范围。任何一层的通过状态都不自动成为另一层的成绩；表 25 提供结论速查，表 26 列出对应完整路径及原始捕获文件。

6.5 结果展示与验证覆盖范围

配套视频展示 Stage5 对既有 diagnostic capture 的回放界面（图 4），用于直观说明输入波形、五维输出和数值对照。



图 4 固定样本的历史诊断记录回放 非新增板测

图 4 是既有诊断 capture 的回放，界面明示“历史硬件证据回放”和“终端不授予 G3”；真值、预测和数值一致性的含义见第 6.2 节。视频中的逐层 CSV 导出只整理已有数据，不形成新增板测。迁移后实时预检因路径不匹配返回 Audit delivery mismatch；板级结论仍以封版原始捕获和独立审计为准。

现有覆盖只支持固定样本的完整网络执行、逐层一致性和受控中断恢复。五类各自的板上正确分类、不同 SNR 下板上准确率及长期稳定性均没有封版证据；这部分保留为限制，不设置空白结果栏。

表 18 现有证据的样本范围与结论

验证层级	输入范围	已得到的结果	不能推出的结论
软件整数参考	525 条测试样本	403 条正确	板上准确率
板上 normal	ID2259，-5 dB	预测 8PSK；真值 16QAM	该样本识别正确
板上 diagnostic	同一 ID2259	166,172 值零差异	五类均经板测
受控恢复	同一 ID；stage1	重装后 DONE	任意故障恢复
无封版证据	其他类别与 SNR	不报告板上准确率	现场泛化性能

6.6 负向测试与失败证据

正向通过证明固定路径能产生期望结果，负向测试则检查系统会不会把坏证据误判为通过。现有独立比较器对改值、缺尾、重复或未知索引等构造输入执行拒绝；板级原始帧核查也会拒绝 CRC 损坏与长度不符。负向输入由测试明确标记，并在独立子进程中运行；预期退出码为失败，不计入正常功能通过样本。

受控中断后完整重装的物理证据见第 6.2 节；G2 审计还在 GAP 和 Linear 的自然边界验证了同步 RAM 故障抽象。前者不覆盖任意故障恢复，后者不是物理故障上板试验。

对于未覆盖的情况，报告应列出触发条件和可能观测量，而不直接写成可靠性保证。例如 UART 在 WRITE 后丢失响应时，主机只知道执行状态未知；复位保持不足或时钟停止时，有界 RAM 恢复论证不适用；位流或模型包变化时，旧 capture 的哈希不再对应新系统。这些是后续测试计划的输入。

表 19 负向验证的拒绝条件

构造变化	**应检查的层面**	**当前证据状态**
数组单值改动	逐元素比较	独立比较器拒绝
数组尾部缺失	形状、长度与缺尾	独立比较器拒绝
帧 CRC 损坏	通信帧完整性	拒绝
旧 session 或错误 token	会话与暂停上下文	原审计范围内核查
复位/时钟超出有界假设	物理可靠性	未验证，需另立测试

7 性能资源与优化分析

7.1 现有实测指标

布局布线后的目标器件为 xc7a35tfgg484-2，工具版本为 Vivado 2026.1。20 ns 时钟约束下，setup WNS 为 2.102 ns，hold WHS 为 0.068 ns，TNS 与 THS 为 0，说明本次固定实现满足 50 MHz 时序。资源计数来自实现检查点，不采用早期 66 BRAM18 的静态拓扑估计。

表 20 已核验的实现指标

指标	已核验数值	说明
时钟	50 MHz	20 ns 约束
LUT	15,832 / 20,800	约 76.1%
FF	10,851 / 41,600	约 26.1%
DSP	9 / 90	10.0%
BRAM18 等效	65	RAMB36 为 0
setup WNS	+2.102 ns	TNS 为 0
固定样本计算	72,881,763 周期	50 MHz 下约 1.458 秒

表 20 的计算计数只覆盖固定样本的板内运行窗口，不包含主机编码、参数装载、串口传输及诊断读回；单次运行也不足以给出持续吞吐、最坏延迟或能耗。115200 8N1 UART 的装载时间明显影响系统等待，计时边界及分段数据见第 7.3 节。

7.1.1 延迟换算和计时窗口

表 20 的板内计算计数按 50 MHz 换算为约 1.46 秒。该计数不含装载、命令和回传，也不能由一次固定样本推断稳定吞吐；普通与诊断模式的墙钟分解见第 7.3 节。

从算法运算量 11,993,728 MAC 与 72,881,763 周期的比值，可以得到约 6.08 周期/MAC 的端到端阶段平均值；该比值混合了卷积、存储、后处理和控制开销，只作为量级说明。若要分析瓶颈，需要从硬件计数器分开采集各层周期、RAM 等待、串口装载和结果回传时间。

表 21 尚未测量的系统性能指标

指标	当前状态	补测要求
持续吞吐率	尚未测量	连续样本与主机计时
相对软件速度	尚未测量	同输入、同起止点的软件基线
功耗与能效	尚未测量	仪器、测量协议及可重复负载

7.2 已完成的设计取舍

本版采用稠密 1PE 作为上板实现：一个乘加处理单元按层顺序复用，共享片上存储保存权重和激活，诊断接口可按阶段读回中间值。这种结构在 XC7A35T 上完成了网络闭环和逐层核对，代价是计算周期较多。软件阶段研究过自然零值分布、CSR 编码和跳零供数；稀疏整数参考与稠密整数参考逐层相同，但这些研究没有进入本次封版位流，不能据此声称板上稀疏加速。

历史构建可用于追踪设计如何装入目标器件。表 23a 比较同一 Vivado 版本、器件、顶层和综合阶段的两个快照。最终版增加了桥接器复位同步链的约束例外，源码也随版本演进，因此该表记录版本差异；板上速度收益仍需采用同约束的两版位流实测。

7.2.1 资源余量与瓶颈判断

表 20 显示 LUT 与 BRAM 使用率分别约 76.1% 和 81.3%，比 DSP 更接近器件上限；setup WNS 为正，说明本版满足当前 20 ns 时钟约束。时序余量并不意味着可无代价复制 PE，存储端口与布线仍须重新综合验证。

固定样本的普通模式墙钟主要包含串口装载和板内计算，分段结果见第 7.3 节。由此判断，仅复制计算单元未必显著缩短演示等待时间；后续应先按相同起止点重复测量，再针对实际瓶颈改动 RTL 或通信方式。这个判断基于现有一次捕获，不是已实现的加速结果。

7.3 计算时间与端到端时间的分解

从封存捕获提取时间窗口：普通模式从采集开始到结束为 10.199 秒，BEGIN_LOAD 到 START 为 7.884 秒，板内计算时间见表 20。完整重装后的普通模式为 10.556 秒，装载约 7.887 秒。两次运行不是统计重复试验，不能据此给出稳定吞吐率或延迟方差。

诊断模式端到端为 32.679 秒，装载约 7.882 秒，板内计算窗口与普通模式一致；暂停计数换算为 22.440 秒，其中窗口读取事务墙钟累计约 18.674 秒。暂停期间串口读回与主机处理显著增加等待。各窗口部分互相包含，不能简单相加；表 22 给出起止口径。

串口载荷为 40,708 字节，协议与配置见第 4.3—4.4 节；在 115200 8N1 下，纯载荷传输的物理下界约 3.534 秒。实测装载墙钟还包含分帧、确认、轮询及主机和板端处理。后续优化须按第 7.3 节的同一计时边界分别测量通信与计算。

表 22 固定样本三次捕获的时间窗口

捕获	端到端 s	BEGIN_LOAD 至 START s	FPGA 计算 s	暂停 s
普通	10.199	7.884	1.458	0
诊断	32.679	7.882	1.458	22.440
重装恢复	10.556	7.887	1.458	0

7.4 量化前后对照与硬件资源边界

资源与时序的绝对值见表 20。LUT 和 BRAM 余量制约后续并行化，不能只按空闲 DSP 数复制 PE；现有 RAM 告警仍服从第 5.2 节的有界处置条件。

同一固定测试集上，FP32 与 INT8 的正确总数相差 1，逐样本变化见第 3.3 节。卷积与 Linear 权重按 32 位和 8 位原始标量表示时，字节数减少 75%，详见表 23；该口径不含偏置、量化参数、激活缓存和 BRAM 组织开销，不能推导 FPGA 资源节省。

冻结 INT8 参考进入本次上板位流；FP32 基线没有独立 FPGA 位流。表 23 仅比较软件分类效果及权重原始表示。现有资源、时序和板测数据只有一版，无法计算硬件优化前后的速度或资源变化，也没有相对 CPU、其他 FPGA 或功耗的优势证据。

表 23 FP32 与 INT8 模型表示对照

指标	FP32 基线	INT8 冻结参考	比较口径
测试集正确数	404/525	403/525	同一固定测试集
测试集准确率	76.95%	76.76%	下降 0.19 个百分点
卷积及线性权重数	35,904	35,904	参数个数相同
原始权重字节	143,616	35,904	按 32 位/8 位计算，减少 75%
FPGA 实现	未制作位流	Stage5 稠密 1PE	没有硬件前后对照

表 23a　两次综合快照的资源记录

综合快照	Slice LUT	寄存器	BRAM Tile	DSP
10 月 29 日参数修复版	24,584	11,023	32.5	9
11 月 3 日封存源码重建	16,298	10,851	32.5	9

两份综合报告均使用 Vivado 2026.1、xc7a35tfgg484-2、20 ns 时钟。早期 LUT 超过 20,800 的容量；最终布局布线后为 15,832 LUT。综合值与布线后值按阶段分别记录。原始综合报告和 XDC 收于 evidence/。

7.5 后续优化与验收条件

若继续优化，首先要在相同位流、输入和计时边界下取得分层周期记录，判断卷积乘加、RAM 读等待、阶段切换及 UART 装载各占多少。现有总周期和串口墙钟能够定位粗粒度瓶颈，但尚不能据此给出各层的改进目标。增加观测逻辑会改变布局布线，应保留版本号并重新核对时序。

之后只改变一个主要变量，例如权重读取调度、激活缓冲组织、参数驻留方式或 PE 并行度。每个新版本需记录相同样本的数值一致性、计算周期、端到端时间、LUT、FF、DSP、BRAM 和 WNS；如果改动了量化或模型参数，还要重新报告分类准确率。

早期参数修复版的综合 LUT 超出 XC7A35T 容量，保留其综合结果用于追踪资源收敛。最终版通过布局布线及固定样本板测。两版的 XDC 差异、报告阶段和对比范围已列于表 23a。

8 大模型协作与技能包

本章采用两组来源。第 8.1 节的分享会话记录了实物调试中的三次判断变化。发布包另含两份本机日志的离线选录，共 19 条用户提问及模型公开回复，保留时间、角色、原日志行号和正文哈希。表 24 索引其中的验收修复和离线构建案例。

会话中先后出现端口变量为空、受控中断后的等待超过暂停期限、断电重下 bit 后计数器归零三处判断变化。每处都保留当时的错误或 PENDING 状态，再用实际操作和审计文件判定后续结果；会话链接提供完整上下文，短摘录不替代原始页面。

团队把整数合同、板级窗口权限、文件身份和结果归属整理成 skill/ 技能包。每项均有适用场景、运行方法、已验证效果与失效条件，入口见工程包内 skill/README.md。

8.1 原始会话中的纠错轨迹

案例一，端口为空。原始会话中用户贴出报错并说“报错了”；模型从 stderr 读到“--port: expected one argument”，指出 $confirmedPort 为空、两次实际退出码都是 2。团队据此重新确认 COM 号，改用每步询问端口并保存退出码的操作入口。人工判断是把参数解析失败与板上计算失败分开：该次没有打开串口，不能记为 FPGA 推理失败；之后有效的正常和诊断捕获见第 6.2 节及 E3—E4。

案例二，超时纠错。原始会话中模型先指出“中断后等待约 4 分 18 秒才开始恢复”，超过 RTL 60 秒暂停期限，并承认旧操作单在两步间等待人工 YES 的疏漏，保持 G3=PENDING。用户随后按配对脚本补做，提交新的证据目录；人工核对中断 exit 3、恢复 exit 0、原 PAUSED 上下文和逐值一致，见 E4。第一次超时运行仍保留为失败历史，不改写成通过。

案例三，位流身份。补测计数器归零后，模型在原始会话中询问是否断电、复位或重新下载；用户答“是有断电，这是 bit 路径和下载记录”。团队随后核对下载日志、目标标识和位流 SHA256，确认仍是已验收 bit，才解释计数器归零并判定限定范围的 G3 通过。人工判断的依据与最终绑定见 E2、E6；没有把新捕获直接继承为旧 G3。

原始对话：Stage5 单人第 3 天协作会话（含上述提问、回答和纠错）。打开原始会话

补充原始会话：Stage4 分层联调、Day 3 软件基线。这两条仅用于核查阶段目标与人工约束，不充作 Stage5 上板实测。Stage4 会话；Day 3 会话；

上述三个板测案例通过原分享页核对。随包离线原文 case_a.md 和 case_b.md 覆盖另外两次会话，其编号与 messages.jsonl 中的源行号一致。

8.2 可复用技能包的边界

项目内技能和检查脚本覆盖冻结模型到逐层数值核对的若干环节：核对模型/样本哈希，解析帧 CRC、长度和序号，再与独立整数参考逐元素比较。验收记录保留改值、缺尾和 CRC 损坏的拒绝试验。该流程的适用前提是稳定的量化合同及可读诊断窗口。

随包验证使用人工构造的正反例及可迁移性检查，22 项全部通过，结果见 evidence/skill_tests.json。异构量化网格和浮点容差比较超出该工具的逐码比较范围。跨项目独立使用效果仍待检验。

8.3 可核查的协作产物

案例 A 中用户根据失败项要求修复，模型报告了本地回归结果并保留独立复验的待定状态。案例 B 中模型根据版本输出和 DRC 截断提示修正脚本及报告。原文与复核结果分列如下。

表 24　真实协作案例及纠错结果

提问与线索	模型修正及结果	原文编号
独立 G2 验收发现入口不兼容，用户要求修复	初验 FAIL；三项交付问题经过本地回归，独立复验另行判定	case_a.md：A-452、469、822
版本查询输出正确但返回 1	只放宽只读版本探测；实际正向仿真和构建要求返回 0	case_b.md：B-508、545
默认 DRC 报告列出 50 项，其中 RAM 仅显示 20 条	展开同一检查点的报告，确认 145 条普通警告，其中 RAM 为 116 条	case_b.md：B-629、660

9 复现方法与结论

9.1 三条复核路线及共同准备

解压发布包中的 engineering.zip，保留 complete_out 目录结构。在 Windows 安装 Vivado 2026.1、Artix-7 器件支持、Python 3.12 与 NumPy 2.3.5。进入 complete_out/pockage，在 PowerShell 中将 $py 设为 Python 路径、$vb 设为 Vivado 的 bin 目录。完整命令见该目录 README.md。

正式运行产生独立输出目录，每步记录命令、退出码及 status.json。板级审计绑定原交付身份；迁移后若出现 Audit delivery mismatch，需要重新核对并绑定交付路径。

9.1.1 路线 A：离线核对历史记录

执行 .\run_all.ps1 -PythonExe $py -Action check，核对原包 10,844 个文件并重算固定样本整数参考。另执行 -Action compare 复核正常、诊断及恢复三组历史捕获。该路线在开发机运行通过。

9.1.2 路线 B：从源码构建

执行 .\run_all.ps1 -PythonExe $py -VivadoBin $vb -Action all。2026 年 11 月 3 日已从封存 RTL 与 XDC 在新输出目录重建至 routed.dcp。50 MHz 下建立与保持裕量分别为 2.102 ns 和 0.068 ns。固定样本全网仿真比较 229,643 个标量，零差异；改变一个观测值后检出一处差异。该轮构建止于布线检查点。

9.1.3 路线 C：连接实物重新运行

实物路线使用已封版的 board/bitstream/stage5.bit，先对照 bit_manifest.json 核验哈希并保存下载记录。串口为 115200、8N1、无流控。按 board/frozen_delivery/board_operation.md 核对同版审计、串口和新捕获目录，运行板测及逐值比较。10 月 31 日封版覆盖固定样本；11 月 3 日没有新增实物捕获。

9.2 结论与后续工作

本项目已把五类调制识别的冻结 INT8 CNN 从软件参考推进到 XC7A35T 上的完整网络执行。固定板测样本的正常、诊断、中断和完整重装恢复路径通过，逐层数值与独立整数参考一致；实现满足 50 MHz 时序并给出了资源与计算周期。与此同时，固定样本分类错误、板级样本覆盖有限、端到端与功耗未系统测量、RAM 物理风险仅在有界条件下接受，这些都是当前结果的实际边界。

下一阶段优先补板级样本覆盖：先从冻结测试集选取五类各一条样本作实物演示，再尽可能扩展为覆盖不同 SNR 的小批量，并保存全部样本 ID、真值、预测、位流和原始帧。若先挑选预测正确的样本，必须标为“演示样例”；五条样例不能当作五类准确率。统计时应保留预先确定的完整测试清单及失败样本。随后重复测量装载、计算、回传，再制作同条件的第二版位流进行资源和速度比较。

9.3 交付结构与复现检查

发布目录中的 evidence/ 保存本报告直接引用的数据，附录表 26 使用相对发布根目录的路径。engineering.zip 保留源代码、原始帧、实现报告、复现脚本和历史证据。 项目公开源码采用 MIT 许可。GitHub 仓库 · 固定源码 eeba9f7 · 竞赛材料入口。完整工程以随赛附件 engineering.zip 及其 SHA-256 核对。

路线 A 已复核历史捕获，路线 B 已在开发机新目录完成仿真及布线。路线 C 的成果来自 10 月 31 日的封版板测。新电脑解压、构建、生成位流并重新上板的整套流程仍待独立执行。

第三方复现应记录工具版本、输入哈希、输出目录和设备身份。物理复测还需核对整板铭牌、JTAG 和串口接线，并保存新捕获，便于与封版结果比较。

附录 证据索引与验证边界

表 25 给出 E1—E6 的结论，表 26 的路径从最终发布目录起算。历史板级证据日期为 10 月 31 日；11 月 3 日的新增证据包括离线仿真、构建、协作记录与技能验证。

表 25 核心结论与证据编号速查

编号	核心结论	核验要点
E1	软件 INT8 分类结果与类别×SNR 分布	核对 overall、逐样本预测及 35 格正确数；仅限固定合成测试集。
E2	同版本 RTL 和 50 MHz 实现	核对器件、WNS、LUT、FF、DSP、BRAM 及位流身份。
E3	固定样本板级逐值一致且分类错误	核对帧、标量、逐层数组及真实标签与预测类别。
E4	受控中断后新会话完整重装恢复	核对 PAUSED、ABORT/CLEAR、重装、DONE；仅覆盖该场景。
E5	单次板内计算和普通模式等待	核对计算计数与主机时间窗口；不外推吞吐或加速比。
E6	G3 封版身份及未覆盖范围	核对最终状态、位流哈希、单样本范围及保留告警。

表 26 证据编号与完整路径

编号	发布根目录相对路径
E1	evidence/metrics.json evidence/predictions.csv
E2	evidence/implementation.json evidence/bit_manifest.json
E3	evidence/normal.json evidence/diagnostic.json
E4	evidence/interrupt.json evidence/recovery.json
E5	evidence/after.json evidence/frames.json
E6	evidence/board_seal.md

主要证据边界包括固定板测样本仅一条、无同约束双位流硬件速度对照、尚缺重复延迟与功耗测量。独立机器的板级复现仍待完成。

表 27 尚未覆盖的证据与结论边界

证据项	当前状态	对结论的影响
开发板实物型号	正点原子达芬奇 ATK-DF7A35 V2.1，正反面实物照片可核对	背面丝印确认板号及 PCB 版本；器件配置另见图 3
多样本板测	G3 仅固定 ID2259，且分类错误	不报告板上五类准确率
硬件优化对照	仅一版经板级验收的稠密 1PE 位流	无硬件加速比和资源改善结论
系统性能与功耗	单次时间窗口可核；无重复统计与功耗计量	不声称实时、稳定吞吐或能效优势
大模型原始对话	两次会话的 19 条消息已离线核验，另列三处板测分享案例	按原文来源区分案例
新环境复现	开发机新目录已重建至 DCP；板级审计仍绑定原身份	跨机器上板待验

参考资料

[1] 全国大学生嵌入式芯片与系统设计竞赛，2026 FPGA 创新设计赛道选题指南（AMD），第 3.3 节。

[2] 本项目冻结训练记录与整数参考，原始文件位置见附录证据索引。


[3] 本项目 Stage5 G2 实现审计与 G3 板级验收，原始文件位置见附录证据索引。

[4] O'Shea T J, Corgan J, Clancy T C. Convolutional Radio Modulation Recognition Networks[EB/OL]. 2016. https://arxiv.org/abs/1602.04105


[5] Tang Z L, Li S M, Yu L J. Implementation of Deep Learning-Based Automatic Modulation Classifier on FPGA SDR Platform[J]. Electronics, 2018, 7(7):122. https://doi.org/10.3390/electronics7070122

[6] O'Shea T J, Roy T, Clancy T C. Over the Air Deep Learning Based Radio Signal Classification[EB/OL]. 2017. https://arxiv.org/abs/1712.04578

补充实物图　开发板型号核验



正面　板上印有“正点原子达芬奇”，可辨认主芯片与接口布局。



背面　二维码下方丝印为 ATK-DF7A35 V2.1。