
## Projekt INC 2023 - Výstupní zpráva

Jméno: Konstantin Romanets

Login: xroman18

# Architektura navrženého obvodu (na úrovni RTL)

#### Schéma obvodu



### Popis funkce

Obvod obsahuje sériový přenosový kanál, který umožňuje přenos dat v asynchronním režimu mezi dvěma zařízeními. Data jsou přenášena po jednom bitu a jsou zahájena startovacím bitem, po kterém následuje osm datových bitů, volitelný paritní bit a závěrečný stopovací bit.


Obvod implementuje také konečný stavový automat (FSM), který řídí příjem dat a signalizuje přijetí platných dat na výstupu DOUT\_VLD. Signál read\_en (read enable) indikuje, zda jsou data připravena k přečtení. Obvod dále obsahuje čítače pro synchronizaci přijímacího procesu s hodinovým signálem CLK.

## Návrh automatu (Finite State Machine)

#### Schéma automatu

#### Legenda:

- Stavy automatu: IDLE, START, READ, FINISH, VALIDATE
- Vstupní signály: DATA, DATA\_END, CLK\_CNT
- Mealyho výstupy: Žádné
- Moorové výstupy: R = READ\_EN, C = CLK\_CNT\_EN, V = VALID



## Popis funkce

Stavový automat v obvodu řídí přenos sériových dat a generuje odpovídající výstupní signály na základě aktuálního stavu.

Po resetování se automat nachází ve stavu IDLE. V tomto stavu čeká na aktivaci vstupního signálu DATA, který indikuje start přenosu dat. Jakmile je signál DATA aktivován, stavový automat přechází do stavu START.

V následujícím stavu START je spuštěn čítač pomocí signálu CLK\_CNT\_EN, který počítá CLK impulzy. Pokud se počet impulzů rovná hodnotě 22, stavový automat přechází do stavu READ, což znamená, že začíná přijímat data.

V následujícím stavu READ jsou data aktivně přijímána a stavový automat generuje signál READ\_EN, který signalizuje zařazení do stavu READ. Přijímání dat pokračuje, dokud nejsou přijaty všechny očekávaná data.

Po dokončení přenosu dat nastává stav FINISH, kde je spuštěn další čítač CLK\_CNT\_EN, tentokrát pro 16 impulzů. Po čekání, stavový automat přechází do stavu VALIDATE.

V posledním stavu VALIDATE je vygenerován signál VALID, který signalizuje platnost výstupních dat. Poté stavový automat přechází zpět do stavu IDLE a čeká na další aktivaci signálu DATA pro nový přenos dat.

# Snímek obrazovky ze simulací

