Hardware / Software Codesign Transaction Level Modeling with SystemC

Florian Eibensteiner

Embedded Systems Design FH Hagenberg ESD

2019

R 4367

Inhalt

- Einführung
 - Systemmodellierung
 - Motivation
 - TLM-2.0
- Coding Styles
 - Loosely-Timed
 - Approximately-Timed
 - Blocking Transport
 - Non-Blocking Transport
- Initiators, Targets and Sockets




TLM-2.0

- Aktuelle Version: TLM 2.0.1 (bereits in SystemC 2.3.2 enthalten)
- Source Code, Dokumentation und Beispiele auf www.accellera.org erhältlich
- Standardisierung bei IEEE im Laufen
- Einbindung über Header-Files, keine Bibliothek erforderlich
- Erweiterung für SystemC um Kommunikation bzw. Transaktionen zwischen Systemkomponenten zu modellieren
- Literatur (Dokumentation im TLM-Package):
 - OSCI TLM-2.0: The Transaction Level Modeling Standard of the Open System C Initiative (OSCI)
 - M. Montoreano: Transaction Level Modeling using OSCI TLM 2.0



Remember - System Modeling Graph

Auftrennung der Funktionalität in Kommunikation und Berechnung




Warum soll TLM verwendet werden?

- Systemmodell mit den wichtigsten Hardwarekomponenten und Schnittstellen
- Exploration der Architektur und Performance-Analyse
- Firmwareentwicklung Ausführen der Software auf einem virtuellen Prototyp
- Verifikation der Hardware durch ein "Golden Model"
- Geschwindigkeit:
 - Systementwurf schneller als bei RTL
 - Simulation wesentlich schneller als bei RTL-Modellen

Was bringt TLM-2.0.1?

- Transaction-Level Memory Mapped Bus Modeling (kompatible API)
- Register- und bitgenaue Schnittstellen
- Geschwindigkeit: Ausführen von Software (auch OS)
- Loosely-timed und Approximately-Timed Modeling
- Generische Mechanismen für die Modellierung der Payload und anderer Erweiterungen
- Blocking und non-blocking Transfers

Use Cases, Coding Styles, and Mechanisms




Inhalt

- Einführung
 - Systemmodellierung
 - Motivation
 - TI M-2 0
- Coding Styles
 - Loosely-Timed
 - Approximately-Timed
 - Blocking Transport
 - Non-Blocking Transport
- Initiators, Targets and Sockets




Loosely-Timed

- Loser Zusammenhang zwischen Timing und Daten (Programmer's $View \rightarrow PV-Modell$)
- Prozesse können in der Simulationszeit vorlaufen (temporal decoupling)
- Minimierung der Context-Switches \rightarrow sehr schnelle Simulationen
- Svnchronisation um deterministische Kommunikation zu ermöglichen → Zeit vergeht in vielfachen eines Quatums




Temporal Decoupling

- Prozesse können in der Zeit vorlaufen
- Synchronisation aller Prozesse nach verstreichen eines Zeitquantums




Time Quantum



Approximately-Timed

- ullet Cycle-Count-Accurate oder Cycle-Approximate (Programmer's View with Time o PVT-Modell)
- Notwendig für Exploration der Architektur und Analyse der Performance
- Prozesse laufen synchron zur Simulationszeit



Blocking Transport

- Initiator ruft Funktion des Targets auf (läuft im Kontext des Callers)
- Initiator wird solange blockiert bis Transaktion abgeschlossen ist

```
Transaction type

↓


template < typename TRANS = tlm_generic_payload >

class tlm_blocking_transport_if : public virtual sc_core::sc_interface {
 public:
    virtual void b_transport (TRANS& trans , sc_core::sc_time& t ) = 0;
};

↑

Transaction object Timing annotation
```

Blocking Transport



Blocking Transport – Beispiel


```
virtual void b_transport ( TRANS& trans , sc_core::sc_time& delay )
{
    // Behave as if transaction received at sc_time_stamp() + delay
    ...
    delay = delay + latency;
}
```

- Empfänger führt Transaktion unmittelbar aus, Out-Of-Order Loosely-Timed
- Empfänger führt Transaktion aus und wartet Approximately-Timed
- Wird eher f
 ür Loosely-Timed Modelle verwendet


Non-Blocking Transport

- Transaktion wird auf mehrere Phasen aufgeteilt.
- Einzelne Phasen benötigen Zeit Timing kann besser angepasst werden
- Initiator wird nicht mehr blockiert Kommunikation läuft über Forward- und Backward- bzw. Return-Pfad

Non-Blocking Transport – Backward Path



Non-Blocking Transport – Return Path




Inhalt

- Einführung
 - Systemmodellierung
 - Motivation
 - TLM-2.0
- Coding Styles
 - Loosely-Timed
 - Approximately-Timed
 - Blocking Transport
 - Non-Blocking Transport
- Initiators, Targets and Sockets

Initiator and Target

- Initiator: Modul welches eine neue Transaktion beginnt
- Target: Modul welches auf die Transaktion antwortet
- Transaktion: Datenstruktur welche zwischen Initiator und Target ausgetauscht wird
- Ein Modul kann beides sein (Initiator und Target)
- Austausch von Transaktionen läuft über Sockets



Standard Socket

- Blocking und Non-blocking Transport können gemsicht werden
- Hierarchische Verbindungen sind möglich
- Initator: verbinden mit Schnittstelle die Backward-Interface implementiert
- Target: verbinden mit Schnittstelle die Forward-Interface implementiert

Socket – Beispiel Initiator

```
Combined interface required by socket
struct Initiator: sc module, tlm::tlm bw transport if<>
  tlm::tlm initiator socket<> init socket:
                                                              Protocol type defaults to base protocol
  SC CTOR(Initiator): init socket("init socket") {
     SC THREAD(thread);
     init socket.bind( *this );
                                                               Initiator socket bound to initiator itself
  void thread() { ...
     init socket->b transport( trans, delay );
     init_socket->nb_transport_fw( trans, phase, delay );
                                                               Calls on forward path
     init socket->get direct mem ptr(trans.dmi data):
     init socket->transport dbg( trans ):
  virtual tlm::tlm sync enum nb transport bw( ... ) { ... }
                                                               Methods for backward path
  virtual void invalidate direct mem ptr(...) { ... }
};
```

Socket – Beispiel Target

```
struct Target: sc module, tlm::tlm fw transport if<>
                                                               Combined interface required by socket
  tlm::tlm target socket<> targ socket:
                                                               Protocol type default to base protocol
  SC CTOR(Target): targ socket("targ socket") {
     targ socket.bind( *this );
                                                                Target socket bound to target itself
  virual void b transport( ... ) { ... }
  virtual tlm::tlm_sync_enum nb_transport_fw( ... ) { ... }
  virtual bool get_direct_mem_ptr( ... ) { ... }
                                                               Methods for forward path
  virtual unsigned int transport dbg( ... ) { ... }
};
SC MODULE(Top) {
  Initiator *init:
  Target *targ;
  SC_CTOR(Top) {
     init = new Initiator("init");
     targ = new Target("targ"):
     init->init socket.bind( targ->targ socket ):
                                                               Bind initiator socket to target socket
};
```

Socket - Beispiel Simple Socket

```
struct Interconnect : sc module
 tlm_utils::simple_target_socket<Interconnect> targ_socket;
 tlm_utils::simple_initiator_socket<Interconnect> init_socket;
 SC_CTOR(Interconnect): targ_socket("targ_socket"), init_socket("init_socket")
  targ socket.register nb transport fw(
                                            this. &Interconnect::nb transport fw):
  targ_socket.register_b_transport(
                                            this, &Interconnect::b_transport);
  targ socket.register get direct mem ptr(this, &Interconnect::get direct mem ptr);
                                            this. &Interconnect::transport_dbg):
  targ socket.register transport dbg(
  init socket.register nb transport bw(
                                            this, &Interconnect::nb transport bw);
  init socket.register invalidate direct mem ptr(
                                            this, &Interconnect::invalidate direct mem ptr);
 virtual void b_transport( ... );
 virtual tlm::tlm_sync_enum nb_transport_fw( ... );
 virtual bool get direct mem ptr( ... ):
 virtual unsigned int transport dbg( ... );
 virtual tlm::tlm sync enum nb transport bw( ... );
virtual void invalidate direct mem ptr( ...);
```

Generic Payload

Attribute	Туре	Modifiable?	
Command	tlm_command	No	
Address	uint64	Interconnect only	
Data pointer	unsigned char*	No (array – yes)	Array owned by initiator
Data length	unsigned int	No	
Byte enable pointer	unsigned char*	No (array – yes)	Array owned by initiator
Byte enable length	unsigned int	No	
Streaming width	unsigned int	No	
DMI hint	bool	Yes	Try DMI!
Response status	tlm_response_status	Target only	
Extensions	(tlm_extension_base*)[]	Yes	Consider memory management