

[片上师变异] 片上师变异

Variation

片上师变异（on-chip variation）分析对最小路径与最大路径施加不同的工作条件。为提高精度，可采用以下变异方法：

- 先进片上师变异（Advanced On-Chip Variation, AOCV）
- 参数化片上师变异（Parametric On-Chip Variation, POCV）

1 先进片上师变异

Advanced On-Chip Variation

先进片上师变异（AOCV）分析根据路径中的门数量与路径跨越的物理距离，对变异较小的路径施加较小的降额（derating），从而降低悲观度。AOCV 比传统 OCV 分析更不悲观——传统 OCV 依赖不区分路径特性的恒定降额因子。

路径越长、门越多，总变异往往越小，因为门与门之间的随机变异会相互抵消。路径在芯片上跨越的物理距离越大，系统性变异往往越大。AOCV 分析计算基于路径深度与位置的包围盒（bounding box）度量，得到路径特定的 AOCV 降额因子。

AOCV 分析与 PrimeTime 所有其他特性协同工作，并影响所有报告命令。它兼容分布式多场景分析与多核分析。关于 AOCV 的使用，参见：

- AOCV 流程
- 配置先进片上师变异分析
- 导入 AOCV 信息
- 查询时序路径上的 AOCV 降额

1.1 AOCV 流程

The AOCV Flow

要启用 AOCV，将变量 `timing_aocvm_enable_analysis` 设为 `true`。还需提供适用于不同路径深度与物理路径距离范围的降额因子表，并使用 `read_ocvm` 命令读入 PrimeTime。

下表给出当路径的逻辑深度与物理距离落在指定范围内时，用于对路径中单元 `early` 延时进行降额的示例值：

```
version:          1.0
object_type:      design
rf_type:         rise fall
delay_type:      cell
derate_type:      early
object_spec:      top
voltage:         1.2
depth:           0 1 2 3
distance:        100 200
table:           0.88 0.94 0.96 0.97 \
                  0.84 0.86 0.88 0.91
```

启用 AOCV 并读入降额表后，按常规方式使用 `update_timing` 或 `report_timing` 执行时序分析；分析结果反映基于路径逻辑深度与物理跨度的不同降额因子。

PrimeTime 中的 AOCV 集成于基于图（graph-based）与基于路径（path-based）的分析能力。签核可使用基于图的 AOCV；基于路径的 AOCV 可作为可选能力，用于细化仍违例路径的分析。

1.1.1 基于图的 AOCV 分析

Graph-Based AOCV Analysis 基于图的 AOCV 分析是在 `update_timing` 期间执行的快速、全设计范围分析。可利用全设计范围内降低的降额悲观度来节省面积并提升性能。

基于构造，图分析计算深度与距离度量的保守值。执行基于图的 AOCV 时，选择保守的路径深度与基于位置的包围盒值，以界定穿过某单元的最坏情况路径。例如，某单元的深度计数不超过穿过该单元的最小深度路径的深度；否则对最小深度路径的分析可能过于乐观。

基于图的 AOCV 是进一步用基于路径的 AOCV 分析缩减裕量的前提。对大多数设计，基于图的 AOCV 足以签核。

1.1.2 基于路径的 AOCV 分析

Path-Based AOCV Analysis 若基于图的 AOCV 完成后仍有违例，可调用基于路径的 AOCV 分析以降低悲观度并提高结果精度；该分析将每条路径与其他路径隔离分析。使用 `report_timing` 或 `get_timing_paths` 并将 `-pba_mode` 设为 `path`：

```
pt_shell> report_timing -pba_mode path
```

在基于图的 AOCV 中，PrimeTime 计算穿过每条时序弧的所有路径的深度与距离，并对所有此类路径应用找到的最坏值；而在基于路径模式下，则为每条单独时序路径精确计算深度与距离。

默认情况下，选择带 AOCV 的基于路径分析时，PrimeTime 同时执行常规基于路径分析（不含 AOCV）与 AOCV 基于路径分析。不含 AOCV 的分析执行基于路径的 `slew` 传播重算；AOCV 分析通过对更深路径与跨越更短物理距离的路径减少降额来降低悲观度。

为节省运行时间，可仅执行基于路径分析的 AOCV 部分，并对基于路径分析使用最坏 `slew` 传播而非重算的 `slew` 传播。将变量 `pba_derate_only_mode` 设为 `true` 即可。

1.2 配置先进片上师变异分析

Configuring Advanced On-Chip Variation Analysis

要配置 AOCV 分析，设置下表中的变量。

表 1: AOCV 分析配置变量

变量	说明
<code>timing_aocvm_analysis_mode</code>	指定深度度量的计算方式
<code>timing_aocvm_enable_clock_network_only</code>	仅对时钟网络应用 AOCV 分析
<code>timing_aocvm_enable_single_path_metrics</code>	指定 AOCV 是否对网线与单元使用独立的深度与距离值
<code>timing_ocvm_enable_distance_analysis</code>	指定先进或参数化 OCV 分析是否执行基于距离的分析
<code>timing_ocvm_precedence_compatibility</code>	控制先进或参数化 OCV 对 OCV 降额的回退

1.3 导入 AOCV 信息

Importing AOCV Information

执行 AOCV 分析必须在降额表中指定 AOCV 信息。要建模与工艺变异无关的其他效应，可使用 guard-band 时序降额。

关于如何指定 AOCV 信息，参见：

- 指定 AOCV 降额表
- AOCV 文件格式
- AOCV 表组
- 指定深度系数
- AOCV 中的 Guard-Banding
- 增量时序降额
- 在 AOCV 分析中使用 OCV 降额

1.3.1 指定 AOCV 降额表

Specifying AOCV Derating Tables 使用 `read_ocvm` 从磁盘文件读取 AOCV 降额表。降额表标注到一个或多个设计对象，并直接应用于时序弧延时。允许的设计对象类为层次单元、库单元与设计。

使用 `write_binary_aocvm` 从 ASCII 格式 AOCV 文件创建二进制编码 AOCV 文件，用于保护敏感的工艺相关信息。`read_ocvm` 可读取由 `write_binary_aocvm` 创建的二进制及压缩二进制 AOCV 文件，无需额外参数。

若在 `report_timing` 中指定 `-derate`，内部计算的 AOCV 降额因子显示在 `derate` 列。

使用 `report_aocvm` 显示 AOCV 降额表数据。从二进制或压缩二进制文件导入的 AOCV 降额表在 `report_aocvm` 输出中不可见。可显示标注了 `early`、`late`、`rise`、`fall`、`cell` 或 `net` 降额表的设计对象，也可确定哪些单元与网线已标注或未标注 AOCV 信息。

在基于图的 AOCV 分析中，在 `report_aocvm` 的 `object_list` 中指定时序弧，将显示基于图的深度与距离度量及弧对象上的 AOCV 降额因子：

```
pt_shell> report_aocvm [get_timing_arcs -of_objects [get_cells U1]]
```

若在 `object_list` 中指定时序路径，将显示该路径的路径度量（`distance`、`launch depth`、`capture depth`）：

```
pt_shell> report_aocvm [get_timing_paths -path_type full_clock_expanded \
    -pba_mode path]
```

1.3.2 AOCV 文件格式

File Format for AOCV AOCV 文件格式允许指定多个 AOCV 降额表，支持：

- 一维表（仅 `depth` 或仅 `distance`）
- 二维表（`depth` 与 `distance`）

文件格式定义可将 AOCV 表与对象组关联；PrimeTime 根据以下定义在内部选择对象：

- object_type design | lib_cell | cell
- object_spec [patterns]

在 object_spec 中, patterns 可选, 指定对象名及基于对象属性求值的表达式。可对 patterns 使用正则匹配, 与 get_cells、get_lib_cells、get_designs 等命令相同。

注意

除另有说明外, 所有描述均为必需项。在文件任意位置添加注释请使用双斜杠 //。

表 2: AOCV 文件格式语法 (表 23)

说明符	说明
version	AOCV 版本号
group_name	表组名, 可用 set_aocvm_table_group 应用
object_type	design lib_cell cell
rf_type	rise fall rise fall
delay_type	cell net cell net
derate_type	early late
path_type	clock data clock data
object_spec	描述受表影响对象的模式
voltage	供电电压 (伏), 可选; 表仅适用于该电压的单元
depth	M 个浮点值, 表示路径中连续逻辑单元数; 未提供则 $M=0$
distance	N 个浮点值, 表示路径物理距离 (nm); 未提供则 $N=0$
table	$N \times M$ 个降额因子; PrimeTime 对表内数据点线性插值, 不对外推

当具有相同 rf_type 与 derate_type 的不同 object_type 条目作用于同一单元或网线时, 优先级规则与 set_timing_derate 一致。

单元弧降额优先级 (高到低): 库单元 → 层次单元 → 设计。

网线弧降额优先级 (高到低): 层次单元 → 设计。

注意

当多个具有相同 object_type、rf_type、derate_type 的表条目作用于同一对象时, 最后一个表条目优先。

若指定 voltage 但缺少关联浮点值, 或未指定 voltage, 则降额表适用于所有电压。对多电源轨单元, 不要指定电压, 而应指定多电源轨所有可能输入-输出电压组合中最保守的降额因子。

以下示例为整个设计设置 early AOCV 表, 适用于所有 cell 与 net:

```
version:          1.0
object_type:      design
rf_type:          rise fall
delay_type:      cell net
derate_type:      early
object_spec:      top
depth:           0 1 2 3
distance:         100 200
table:           0.87 0.93 0.95 0.96 \
```

0.83 0.85 0.87 0.90

以下示例包含可选 `path_type` 语句；PrimeTime 仅将表数据应用于指定路径类型。要对时钟路径与数据路径分别降额，`timing_aocvm_analysis_mode` 须设为 `separate_data_and_clock_metrics`。省略 `path_type` 时表同时适用于时钟与数据路径。使用 `path_type` 时，`version` 须为 2.0。

1.3.3 AOCV 表组

AOCV Table Groups 可定义多组 AOCV 表，用于层次不同块。为每组命名，并用 `set_aocvm_table_group` 应用于层次单元。各层可独立应用表，块在更高层次复用时保持 AOCV 表设置。

在 AOCV 表中用 `group_name` 关键字指定组名。使用 `group_name` 时 `version` 须为 3.0。未使用 `group_name` 的表属于默认 AOCV 表组，应用于未分配命名表组的设计部分。

```
pt_shell> set_aocvm_table_group core_tables [get_cells H1]
```

将 `core_tables` 应用于层次块实例 H1；该组适用于 H1 内完全封闭的网线及 H1 内所有单元（含更低层次）。`core_tables` 不适用于部分在 H1 内、部分在外的网线。

`report_aocvm` 报告各表组及默认表组中已标注 AOCV 的单元数量，并显示各定义表组名与对应层次单元。

用 `reset_aocvm_table_group` 移除命名表组的应用。注意：在时序更新后使用 `set_aocvm_table_group`、`reset_aocvm_table_group` 或 `read_ocvm` 会触发新的完整时序更新。

1.3.4 指定深度系数

Specifying Depth Coefficients 可为单元指定深度系数，根据单元复杂度修改路径深度计算。复杂单元可能含异常多晶体管，可赋予大于默认 1 的逻辑深度计数。例如缓冲器常由两级反相器串联实现，可赋予 `derate` 系数 2.0。

```
pt_shell> set_aocvm_coefficient 2.0 [get_lib_cells lib1/BUF2]
```

设置 AOCV 系数为可选项，默认系数为 1.0。

1.3.5 AOCV 中的 Guard-Banding

Guard-Banding in AOCV Guard-band 时序降额可在 AOCV 流程中建模非工艺相关效应。`set_timing_derate`、`report_timing_derate`、`reset_timing_derate` 提供 `-aocvm_guardband` 选项。

在 AOCV 上下文中，弧上应用的降额为 guard-band 降额与 AOCV 降额之积；guard-band 在 AOCV 上下文外无效。

`report_timing_derate -aocvm_guardband` 仅报告 guard-band 降额。`-variation` 与 `-aocvm_guardband` 互斥。

1.3.6 增量时序降额

Incremental Timing Derating 增量时序降额可对单元或网线等对象上的降额因子微调。使用 `set_timing_derate -increment`。`-increment` 与 `-aocvm_guardband` 互斥。

增量降额遵循与常规降额相同的优先级与覆盖规则。默认情况下，指定的增量降额替换该对象上先前的增量降额。将 `timing_enable_cumulative_incremental_derate` 设为 `true` 可累加而非覆盖。

若无时序降额因子，增量降额使用 0.0，常规降额使用 1.0。增量因子加到常规因子上；若最终因子小于 0.0，则转换为 0.0 以避免负延时。

增量降额计算示例：

- AOCV 分析中，单元 u1/u252 的 regular late 降额 1.082、early 0.924：

```
set_app_var timing_aocvm_enable_analysis true
set_timing_derate -increment -late 0.03 [get_cells u1/u252]
set_timing_derate -increment -early -0.03 [get_cells u1/u252]
```

最终 late = 1.082 + 0.03 = 1.112, early = 0.924 + (-0.03) = 0.894。

- OCV 分析中可类似组合全局与单元级增量降额；reset_timing_derate -increment 仅重置增量部分。

report_timing_derate -increment 报告增量降额因子。

1.3.7 在 AOCV 分析中使用 OCV 降额

Using OCV Derating in AOCV Analysis PrimeTime 提供统一框架，使 AOCV 在特定条件下可使用 OCV 降额。默认同时考虑 OCV 与 AOCV；同级时 AOCV 优先于 OCV。单元弧默认优先级（高到低）：OCV 叶级单元、AOCV 库单元、OCV 库单元、AOCV 层次单元、OCV 层次单元、AOCV 设计、OCV 设计。

将 timing_aocvm_ocv_precedence_compatibility 设为 true 可完全忽略 OCV 降额，此时优先级为：AOCV 库单元、AOCV 层次单元、AOCV 设计。

1.4 查询时序路径上的 AOCV 降额

Querying AOCV Derating on Timing Paths

要获取应用于时序路径的 AOCV 降额详细信息，可查询以下 AOCV 属性：aocvm_coefficient、applied_derate、depth、derate_factor_depth_distance、distance、guardband、incremental。

虽然 AOCV 降额基于时序弧，这些属性关联于弧端点的时序点对象，可用于基于图与基于路径的分析。

使用前须：将 timing_aocvm_enable_analysis 设为 true；或使用 get_timing_paths -pba_mode 运行基于路径的 AOCV。

示例脚本遍历时序路径并查询属性：

```
set path_list [get_timing_paths ...]
foreach_in_collection path $path_list {
  foreach_in_collection point [get_attribute $path points] {
    echo [format "Derate value: %f" [get_attr $point applied_derate]]
  }
}
```

2 参数化片上师变异（POCV）

Parametric On-Chip Variation (POCV)

参数化片上师变异（POCV）将实例延时建模为实例特有变量的函数，即实例延时由该实例的唯一延时变量参数化。POCV 提供：

- 针对随机变异的统计单参数降额
- AOCV 与 POCV 表数据的统一输入格式与表征来源
- 非统计时序报告
- 时序路径的有限统计报告（均值、sigma）
- 与现有 PrimeTime 功能的兼容性
- 降低基于图与基于路径分析之间的悲观度差距
- 增量时序分析开销更小

使用该特性需要 PrimeTime-ADV 许可证。关于 POCV 分析，参见：

- POCV 变量与命令
- 准备 POCV 输入数据
- 导入带物理位置的 SPEF 文件
- 启用 POCV 分析
- 加载 POCV 输入数据
- 指定 Guard Banding
- 缩放 POCV 系数
- 启用约束与 Slew 变异
- 启用基于矩的建模分析
- 报告 POCV 结果
- 统计图合并悲观度
- 查询 POCV Slack 与到达时间属性

2.1 POCV 变量与命令

Variables and Commands for Parametric On-Chip Variation

2.2 准备 POCV 输入数据

Preparing Input Data for Parametric On-Chip Variation

使用 POCV 需要以下输入数据之一：

- 侧文件中的 POCV 单系数

表 3: POCV 分析变量（表 24）

变量	说明
parasitics_enable_tail_annotation	从寄生文件读取 tail 标注数据以进行 via 变异分析
timing_enable_constraint_variation	对 setup/hold 约束启用约束变异
timing_enable_slew_variation	对单元延时启用 slew 变异
timing_enable_via_variation	启用物理 via 变异分析
timing_pocvm_corner_sigma	指定 POCV 延时/约束分析的角 sigma
timing_pocvm_enable_analysis	启用 POCV 分析
timing_pocvm_enable_extended_moments	使用非对称基于矩的建模数据
timing_pocvm_max_transition_sigma	POCV 最大 transition time 分析的角 sigma
timing_pocvm_precedence	文件与库 POCV 系数优先级
timing_pocvm_report_sigma	报告用 sigma
timing_use_slew_variation_in_constraint_arcs	在约束弧变异计算中使用 slew 变异

表 4: POCV 分析命令（表 25）

命令	说明
read_ocvm	读取 POCV 表
read_ivm	读取 via 变异表
report_delay_calculation -derate	报告延时计算降额详情
report_ocvm -type pocvm	显示 POCV 系数与基于距离的降额表
report_ivm	显示 via 变异表
report_timing -derate	在时序报告中报告 POCV 信息
report_timing_derate -pocvm_coefficient_scale_factor	报告 POCV 缩放
report_timing_derate -pocvm_guardband	报告 POCV guard banding
reset_timing_derate -pocvm_*	移除 POCV 缩放或 guard banding
set_timing_derate -pocvm_*	指定 POCV 缩放或 guard banding

- Liberty Variation Format（LVF）中的 POCV slew-load 表

若同时读取两种数据，侧文件中的 POCV 单系数优先级更高，覆盖库中的 POCV slew-load 表。

2.2.1 侧文件中的 POCV 单系数

POCV Single Coefficient Specified in a Side File AOCV 表格式 4.0 扩展格式用以下字段指定 POCV 信息：

- **ocvm_type**: aocvm | pocvm —OCV 方法类型
- **coefficient**: sigma_value —随机变异系数（sigma）

若指定 **ocvm_type**: pocvm，不能指定 **depth** 字段；**coefficient** 与 **distance** 互斥。须为 POCV 系数（随机变异）与基于距离的变异分别指定不同表。

表 5: 系数与基于距离的 POCV 表（表 26）

变异类型	POCV 应用于	示例
系数	库单元	version: 4.0,ocvm_type: pocvm,coefficient: 0.05
基于距离	设计级	distance: 1 10 50 100 500,table: ...

从 Monte-Carlo HSPICE 仿真提取库单元 POCV 系数：

POCV coefficient = $\frac{s \text{ (delay variation)}}{m \text{ (nominal delay)}}$

POCV 数据生成通常比 AOCV 更快：AOCV 需在长单元链上做 Monte-Carlo，POCV 仅需单级或少数级。

2.2.2 LVF 中的 POCV Slew-Load 表

POCV Slew-Load Table in Liberty Variation Format PrimeTime 可读取每条延时时序弧的 POCV slew-load 表 (LVF)。使用 LVF 可根据不同 slew 与负载条件应用不同系数，比固定系数更准确。支持延时弧、setup/hold、recovery/removal 及 clock-gating 检查。

在 link 设计前将带 POCV LVF 的库载入 PrimeTime。POCV LVF 须存在于时序库中，不能从单独文件读取；单位为库的时间单位。PrimeTime 也可读取 LVF 中的基于距离降额表。

参见

示例 20、21 见原书 POCV LVF slew-load 表与基于距离降额语法。

2.2.3 ETM 中 LVF 系数的提取

Extraction of LVF Coefficients in ETMs 使用 `extract_model` 且启用 POCV 时，默认生成 LVF 表建模 POCV 效应，使消费 ETM 的工具可在各角准确分析。可为组合与顺序延时弧生成 delay sigma 表；启用约束变异时也可约束弧生成 constraint sigma 表。

推荐生成 LVF 表以获得顶层最佳精度；若下游工具不完全支持 LVF，可用 `extract_model_create_variation_table` 控制 ETM 生成的 LVF 数据类型。

2.3 导入带物理位置的 SPEF 文件

Importing a SPEF File With Physical Locations

对 POCV 使用基于距离的降额表时，工具需要坐标计算路径距离（不需要坐标计算路径深度）。

从 SPEF 或 GPD 寄生文件读取节点坐标：

1. `set_app_var read_parasitics_load_locations true`
2. `read_parasitics ...`

2.4 启用 POCV 分析

Enabling Parametric On-Chip Variation Analysis

```
pt_shell> set_app_var timing_pocvm_enable_analysis true
```

POCV 时序更新作为 `update_timing` 的一部分自动执行。默认在 3 sigma 分析；用 `timing_pocvm_corner_sigma` 修改，例如设为 4。

2.5 加载 POCV 输入数据

Loading the Parametric On-Chip Variation Input Data

```
pt_shell> read_ocvm pocv_coefficient_file_name
pt_shell> read_ocvm pocv_distance_based_derating_file_name
```

须在表中使用 Synopsys AOCV 文件格式 4.0 或更高版本指定系数或降额因子。POCV 表可标注库单元、层次单元与设计。单元上优先级（低到高）：设计、层次单元、库单元；网线上：设计、层次单元。

库 POCV 与侧文件单系数可同时使用；同一库单元上侧文件单系数覆盖 LVF。

2.6 指定 Guard Banding

Specifying Guard Banding

与 AOCV 类似，POCV 可用 guard banding 建模非工艺效应：

```
pt_shell> set_timing_derate -cell_delay -pocvm_guardband -early 0.95
pt_shell> set_timing_derate -cell_delay -pocvm_guardband -late 1.05
```

POCV guard band 同时作用于标称单元延时（均值）与单元延时变异（sigma）。

report_timing_derate -pocvm_guardband 仅报告 guard band; reset_timing_derate -pocvm_guardband 重置。

2.7 缩放 POCV 系数

Scaling the Parametric On-Chip Variation Coefficient

除 guard banding 外，可仅缩放单元延时变异而不改变 POCV 表中的系数：

```
pt_shell> set_timing_derate -cell_delay \
    -pocvm_coefficient_scale_factor -early 0.97
pt_shell> set_timing_derate -cell_delay \
    -pocvm_coefficient_scale_factor -late 1.03
```

仅将缩放因子应用于单元延时变异（sigma）。

2.8 启用约束与 Slew 变异

Enabling Constraint and Slew Variation

可选设置提高 POCV 精度：

- timing_enable_constraint_variation true — setup/hold 约束变异
- timing_use_slew_variation_in_constraint_arcs — 在约束弧中包含 slew 变异（setup_hold、setup、hold 或 none）
- timing_enable_slew_variation true — 单元延时 slew 变异

工具从 .lib/.db 中的 LVF 读取约束与 slew 变异数据。report_timing -variation 或 report_ocvm 可报告。

2.9 启用基于矩的建模分析

Enabling Analysis With Moment-Based Modeling

支持使用含基于矩 LVF 延时与约束数据的单元库，更准确建模先进工艺节点与极低供电电压下的非高斯统计变异特性。

(原书 *Figure 138: Moment-Based Asymmetric Delay Distribution*)
 请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 1: 基于矩的非对称延时分布

统计参数包括均值偏移 (mean shift)、标准差 (standard deviation) 与偏度 (skewness)，在 LVF 中由 ocv_std_dev_*、ocv_mean_shift_*、ocv_skewness_* 指定。

```
pt_shell> set_app_var timing_pocvm_enable_extended_moments true
```

变异报告中，参数的均值包含标称值与均值偏移调整。该特性需要 PrimeTime-ADV-PLUS 许可证。

2.10 报告 POCV 结果

Reporting Parametric On-Chip Variation Results

1. 报告 POCV 系数与降额

2. 报告 POCV 分析结果

report_ocvm -type pocvm 显示 POCV 系数与基于距离的降额表；-list_not_annotated 报告缺失数据的单元。对 POCV LVF 须在对象列表中指定库时序弧。

POCV 与所有 PrimeTime 报告命令协同。默认在 3-sigma 报告；timing_pocvm_report_sigma 修改报告 sigma (不触发 update_timing)。设为 0 可查看无 POCV 的 slack。

report_timing -variation 显示变异时序报告。Incr 列中 Mean、Sensit、Corner 提供各增量延时分布的均值、标准差与角信息；Corner = Mean ± K × Sensit，K 为 timing_pocvm_report_sigma。Path 列提供累积到达分布信息。

report_delay_calculation -derate 详细报告 POCV 分析中所有降额如何得到最终单元延时与 sigma (示例 23、24)。

2.11 统计图合并悲观度

Statistical Graph Merging Pessimism

POCV 中延时为统计分布而非固定值。比较多路延时 (如多输入门汇聚弧) 时，最大延时可大于各单独延时的最大值，称为图合并悲观度 (graph merging pessimism)。

POCV 通过在 report_timing -variation 中以时序点调整 (statistical graph pessimism) 移除该悲观度。

注意

同时使用 -from 与 -to 的 report_timing 可能比仅用 -to 具有更少的图合并悲观度；因此 report_timing -to xyz 的结果可界定但不必然等于 report_timing -from abc -to xyz。

2.12 查询 POCV Slack 与到达时间属性

Querying POCV Slack and Arrival Attributes

POCV 在 pin、时序路径与时序点上使用以下 slack/到达属性(表 27):max_*_variation_arrival/slack、min_*_variation_arrival/slack、statistical_adjustment、variation_arrival、variation_slack。

这些是统计量，直接查询返回空列表；须查询 mean 或 std_dev 子属性：

```
pt_shell> get_attribute [get_attribute [get_pins I/ZN] \
    max_fall_variation_slack] mean
0.990180
pt_shell> get_attribute $path variation_slack.std_dev
0.000488
```

[多电压设计流程] 多电压设计流程

Multivoltage Design Flow

PrimeTime 支持使用 IEEE 1801 统一功耗格式（UPF）标准指定设计的多电压特性。PrimeTime 可在多电压供电及通过 set_voltage 在特定供电网上设置电压值的情况下正确分析设计时序。关于多电压设计流程，参见：

- 多电压分析要求
- 指定供电连接
- UPF 命令
- Golden UPF 流程
- 多供电电压分析

3 多电压分析要求

Multivoltage Analysis Requirements

PrimeTime Suite 工具支持多电压分析（不同单元使用不同供电电压）：

- PrimeTime 计算电压正确的延时与 slew
- PrimeTime SI 计算电压正确的串扰延时与噪声效应
- PrimePower 根据各单元各供电引脚的实际供电电压计算功耗

执行多电压分析须指定设计的功耗意图（哪些逻辑在何种电压下工作），可采用表 ?? 所示方法。

表 6: 为设计提供多电压功耗意图（表 28）

功耗意图来源	Verilog 网表要求	库要求
从 UPF 文件（或等价 Tcl）读取	PG-pin 或非 PG-pin 网表	PG-pin 库
从 PG-pin 网表推断	PG-pin 网表	PG-pin 库

多电压分析的库要求：

- 库须包含每个单元的电源与地(PG)引脚信息。Liberty 语法使用 `voltage_map` 与 `pg_pin`; `voltage_map` 定义电源与默认电压, `pg_pin` 指定各引脚关联的电源及相关参数。详见 *Library Compiler User Guide*。
- 若 PG-pin 库中单元缺少电源或地引脚, PrimeTime 在 link 时移除这些单元, 不报告其时序或功耗信息。
- Liberty 库数据须准确描述特定电压下的时序行为。PrimeTime 通过在分别表征于不同供电电压的库之间插值支持电压缩放; 用 `define_scaling_lib_group` 调用电压与温度缩放。注意 PrimeTime 行为与 Design Compiler 不同——DC 在精确角电压下 link 设计。详见交叉库电压与温度缩放。

4 指定供电连接

Specifying Power Supply Connectivity

PrimeTime 支持两种方式指定供电连接:

- UPF 指定的供电连接
- 网表推断的供电连接

4.1 UPF 指定的供电连接

UPF-Specified Supply Connectivity

默认情况下, 对具有 UPF 指定功耗意图的多电压设计, 通过加载与设计关联的 UPF 文件获得 PG 连接。例如:

```
set_app_var search_path "/path1/mydata /path2/mydata"
set_app_var link_path "* mylib_1V.db"
read_verilog my_design.v
link_design
load_upf my_design.UPF
read_sdc my_constraints.sdc
set_voltage 0.9 -min 0.6 -object_list [get_supply_nets VDD1]
set_voltage 0.8 -min 0.5 -object_list [get_supply_nets VDD2]
set_voltage 0.0 -min 0.0 -object_list [get_supply_nets VSS]
```

参见

参见「UPF 命令」。

4.2 网表推断的供电连接

Netlist-Inferred Supply Connectivity

要从 PG-pin Verilog 网表推导供电连接信息, 在读取任何设计信息前将 `link_keep_pg_connectivity` 设为 `true`:

```
set_app_var link_keep_pg_connectivity true
read_verilog my_design.v
link_design
read_sdc my_constraints.sdc # 无需加载 UPF
set_voltage 0.9 -min 0.6 -object_list [get_supply_nets VDD1]
```

设为 `true` 后，工具从 PG 网表数据推导 UPF 功耗意图，并隐式更新设计数据库，等效于运行 `create_power_domain`、`create_supply_port`、`create_supply_net`、`connect_supply_net` 等 UPF 命令。`link` 后可用 `set_voltage` 设置供电电压。

PG 网表流程适用于 UPF-prime 或 golden UPF 流程生成的设计数据，支持时序分析、电压缩放、电源开关与 ECO 等。要求所有网表均含 PG 信息，不接受 PG 与非 PG 网表混合。

在网表推断流程中，可读取 UPF 文件应用边界信息（端口供电与电压），但忽略内部块信息。详见「从 UPF 读取块边界信息」。

工具创建 PG Verilog 文件中指定的 UPF 电源开关对象，可用 `get_power_switches`、`report_power_switch`、`get_supply_nets -of_objects` 查询。

4.2.1 从 UPF 读取块边界信息

Reading Block Boundary Information From UPF 网表推断流程中可读取 UPF 应用边界信息（如端口供电与电压），在使用 `extract_model` 时尤其有用，以确保生成的模型具有正确的端口属性。

表 ?? 列出应用的边界 UPF 命令。

表 7: 网表推断供电连接流程中应用的 UPF 命令（表 29）

UPF 命令	行为
<code>add_pst_state</code>	始终应用
<code>connect_supply_net</code>	默认忽略； <code>pg_allow_pg_pin_reconnection true</code> 时应用
<code>set_port_attributes</code>	始终应用（仅 ETM 提取使用）
<code>set_related_supply_net</code>	始终应用

`link_keep_pg_connectivity` 为 `true` 时，定义内部块信息的其他命令（如 `create_supply_net`、`set_level_shifter`、`set_isolation`、`create_power_switch`）均被忽略。

5 UPF 命令

UPF Commands

不同电压的多个电源可为芯片不同区域的电源域供电。部分电源域可在不活动期间关断以省电。电平转换器（level shifter）转换跨域信号；隔离单元（isolation cell）在关断域输出端提供恒定信号电平。掉电域可含保持寄存器（retention register）在掉电期间保持逻辑值。电源开关单元在电源控制器控制下切换特定域的电源。可在 UPF 语言中指定这些多电压方面。

标准 PrimeTime 许可证包含 UPF 支持，无需额外 UPF 许可证。但功耗分析需要 PrimePower 许可证，IR drop 标注需要 PrimeTime SI 许可证。

参见

Synopsys 多电压流程与 UPF 命令背景见 *Synopsys Multivoltage Flow User Guide*。

PrimeTime 使用 UPF 指定的功耗意图与 `set_voltage` 确定每个单元各电源引脚的电压。基于 UPF 与 `set_voltage` 信息，PrimeTime 构建供电网络虚拟模型，将电压从 UPF 供电网传播到叶实例 PG 引脚。PrimeTime 不直接读取电源状态表，`set_voltage` 须与拟验证的 UPF 电源状态表中特定状态一致。

可在 shell 输入 UPF 命令，或在命令文件或用 `source/load_upf` 加载。重新 link 设计时清除已加载 UPF 信息，与 SDC 类似。PrimeTime 不通过 `write_script` 写出 UPF，也不识别 `save_upf`。

PrimeTime 支持 IEEE 1801 (UPF) 规范的命令与子集；不支持的命令与 PrimeTime 功能无关或尚未实现。

支持的供电命令类别：

- 电源域: `connect_supply_net`、`create_power_domain`、`create_power_switch`、`create_supply_net`、`create_supply_port`、`create_supply_set`、`set_domain_supply_net`
- 隔离与保持: `set_isolation`、`set_isolation_control`、`set_port_attributes`、`set_design_attributes`、`set_retention`、`set_retention_elements`、`set_retention_control`
- 查找与查询: `find_objects`、`query_cell_instances`、`query_cell_mapped`、`query_net_ports`、`query_port_net`
- 流程: `load_upf`、`set_scope`、`set_design_top`、`upf_version`
- 相关非 UPF 命令: `check_timing -include signal_level/supply_net_voltage/unconnected_pg_pins`、`get_power_domains`、`get_power_switches`、`get_supply_nets`、`report_power_*`、`set_level_shifter_*`、`set_related_supply_net`、`set_temperature`、`set_voltage`

PrimeTime 接受但对分析无用或信息来自其他来源的 UPF 命令（如 `add_port_state`、`create_pst`、`map_*`、`set_level_shifter` 等）作为有效语法但忽略。

PrimeTime 拒绝为未知语法的命令（如 `save_upf`、`merge_power_domains` 等）。

典型 PrimeTime 多电压时序分析命令序列（UPF 相关加粗）：

```
read_lib l1.lib
read_verilog d1.v
# load_upf / create_power_domain / create_supply_set ...
source d1.tcl
define_scaling_lib_group library_list
set_voltage -object_list supply_net_name
set_voltage -cell ... -pg_pin_name ... value
set_temperature -object_list cell_list value
report_timing
```

5.1 UPF 供电集 (Supply Sets)

UPF Supply Sets

供电集是供电网的抽象集合，含 `power` 与 `ground` 两个供电功能。供电集与域无关，其 `power/ground` 可供创建范围内任意电源域使用，但各电源域可限制对本域内供电集的使用。

供电集可在 RTL 级定义功耗意图，在未知实际供电网名之前即可综合。实现（布局布线）前须将供电集细化或关联到实际供电网。

5.2 UPF 供电集句柄

UPF Supply Set Handles

供电集句柄是为电源域隐式创建的抽象供电集，可在创建供电集/网/端口之前综合设计。

（原书 *Figure 139: Design example using supply set handles*）
请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 2: 使用供电集句柄的设计示例

示例 25、26 演示供电集句柄与识别 power/ground 供电网。

5.3 虚拟供电网络

Virtual Power Network

PrimeTime 构建虚拟供电网络模型传播电压，不执行物理实现。可用 `report_power_network`、`report_supply_net` 等报告供电连接与电压。

5.4 设置电压与温度

Setting Voltage and Temperature

`set_voltage` 在供电网或单元 PG 引脚上设置电压。`-min` 指定最小延时分析的电压（OCV 角）。`-cell` 与 `-pg_pin_name` 在单元级标注 IR drop，须同时使用，需要 PrimeTime SI 许可证。

`set_temperature` 在单元列表上设置温度，与电压缩放库组配合使用。

5.5 多电压分析的库支持

Library Support for Multivoltage Analysis

多电压分析推荐：

- 含 `pg_pin` 与 `voltage_map` 的 PG-pin Liberty 库
- 用 `define_scaling_lib_group` 定义在不同电压/温度表征的库组
- 或用 `link_path_per_instance` 将不同实例 link 到不同库模型
- CCS 库模型推荐以获得最佳精度

5.6 多电压报告与检查

Multivoltage Reporting and Checking

- `report_power_pin_info` — 报告单元电源引脚电压与连接
- `report_power_domain`、`report_supply_set` — 报告电源域与供电集
- `check_timing -include supply_net_voltage` — 检查未设置电压的供电网
- `check_timing -include unconnected_pg_pins` — 检查未连接 PG 引脚
- `check_timing -include signal_level` — 信号电平不匹配检查

信号电平检查比较驱动器与负载的电压电平，检测电平转换器缺失或电压不匹配。可配置容差与过滤策略；相关 UPF 属性包括 `driver_supply`、`receiver_supply` 等。

当驱动器与接收器由同一供电网供电且使用角电压（如 `set_voltage 0.8 -min 1.2 VDD`）时，PrimeTime 考虑供电相关性——低电压同时作用于两者时不产生不匹配。

（原书 *Figure 140: Signal Level Checking With Supply Correlation*）
请参阅原版 PDF 插图；可将截图放入 `figures/` 目录后用 `\includegraphics` 替换。

图 3: 具有供电相关性的信号电平检查

6 Golden UPF 流程

Golden UPF Flow

Golden UPF 流程是维护设计 UPF 多电压功耗意图的可选方法。它在综合、物理实现与验证各步骤中使用原始「golden」UPF 文件，以及综合与实现工具生成的补充 UPF 文件。

（原书 *Figure 141: UPF-Prime and Golden UPF Flows*）
请参阅原版 PDF 插图；可将截图放入 `figures/` 目录后用 `\includegraphics` 替换。

图 4: UPF-Prime 与 Golden UPF 流程对比

Golden UPF 流程优势：

- Golden UPF 文件在整个流程中保持不变，保留原始形式、结构、注释与通配命名
- 可使用工具特定条件语句在不同工具中执行不同任务（传统 UPF-prime 流程中会丢失）

- 功耗意图变更易于在补充 UPF 文件中跟踪
- 可选使用 Verilog 网表存储所有 PG 连接，使 UPF 中 `connect_supply_net` 不必要，显著简化并减小 UPF 文件

在 PrimeTime SI 中使用 golden UPF 须启用：

```
pt_shell> set_app_var enable_golden_upf true
```

启用后，除查询命令外的 UPF 命令须放入脚本并用 `load_upf` 执行，不能在命令行单独执行或用 `source`。

参见

详见 SolvNetPlus 文章 000024504 「Golden UPF Flow Application Note」。

7 多供电电压分析

Multiple Supply Voltage Analysis

PrimeTime SI 可分析不同单元使用不同供电电压的设计。参见：

- 多电压分析概述
- 同时多电压分析（SMVA）
- IR Drop 标注
- 在时序分析中使用 Ansys RedHawk-SC

7.1 多电压分析概述

Multivoltage Analysis Overview

PrimeTime SI 能在不同单元供电电压下准确确定延时、slew 与噪声效应，利用逻辑库中指定的单元延时模型。

多电压基础设施支持：

- 考虑精确驱动器与负载电源轨电压，计算非耦合信号网延时、约束与时序违例
- 考虑精确 aggressor 电源轨电压，计算耦合延时、噪声凸起、时序与噪声违例
- 驱动器与负载之间信号电平不匹配检查
- 在电源轨上进行实例级 IR drop 标注及块级/实例级温度分析

准确分析需要：PG 连接；`set_voltage` 设置的 PG 网电压；可选 IR drop (`set_voltage -cell -pg_pin_name`, 需 PrimeTime SI); CCS 库组 (`define_scaling_lib_group`) 或每电压库 (`link_path_per_instance`); 以及定义如何使用库数据构建延时模型的设置。

7.2 同时多电压分析 (SMVA)

Simultaneous Multivoltage Analysis (SMVA)

多电压设计中时序路径可跨电源域。当各域可在多种供电电压下工作时，传统分析无法准确分析电压组合对每条路径的影响：每域单一电压则组合无界；每域 min/max (OCV) 电压则过于悲观，因同域内单元不能同时工作于不同电压。

基于图的同时多电压分析 (SMVA) 消除该悲观度：域内路径在该域所有电压级分析，跨域路径分析所穿越域的所有电压组合，单次运行完成。详见第 ?? 章。

7.3 IR Drop 标注

IR Drop Annotation

用 `set_voltage` 的 `-cell` 与 `-pg_pin_name` 在单元 PG 引脚标注供电电压，建模 IR drop 对时序与噪声的影响：

```
pt_shell> set_voltage 1.10 -cell [get_cells U5*] -pg_pin_name VDD1
```

两选项须同时使用，需要 PrimeTime SI 许可证。`-object_list` 设置供电网电压不需要 PrimeTime SI 许可证。

7.3.1 带 IR Drop 的信号电平检查

Signal Level Checking With IR Drop `check_timing -include signal_level` 检查不同供电电压单元之间的电平不匹配。

若在供电网上设置角电压又在单元级标注 IR drop：

```
pt_shell> set_voltage 0.8 -min 1.2 VDD
pt_shell> set_voltage 0.7 -min 1.1 -cell U3 -pg_pin_name VDD
```

(原书 *Figure 142: Signal Level Checking With Cell-Level Voltage Annotation*)

请参阅原版 PDF 插图；可将截图放入 `figures/` 目录后用 `\includegraphics` 替换。

图 5: 带单元级电压标注的信号电平检查

此时 PrimeTime SI 假定单元级供电电压与主供电电压不相关，考虑驱动器与接收器之间的全最坏情况差异（如比较 0.8 V 与 1.1 V、1.2 V 与 0.7 V），可能触发两次不匹配违例。

7.4 在时序分析中使用 Ansys RedHawk-SC

Using Ansys RedHawk-SC With Timing Analysis

RedHawk-SC 功耗与可靠性分析工具可与 PrimeTime 协同分析 IR drop 与时钟抖动对时序的影响。

7.4.1 写出 Ansys RedHawk-SC STA 文件

Writing Ansys RedHawk-SC STA Files RedHawk-SC 需要 PrimeTime 的 STA 数据以执行 IR drop、时钟抖动与动态压降分析。

1. 运行 `write_rh_file -output string [-filetype jitter|irdrop]`。需要时执行时序更新,以压缩.gz 格式写出 STA 数据。动态压降分析使用 `-filetype irdrop`。需要 PrimePower 或 PrimeTime-ADV-PLUS 许可证。
2. (可选) 对所需时序路径用 `write_dvd_timing_paths` 写出路径信息供 RedHawk-SC 关键路径场景使用。

7.4.2 读回 RedHawk 分析结果

Reading Back RedHawk Analysis Results 可将 RedHawk 的 IR drop 与抖动结果读回 PrimeTime, 用 `set_voltage -cell -pg_pin_name` 标注单元级电压, 或用抖动数据更新时钟不确定性。

注意

RedHawk 与 PrimeTime 的接口与许可证要求随版本变化, 请参阅当前版本文档与 SolvNetPlus 文章。

[SMVA 基于图的同时多电压分析]SMVA 基于图的同时多电压分析

SMVA Graph-Based Simultaneous Multivoltage Analysis

基于图的 SMVA (simultaneous multivoltage analysis) 在单次分析运行中, 同时考虑全设计所有路径的各路径供电电压的所有组合。关于 SMVA, 参见:

- SMVA 概述
- 配置 SMVA 分析
- 在 SMVA 分析中报告时序路径
- DVFS 场景
- 将 SMVA 与其他 PrimeTime 特性配合使用
- 使用示例
- 支持 DVFS 场景的命令与属性
- 特性兼容性

8 SMVA 概述

Overview of SMVA

多电压设计中时序路径可跨电源域。当各电源域可在多种供电电压下工作时, 传统分析无法准确分析电压组合对每条路径的影响: 每域单一电压则组合无界; 每域 min/max (OCV) 电压则过于悲观, 因同域内单元不能同时工作于不同电压。

基于图的同时多电压分析（SMVA）消除该悲观度：域内路径在该域所有电压级分析，跨域路径分析所穿越域的所有电压组合，单次运行完成。

SMVA 对采用动态电压与频率缩放（DVFS）技术的设计尤其有用——芯片运行中根据任务需求调整供电电压与频率，高负载时更高功耗，其他时候更低功耗。提供 `scaling` 库组并指定各电源域供电电压即可获得准确时序结果。

8.1 SMVA 要求

SMVA Requirements

基于图 SMVA 分析要求：

- 设计须有多电压功耗意图信息（见第 ?? 章「多电压分析要求」）
- SMVA 特性由 PrimeTime-ADV-PLUS 许可证启用；所需许可证数量取决于分析中使用的电压级数与 DVFS 场景数（见「SMVA 许可证」）

8.2 SMVA 电源域分析

SMVA Power Domain Analysis

启用 SMVA 后，基于图分析在单次运行中同时考虑每条路径的所有供电电压组合（跨域与域内），排除各路径与路径段的不可能组合。

（原书 *Figure 143: Supply Combinations for Cross-Domain and Within-Domain Paths*）
 请参阅原版 PDF 插图；可将截图放入 `figures/` 目录后用 `\includegraphics` 替换。

图 6: 跨域与域内路径的供电组合

域 A 与 B 的供电可独立设为低或高电压。从 FF2（蓝）与 FF5（紫）开始的域内路径分别在各自域的低、高供电电压下分析。从 FF1（红）开始的跨域路径在两域供电的四种可能组合下分析。

给定供电条件下的每条路径作为单独路径处理，具有独立 `slack` 与到达时间。UPF 基础设施确定电源域成员资格；每个单元须有供电网连接信息。工具识别 Verilog PG 网表与 UPF 指定的供电网连接；Verilog PG 网表是首选方法。含无供电网信息对象的路径在 SMVA 中排除或报错。

9 配置 SMVA 分析

Configuring SMVA Analysis

在首次时序更新前：

1. 确保多电压功耗意图与 `scaling` 库组已配置（第 ?? 章）
2. 定义命名 SMVA 电压参考（`named voltage references`）与供电网组

3. 启用 SMVA: `set_app_var timing_enable_smva_analysis true`
4. 用 `set_voltage` 在供电网或供电网组上设置允许的电压级

9.1 定义命名 SMVA 电压参考

Defining Named SMVA Voltage References

用 `create_supply_net_group` 与 `create_named_voltage_reference` 指定各域 SMVA 分析的允许电压组合。

例如顶层含下级块 B1、B2，各域可在 0.8 V 与 1.0 V 工作：

```
create_supply_net_group VDD_B1 -supply_nets {VDD_B1}
create_supply_net_group VDD_B2 -supply_nets {VDD_B2}
create_named_voltage_reference lo -voltage 0.8
create_named_voltage_reference hi -voltage 1.0
set_voltage -supply_net_group VDD_B1 -reference {lo hi}
set_voltage -supply_net_group VDD_B2 -reference {lo hi}
set_app_var timing_enable_smva_analysis true
update_timing
```

加粗命令与选项仅 SMVA 分析可用。

注意

供电网组与命名电压参考的定义顺序不重要，但须在首次 `update_timing` 之前完成。

10 在 SMVA 分析中报告时序路径

Reporting Timing Paths in an SMVA Analysis

SMVA 分析中，`report_timing` 在每条路径报告中增加一行，显示该路径的供电条件（各供电网组上的命名电压参考）。

（原书 *Figure 144: Reference Voltage Conditions*）

请参阅原版 PDF 插图；可将截图放入 `figures/` 目录后用 `\includegraphics` 替换。

图 7: 参考电压条件

可用 `-supply_net_group` 查看供电网组信息。`get_timing_paths` 返回的 `timing_path` 集合对象含 `dvfs_scenario` 属性，描述路径的 DVFS 场景。

如「SMVA 电源域分析」所述，给定电压条件下的每条路径作为单独路径。默认 SMVA 同时考虑域内与跨域路径；可用 `-domain_crossing` 过滤仅跨域或仅域内路径。

11 DVFS 场景

DVFS Scenarios

对使用 DVFS 的设计，可用 DVFS 场景功能在 SMVA 之上进一步指定频率缩放与其他工作条件。

注意

DVFS 场景是对 SMVA 的扩展；单独 SMVA 仅变化供电电压。

11.1 DVFS 场景概念

DVFS Scenario Concepts

SMVA 允许为各供电网组定义多种供电电压。DVFS 是调整供电电压与频率以降低平均功耗的设计技术。SMVA 的 DVFS 场景特性允许在电压组合之外指定频率与其他条件，以正确分析这些设计。

11.2 DVFS 场景集合对象

DVFS Scenario Collection Objects

DVFS 场景表示为 `dvfs_scenario` 集合对象，描述各供电网组上的命名电压参考组合。例如 `{VDD1:lo VDDT:lo}` 表示 VDD1 与 VDDT 均在低电压参考。

`get_dvfs_scenarios` 构造 `dvfs_scenario` 集合；`create_dvfs_scenario` 从供电网组条件创建单个场景。供电网组与命名电压参考的顺序不重要。

注意

`dvfs_scenario` 集合对象在查询时构造与使用；文档中简称为「DVFS 场景」。

11.3 传播的 DVFS 场景

Propagated DVFS Scenarios

每条时序路径有一组完全描述其可能电压与频率条件的 DVFS 场景。

(原书 *Figure 145: Fully Describing DVFS Scenarios for Individual Timing Paths*)

请参阅原版 PDF 插图；可将截图放入 `figures/` 目录后用 `\includegraphics` 替换。

图 8: 完全描述单条时序路径的 DVFS 场景

获取设计中每条路径的完全描述场景即得到传播 DVFS 场景集合。例如三供电网组（VDDT、VDD1、VDD2）各两电压级，传播场景为所有合法组合。

(原书 *Figure 146: The Propagated DVFS Scenarios for a Design*)
请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 9: 设计的传播 DVFS 场景

11.4 用 DVFS 场景控制命令作用域

Using DVFS Scenarios to Control Command Scope

对约束或报告命令使用 DVFS 场景时，命令仅作用于与该场景兼容的路径。

(原书 *Figure 147: Applying a DVFS Scenario to a Command*)
请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 10: 将 DVFS 场景应用于命令

示例：对 `report_timing` 指定 `{VDD1:lo VDDT:lo}` 仅报告 VDD1 与 VDDT 均为低电压的路径；完全在 VDD2 内的路径不被排除——未在场景中指定的供电网组对该路径无约束。

11.5 查询 DVFS 场景

Querying DVFS Scenarios

DVFS 场景以集合对象引用。

11.5.1 为供电网组条件构造 DVFS 场景

Constructing a DVFS Scenarios for Supply Group Conditions 指定每个供电网组上的一个命名电压参考，返回具有指定条件的 DVFS 场景集合，用于传递给约束或报告命令。

11.5.2 获取所有传播的 DVFS 场景

Obtaining All Propagated DVFS Scenarios `get_propagated_dvfs_scenarios` 返回当前设计的完整传播 DVFS 场景集合，可用于设计探索。注意该集合可能很大。

11.6 将 DVFS 场景应用于命令与属性

Applying DVFS Scenarios to Commands and Attributes

默认情况下，支持 DVFS 场景的命令与属性考虑所有传播 DVFS 场景。

11.6.1 应用于单个命令

Applying DVFS Scenarios to Individual Commands 带 `-dvfs_scenarios` 的命令允许显式指定 DVFS 场景；显式指定优先于脚本或上下文级设置。

11.6.2 应用于属性查询

Applying DVFS Scenarios to Attribute Queries 查询属性时在集合中包含 `dvfs_scenario` 对象。若集合含多个场景，返回最坏情况值；不支持的属性查询报 ATTR-3 错误。属性下标优先于脚本或上下文级 DVFS 场景设置。

11.6.3 应用于脚本

Applying DVFS Scenarios to Scripts 用 `read_sdc -dvfs_scenarios` 或 `source -dvfs_scenarios` 对整个 SDC 或脚本应用 DVFS 场景，等效于对每个命令使用 `-dvfs_scenarios`。

注意

并非所有 SDC 命令支持 `-dvfs_scenarios`；不支持的命令在 DVFS 场景上下文中被忽略或报错。

11.6.4 为命令执行设置 DVFS 场景上下文

Setting a DVFS Scenario Context for Command Execution `set_dvfs_scenario_context` 为后续命令设置默认 DVFS 场景上下文，直至 `reset_dvfs_scenario_context`。

12 将 SMVA 与其他 PrimeTime 特性配合使用

Using SMVA Analysis With Other PrimeTime Features

12.1 与 OCV/AOCV/POCV 配合

OCV, AOCV, and POCV

SMVA 与 OCV、AOCV、POCV 正交：SMVA 处理跨电压域的电压组合，OCV 族处理片上师变异。可同时启用；每条 SMVA 路径在各电压条件下应用相应 OCV/POCV 降额。

12.2 与多场景分析（DMSA）配合

Distributed Multi-Scenario Analysis

DMSA 场景可与 SMVA 组合：各 DMSA 场景可有独立功耗意图与 SMVA 设置。许可证需求为场景级 SMVA 需求之和（基于场景的分布式许可）。

12.3 与电平转换器、隔离与保持

Level Shifters, Isolation, and Retention

SMVA 尊重 UPF 指定的电平转换器、隔离单元与保持寄存器约束。跨域路径经过电平转换器时，在相应电压组合下分析转换器延时。

12.4 与 IR Drop 标注配合

IR Drop Annotation

单元级 IR drop 标注（`set_voltage -cell -pg_pin_name`）与 SMVA 兼容。IR drop 在 SMVA 各电压参考之上叠加。

12.5 与信号完整性分析配合

Signal Integrity Analysis

PrimeTime SI 串扰与噪声分析可在 SMVA 电压条件下执行，考虑 aggressor 与 victim 的精确电源轨电压。

12.6 与路径分析配合

Path-Based Analysis

`report_timing -pba_mode` 可与 SMVA 配合；基于路径分析在选定 SMVA/DVFS 场景下细化关键路径。

13 使用示例

Usage Examples

13.1 两域双电压 SMVA

Two Domains, Two Voltages Each

```
# 定义供电网组与电压参考
create_supply_net_group VDD_CORE -supply_nets VDD_CORE
create_supply_net_group VDD_IO -supply_nets VDD_IO
create_named_voltage_reference 0p9 -voltage 0.9
create_named_voltage_reference 1p0 -voltage 1.0
set_voltage -supply_net_group VDD_CORE -reference {0p9 1p0}
set_voltage -supply_net_group VDD_IO -reference {0p9 1p0}
set_app_var timing_enable_smva_analysis true
update_timing
report_timing -max_paths 10
```

13.2 带 DVFS 场景的报告

Reporting With DVFS Scenarios

```
set scen [create_dvfs_scenario {VDD_CORE:0p9 VDD_IO:1p0}]
report_timing -dvfs_scenarios $scen -max_paths 5
get_attribute [get_pins U1/ZN] slack.max $scen
```

13.3 跨域路径过滤

Cross-Domain Path Filtering

```
report_timing -domain_crossing only -max_paths 20
report_timing -domain_crossing none -max_paths 20
```

14 支持 DVFS 场景的命令与属性

Commands and Attributes With DVFS Scenario Support

支持 `-dvfs_scenarios` 或 DVFS 场景下标的命令包括（非穷尽）：

- `report_timing`、`report_constraint`、`get_timing_paths`
- `set_false_path`、`set_multicycle_path`、`set_max_delay`、`set_min_delay`
- `set_clock_uncertainty`、`set_input_delay`、`set_output_delay`
- 多种 `pin/path` 时序属性（`slack`、`arrival` 等）

表 8: 支持 DVFS 场景的属性（节选）

属性名	类	说明
<code>dvfs_scenario</code>	<code>timing_path</code>	路径的 DVFS 场景
<code>slack</code>	<code>pin, timing_path</code>	可在 DVFS 场景下查询
<code>arrival</code>	<code>pin, timing_point</code>	可在 DVFS 场景下查询

15 特性兼容性

Feature Compatibility

表 9: SMVA 特性兼容性

特性	与 SMVA 的兼容性
OCV / AOCV / POCV	兼容，正交组合
DMSA / HyperGrid	兼容，各场景独立 SMVA 设置
IR drop 标注	兼容
PrimeTime SI	兼容
Case analysis / Mode	兼容，注意场景组合爆炸
Golden UPF	兼容
<code>link_path_per_instance</code>	兼容，与 <code>scaling</code> 库组二选一或配合使用

注意

SMVA 显著增加分析状态空间与运行时间/内存。电压级与域数较多时，应评估许可证需求与 DMSA 分区策略。

参见

第 ?? 章多电压流程；第 ?? 章片上师变异；PrimeTime 许可证章节中的 SMVA 许可证说明。

[信号完整性分析] 信号完整性分析

Signal Integrity Analysis

PrimeTime SI 是为 PrimeTime 静态时序分析器增加串扰分析能力的选项。PrimeTime SI 计算网间交叉耦合电容的时序效应，并将由此产生的延时变化纳入 PrimeTime 分析报告；同时计算串扰噪声的逻辑效应，报告可能导致功能失效的条件。运行 PrimeTime SI 需要 PrimeTime SI 许可证。

关于串扰分析与 PrimeTime SI，参见：

- 信号完整性与串扰概述
- Aggressor 与 Victim 网
- 串扰延时分析
- 静态噪声分析

16 信号完整性与串扰概述

Overview of Signal Integrity and Crosstalk

信号完整性（signal integrity）是电信号可靠承载信息并抵抗邻近信号高频电磁干扰的能力。串扰（crosstalk）是两个或多个物理相邻网之间因电容交叉耦合产生的不良电相互作用。随着集成电路工艺向更小几何尺寸发展，与单元延时和网线延时相比，串扰效应日益重要。

工艺尺寸缩小时，互连线间距更近、高度增加，网间交叉耦合电容增大；同时互连线变窄使对衬底寄生电容减小，晶体管变小使单元延时降低。

PrimeTime SI 可分析并报告两类主要串扰效应：延时与静态噪声。可选择仅计算串扰延时、仅计算串扰噪声，或两者皆算。

16.1 串扰延时效应

Crosstalk Delay Effects

串扰通过改变信号跳变发生时刻影响信号延时。图 ?? 示交叉耦合网 A、B、C 上的信号波形。

由于电容交叉耦合，网 A 与网 C 上的跳变可影响网 B 上跳变发生的时刻。图中所示时刻网 A 的上升沿可使网 B 上的跳变推迟，可能加剧含 B 的路径的 setup 违例；网 C 的下降沿可使网 B 上的跳变提前，可能加剧 hold 违例。

PrimeTime SI 确定最坏情况的延时变化量，用该信息计算并报告总 slack；同时报告串扰延时位置与大小，以便修改设计或版图以降低关键点的串扰。

(原书 *Figure 148: Transition slowdown or speedup caused by crosstalk*)
请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 11: 串扰引起的跳变减慢或加快

16.2 Delta 延时与扇出级效应

Delta Delay and Fanout Stage Effect

串扰效应使开关波形畸变，从而给扇出级的传播波形增加延时（图 ??）。

(原书 *Figure 149: Delta delay includes the fanout stage effect*)
请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 12: Delta 延时包含扇出级效应

PrimeTime SI 计算 delta 延时（串扰在开关网上引起的额外延时）。扇出级效应（fanout stage effect）表示传播到扇出级的延时；PrimeTime SI 将其作为 delta 延时的一部分。

16.3 串扰噪声效应

Crosstalk Noise Effects

PrimeTime SI 还确定稳态网上串扰噪声的逻辑效应。图 ?? 示交叉耦合网 A 与 B 上的噪声凸起示例。

(原书 *Figure 150: Noise bump due to crosstalk*)
请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 13: 串扰引起的噪声凸起

网 B 应恒为逻辑 0，但网 A 的上升沿在 B 上引起噪声凸起或毛刺（glitch），若足够大可能被下游逻辑错误采样。

PrimeTime SI 考虑这些效应，确定串扰噪声凸起在何处可能导致逻辑失效，并报告噪声 slack 与违例。

17 Aggressor 与 Victim 网

Aggressor and Victim Nets

在串扰分析中，**aggressor**（侵扰网）是对另一网产生串扰效应的网；**victim**（受害网）是受串扰影响的网。同一网在不同分析中可既是 **aggressor** 又是 **victim**。

aggressor 对 **victim** 的时序效应取决于多种因素：

- 交叉耦合电容大小
- **aggressor** 与 **victim** 跳变的相对时间与方向
- **aggressor** 驱动强度与 **victim** 负载
- 逻辑相关性（多个 **aggressor** 是否可同时同向开关）

PrimeTime SI 计算串扰效应时考虑所有这些因素。

（原书 *Figure 151: Effects of crosstalk at different arrival times*）

请参阅原版 PDF 插图；可将截图放入 `figures/` 目录后用 `\includegraphics` 替换。

图 14: 不同到达时刻的串扰效应

图 ?? 说明时序考虑对串扰计算的重要性。**aggressor** 信号 A 有从早到晚的可能到达时间范围。

若 A 的跳变与 B 的跳变大致同时，串扰对 B 的延时影响最大。若 A 跳变较早，在 B 上感应向上毛刺，可能不影响 B 的延时（若 B 尚未开关）。若 A 跳变较晚，在 B 跳变之后感应凸起，同样可能不影响 B 的延时。

17.1 时序窗口与串扰延时分析

Timing Windows and Crosstalk Delay Analysis

PrimeTime 提供 `single` 与 `on-chip variation` 两种工作条件分析模式。使用 `on-chip variation` 模式时，PrimeTime SI 为 **aggressor** 与 **victim** 找到最早与最晚到达时间，形成到达窗口（`arrival window`）。

默认 PrimeTime SI 用两次迭代执行串扰分析。第一次迭代不考虑时序窗口（保守假设所有 **aggressor** 在最坏时刻最坏方向跳变）；第二次及以后迭代根据 **aggressor** 与 **victim** 跳变的时间分离与方向剔除不可能发生的串扰延时。

17.2 交叉耦合模型

Cross-Coupling Models

详细 SPICE 级模型可非常准确预测仿真中的串扰，但对实际集成电路元素过多。给定外部工具提供的足够准确且足够简单的交叉耦合电容网络，PrimeTime SI 可在合理时间内获得准确串扰分析结果。

(原书 *Figure 152: Detailed model of cross-coupled nets*)
 请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 15: 交叉耦合网的详细模型

18 串扰延时分析

Crosstalk Delay Analysis

使用 PrimeTime SI 进行串扰延时分析的基础，参见：

- 执行串扰延时分析
- PrimeTime SI 如何工作
- 使用指南
- 时序报告
- 报告串扰设置
- 双开关检测

18.1 执行串扰延时分析

Performing Crosstalk Delay Analysis

PrimeTime SI 串扰延时分析使用与普通 PrimeTime 相同的命令集、库与 Tcl 脚本。额外步骤：

1. 启用 PrimeTime SI: `set_app_var si_enable_analysis true`
2. 用 SPEF 或 GPD 回标交叉耦合电容: `read_parasitics -keep_capacitive_coupling file_name.spf`
3. (可选) 设置控制串扰分析速度与精度的变量 (见「PrimeTime SI 变量」)
4. 若时序报告显示明显串扰效应，调试或修正；GUI 可生成串扰延时与感应电压直方图

示例脚本 (串扰相关加粗)：

```
set_operating_conditions -analysis_type on_chip_variation
set_app_var si_enable_analysis true
read_verilog ./test1.v
current_design test1
link_design
read_parasitics -keep_capacitive_coupling SPEF.spf
create_clock -period 5.0 clock
check_timing -include { no_driving_cell ideal_clocks \
    partial_input_delay unexpandable_clocks }
report_timing
```

```
report_si_bottleneck
report_delay_calculation -crosstalk -from pin -to pin
```

`set_operating_conditions` 将分析类型设为 `on_chip_variation`，使 PrimeTime SI 正确处理 min/max 时序窗口关系；未显式指定时 PrimeTime SI 自动切换。

读取 SPEF 时须确保耦合电容对称。先读入设计，再用 `read_parasitics -syntax_only -keep_capacitive_coupling`。若发现非对称耦合，PrimeTime 发出警告。

18.2 PrimeTime SI 如何工作

How PrimeTime SI Operates

启用串扰分析后，`update_timing` 或 `report_timing` 时 PrimeTime SI 执行图 ?? 所示步骤。

(原书 *Figure 153: PrimeTime SI Crosstalk Analysis Flow*)
 请参阅原版 PDF 插图；可将截图放入 `figures/` 目录后用 `\includegraphics` 替换。

图 16: PrimeTime SI 串扰分析流程

电气滤波 (**electrical filtering**): 根据 victim 网上计算的凸起电压大小，移除影响过小的 aggressor。可指定阈值。

初始网选择: 从未被滤除的网中选择初始串扰分析网集；可指定包含或排除特定网。

延时计算: 对所选网执行含串扰考虑的延时计算。

迭代: 串扰分析为迭代过程。初始迭代不考虑时序窗口 (保守最坏假设)；后续迭代考虑 victim 跳变时间与方向，剔除不可能发生的串扰延时。默认第二次迭代后退出，通常可在合理时间内获得良好结果。

可按 Ctrl+C 中断当前迭代；PrimeTime SI 完成当前迭代后退出循环并报告诊断信息。

18.3 PrimeTime SI 变量

PrimeTime SI Variables

表 ?? 列出控制串扰分析的变量。启用串扰分析须 `si_enable_analysis true`。

18.4 逻辑相关性

Logical Correlation

保守分析假设所有 aggressor 可同时同向开关，导致 victim 最坏减慢或加快。某些情况下因逻辑关系，aggressor 不能同向同时开关。

默认 PrimeTime SI 考虑经缓冲器与反相器的多 aggressor 逻辑关系，提供更准确 (更少悲观) 的多 aggressor 分析。将 `si_analysis_logical_correlation_mode` 设为 `false` 可禁用，分析更快但更悲观。

表 10: PrimeTime SI 变量（表 33，节选）

变量	默认设置
delay_calc_waveform_analysis_mode	disabled
si_analysis_logical_correlation_mode	true
si_ccs_aggressor_alignment_mode	lookahead
si_enable_analysis	false
si_filter_accum_aggr_noise_peak_ratio	0.03
si_filter_per_aggr_noise_peak_ratio	0.01
si_noise_composite_aggr_mode	disabled
si_xtalk_composite_aggr_mode	disabled
si_xtalk_delay_analysis_mode	all_paths
si_xtalk_double_switching_mode	disabled
si_xtalk_exit_on_max_iteration_count	2
si_xtalk_max_transition_mode	uncoupled




图 17: 逻辑相关性

18.5 电气滤波

Electrical Filtering

为在合理时间内获得准确结果，PrimeTime SI 滤除对 victim 凸起贡献过小的 aggressor。若单个 aggressor 在 victim 上的凸起高度贡献很小（低于每 aggressor 阈值），则滤除。




图 18: 多 aggressor 的电压凸起

多个较小 aggressor 的组合若低于另一较大累积阈值，也可能被滤除。可提高阈值以加快运行、降低精度，或降低阈值以提高精度、增加运行时间。

18.6 使用指南

Usage Guidelines

多数 PrimeTime SI 变量在分析精度与执行时间之间权衡。

18.6.1 准备运行串扰分析

Preparing to Run Crosstalk Analysis 首先确保设计约束良好且通过常规静态时序检查。

电容耦合数据 用 `read_parasitics -keep_capacitive_coupling` 读入 SPEF/GPD。若提取工具支持基于阈值滤除小电容，注意不要滤得过激导致 PrimeTime SI 遗漏重要耦合。PrimeTime SI 忽略网与自身的交叉耦合。

工作条件 PrimeTime SI 使用 on-chip variation 工作条件寻找 aggressor 与 victim 到达窗口。未显式设置 on_chip_variation 时自动切换，影响包括 min/max 条件分离等。

使用 **check_timing** `check_timing` 可检查多种串扰相关条件: `no_input_delay`、`partial_input_delay`、`unexpandable_clocks`、`no_driving_cell` 等。除 `ideal_clocks` 外，串扰相关检查默认开启。

18.7 包含或排除特定网的串扰分析

Including or Excluding Specific Nets From Crosstalk Analysis

- `set_si_delay_analysis -include/-exclude` 一串扰延时
 - `set_si_noise_analysis -include/-exclude` 一串扰噪声
 - `set_coupling_separation` 一物理分离（不参与耦合）
 - `set_si_aggressor_exclusion / set_si_victim_exclusion` 一排除 aggressor-victim 对
- `set_coupling_separation`、`set_si_delay_analysis` 等设置冲突时，排除设置优先。

可仅排除 victim 的上升或下降沿（`set_si_delay_analysis -rise/-fall`），或排除 setup/hold 分析。

18.7.1 排除时钟网

Excluding Clock Nets 若时钟延时受串扰影响不显著，可用 `set_si_delay_analysis -exclude [get_nets CLK*]` 将时钟网排除为 victim。

18.7.2 排除安静 aggressor

Excluding Quiet Aggressor Nets `set_si_aggressor_exclude` 将特定网标为安静（不开关）aggressor。

18.7.3 排除 aggressor-victim 对

Excluding Aggressor-Victim Pairs `set_si_aggressor_exclusion -exclude` 与 `set_si_victim_exclusion -exclude` 配合排除特定对，例如扫描时钟与功能时钟之间已知无同时开关的情况。

18.7.4 Aggressor 互斥组

Exclusive Groups of Aggressors 默认多个 aggressor 到达窗口与 victim 跳变重叠时，假设所有 aggressor 同时活跃。可用 `set_si_exclusive_groups` 指定互斥 aggressor 组以降低悲观度：

移除排除: `reset_si_aggressor_exclusion`、`reset_si_victim_exclusion`、`reset_si_exclusive_groups` 等。

(原书 *Figure 156: One-Hot Decoder Multiple Aggressor Example*)
 请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 19: One-hot 译码器多 aggressor 示例

(原书 *Figure 157: Multiple aggressor arrival windows at decoder outputs*)
 请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 20: 译码器输出处多 aggressor 到达窗口

18.8 Victim-Aggressor 对齐与窗口模式

Victim-Aggressor Switching Time Alignment

PrimeTime SI 将 aggressor 到达窗口与 victim 跳变时间对齐以计算 delta 延时。异步时钟之间 aggressor 视为相对 victim 的无限窗口。

18.9 「All Paths」与「All Path Edges」重叠模式

“All Paths” Window Versus “All Path Edges” Overlap Modes

默认考虑 victim 网上所有路径的最早到最晚到达时间范围 (all_paths)。任一 aggressor 窗口与「所有路径」victim 窗口重叠即触发 delta 延时计算。

该模式简单快速但保守——实际 victim 跳变可能不与 aggressor 窗口重叠。对关键路径可：

- 基于路径分析: `report_timing -pba_mode path` 或 `exhaustive`
- 「所有路径边」模式: `set_app_var si_xtalk_delay_analysis_mode all_path_edges`

`all_path_edges` 考虑实际早/晚到达边时刻，不合并为连续窗口；对最大延时分析，若晚边不与 aggressor 重叠则不施加 delta 延时。

表 11: 互斥组对 aggressor 活跃性的影响

	Agg1	Agg2	Agg3
无互斥组	Quiet	Active	Active
互斥组 {agg1 agg2 agg3}	Quiet	Active	Quiet

（原书 *Figure 158: Victim-aggressor switching time alignment*）
请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 21: Victim-aggressor 开关时间对齐

（原书 *Figure 159: Multiple aggressor alignment*）
请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 22: 多 aggressor 对齐

（原书 *Figure 160: “All Paths” (Default) Window Overlap Mode*）
请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 23: 「所有路径」（默认）窗口重叠模式

（原书 *Figure 161: “All Path Edges” Overlap Mode*）
请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 24: 「所有路径边」重叠模式

（原书 *Figure 162: “All Path Edges”, Aggressor Between Edges*）
请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 25: 「所有路径边」模式，aggressor 窗口位于边之间

18.10 时钟组

Clock Groups

`set_clock_groups` 指定时钟间关系，使 PrimeTime SI 正确分析时钟间串扰。

(原书 *Figure 163: Circuit with multiplexed clocks*)

请参阅原版 PDF 插图；可将截图放入 `figures/` 目录后用 `\includegraphics` 替换。

图 26: 含复用时钟的电路

时钟可定义为逻辑互斥 (`-logically_exclusive`)、物理互斥 (`-physically_exclusive`) 或异步 (`-asynchronous`)。逻辑互斥抑制逻辑时序检查但 SI 仍检查串扰；物理互斥假定无串扰交互；异步时钟使用无限到达窗口。

最准确做法是对每种时钟组合分别分析，或用 DMSA。时钟数量极大时，可用 `set_clock_groups` 在单次运行中指定关系，或用 `case analysis` 分多次分析。

18.11 Delta 延时合并与多时钟

Delta Delay Merging Across Clocks

`si_xtalk_delay_merge_mode` 控制跨时钟域 delta 延时的合并方式：`all_clocks` (默认，最保守)、`physically_exclusive_clocks`、`none` 等。对物理互斥时钟组可分别合并 delta 延时以降低悲观度与内存。

18.12 时序报告

Timing Reports

`report_timing` 在启用 SI 时显示 delta 延时列。`report_si_bottleneck` 报告串扰瓶颈网。`report_delay_calculator_crosstalk` 显示单条弧的详细串扰计算，包括各 aggressor 贡献、滤波状态与对齐信息。

串扰相关网属性包括：`delta_delay`、`si_aggressor_nets`、`si_victim_nets`、`si_double_switching_slack` 等。

18.13 报告串扰设置

Reporting Crosstalk Settings

`report_si_options` 报告当前串扰分析设置与变量值。`report_coupling_capacitance` 报告耦合电容。`report_si_aggressor_exclusion` 等报告排除设置。

18.14 双开关检测

Double-Switching Detection

双开关（double-switching）指 victim 在预期稳定期间因 aggressor 耦合发生额外跳变，可能导致时钟网络上功能错误。

将 `si_xtalk_double_switching_mode` 设为 `clock_network` 或 `full_design` 启用检测。工具计算双开关错误并报告为双开关 slack；风险越高 slack 越负。slack 存于 `si_double_switching_slack` 网属性。

18.14.1 报告双开关违例

Reporting Double-Switching Violations `report_si_double_switching` 报告所有检测到双开关的 victim 网。`-clock_network` 仅报告时钟网。`-rise/-fall` 过滤上升/下降 victim。

示例输出：

```
pt_shell> report_si_double_switching -nosplit
Victim Switching Actual      Required  Double Switching
Net      Direction Bump Height Bump Height Slack
I2       max_rise  0.69      0.42      -0.26 (Violating)
I1       max_fall  0.50      0.30      -0.20 (Violating)
```

`report_delay_calculation -crosstalk` 在启用双开关模式时显示 victim 上是否存在双开关违例。

18.14.2 修复双开关违例

Fixing Double-Switching Violations 可通过增大线间距、屏蔽相邻线降低交叉电容，或加大 victim 驱动降低 transition time。时序违例可用 `fix_eco_timing` 修复。

19 静态噪声分析

Static Noise Analysis

PrimeTime SI 可分析稳态网上串扰噪声导致的逻辑失效。参见：

- 静态噪声分析概述
- PrimeTime SI 噪声分析流程
- 噪声分析命令
- 使用 CCS 噪声数据的噪声建模
- 使用非线性延时模型的噪声建模

19.1 静态噪声分析概述

Static Noise Analysis Overview

静态噪声分析用于找出设计中最坏的噪声效应以便降低或消除，从而最大化成品可靠性。与静态时序分析一样，不依赖测试向量或电路仿真，而考虑 aggressor 与 victim 间交叉耦合电容、aggressor 跳变到达窗口、aggressor 驱动特性、victim 驱动器稳态负载特性及噪声穿过单元的传播。

（原书 *Figure 175: Crosstalk effects on timing and steady-state voltage*）
请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 27: 串扰对时序与稳态电压的效应

静态时序分析确定串扰引起的 victim 最坏延时变化；静态噪声分析确定稳态 victim 网上最坏噪声凸起或毛刺（稳态指网恒为逻辑 1 或 0）。稳态网上的噪声凸起可沿时序路径传播，在端点被错误捕获为数据。

主要噪声命令: `check_noise`、`update_noise`、`report_noise`，分别类似于 `check_timing`、`update_timing`、`report_timing`。

（原书 *Figure 176: Combined effects of crosstalk and propagated noise*）
请参阅原版 PDF 插图；可将截图放入 figures/ 目录后用 \includegraphics 替换。

图 28: 串扰与传播噪声的 combined 效应

`check_noise` 检查驱动器与负载引脚处噪声模型的存在与有效性。`update_noise` 执行噪声分析并用噪声凸起信息更新设计。`report_noise` 报告最坏噪声效应，包括宽度、高度与噪声 slack。

19.2 噪声凸起特性

Noise Bump Characteristics

电子设计中的「噪声」通常指应保持恒定电压的网上任何不良电压偏差。深亚微米 CMOS 中主导效应是物理相邻逻辑网之间的串扰噪声及由此产生的串扰凸起在单元输入到输出的传播。

噪声效应（电压-时间曲线）可有多种形态：凸起、振铃、阻尼振荡等。PrimeTime SI 将噪声凸起参数化为高度（height）、宽度（width）与 time-to-peak（或 time-peak-ratio）。

19.3 PrimeTime SI 噪声分析流程

PrimeTime SI Noise Analysis Flow

噪声分析流程:

1. 启用: `si_enable_analysis true` (与延时分析共用)
2. 读入含耦合电容的寄生参数
3. `check_noise` 验证噪声模型
4. `update_noise` 更新噪声分析
5. `report_noise` 报告违例与 slack

噪声分析可与串扰延时分析迭代协同, 或独立运行。

19.4 噪声分析命令

Noise Analysis Commands

表 12: 主要噪声分析命令

命令	说明
<code>check_noise</code>	检查噪声模型与网表完整性
<code>update_noise</code>	执行噪声分析并更新数据库
<code>report_noise</code>	报告最坏噪声凸起与 slack
<code>report_noise_calculation</code>	详细噪声计算报告
<code>set_si_noise_analysis</code>	包含/排除网的噪声分析
<code>reset_si_noise_analysis</code>	重置噪声分析设置

`report_noise` 常用选项: `-all`、`-violators`、`-nosplit`、`-significant_digits`、`-height_threshold`、`-slack_lesser_than`。

19.5 使用 CCS 噪声数据的噪声建模

Noise Modeling With CCS Noise Data

Composite Current Source (CCS) 噪声模型提供更准确的驱动器与接收器噪声特性。库中含 `output_current_*` 与噪声相关表格时, PrimeTime SI 使用 CCS 噪声分析。

CCS 噪声分析考虑:

- 非线性 I-V 特性
- 多 aggressor 叠加
- 噪声传播与衰减
- 噪声免疫曲线 (noise immunity curve)

推荐对先进工艺节点使用含 CCS 噪声数据的库。

19.6 使用非线性延时模型（NLDM）的噪声建模

Noise Modeling With Nonlinear Delay Models

对仅有 NLDM 时序数据的库，PrimeTime SI 使用简化的噪声分析模型，精度低于 CCS。噪声免疫可用曲线、表或多项式指定。

19.7 噪声免疫与 Slack 计算

Noise Immunity and Slack Calculation

噪声免疫 (noise immunity) 定义输入引脚可容忍而不导致逻辑失效的噪声凸起。可用 `noise_immunity_*` 库组（曲线、表或多项式）指定。

`si_noise_slack_method` 控制 slack 计算方法：

- `height` — 给定凸起高度的电压裕量（库电压单位）
- `area` — 电压裕量乘以凸起宽度
- `area_percent` — 面积 slack 除以约束面积

（原书 *Figure 197: Area slack calculation*）

请参阅原版 PDF 插图；可将截图放入 `figures/` 目录后用 `\includegraphics` 替换。

图 29: 面积 slack 计算

（原书 *Figure 198: Area percent slack calculation*）

请参阅原版 PDF 插图；可将截图放入 `figures/` 目录后用 `\includegraphics` 替换。

图 30: 面积百分比 slack 计算

对低于失效阈值的凸起 slack 为正，高于则为负。

19.8 传播噪声特性

Propagated Noise Characteristics

足够大的输入噪声凸起会在单元输出引起输出噪声凸起，称为噪声传播（noise propagation）。

噪声传播通过在输入施加不同高度与宽度的凸起并测量输出凸起来表征。输出特性取决于输入凸起宽高、输出负载及 `time-peak-ratio`。

(原书 *Figure 199: Noise propagation characterization*)
 请参阅原版 PDF 插图；可将截图放入 `figures/` 目录后用 `\includegraphics` 替换。

图 31: 噪声传播表征

库语法支持两种指定传播效应的方式：

- 多项式：输出凸起高度、宽度、`time-peak-ratio` 为输入凸起参数与负载的函数；每时序弧 12 个多项式（四种输出凸起类型 × 三种函数）
- 查找表：输出高度与宽度为输入高度、输入宽度与负载的函数；每弧八个表（四种类型 × 高度/宽度）

`time-peak-ratio` 为 `time-to-peak` 除以凸起宽度，取值 0.0–1.0；对称凸起为 0.5。

表 13: 库中传播噪声的指定方法（表 40）

指定方法	库类型	库中如何指定
查找表	NLDM	每时序弧四对查找表（八种），按输入凸起高度、宽度与输出负载给出输出高度与宽度；分别对应 <code>above low</code> 、 <code>below low</code> 、 <code>above high</code> 、 <code>below high</code>
多项式	CCS/NLDM	输出高度、宽度、 <code>time-peak-ratio</code> 的多项式函数

19.9 多 Aggressor 噪声合成

Composite Aggressor Noise

`si_noise_composite_aggr_mode` 控制多 aggressor 噪声合成方式。`disabled`（默认）采用保守叠加；启用 `composite` 模式可用统计或峰值比方法合成多 aggressor 效应。

`si_xtalk_composite_aggr_mode` 类似地控制串扰延时分析中的多 aggressor 合成。

19.10 噪声端点过滤与传播限制

Noise Endpoint Filtering and Propagation Limits

`si_noise_endpoint_height_threshold_ratio` 设置端点高度阈值比例，低于阈值的传播噪声可被忽略。`si_noise_limit_propagation_ratio` 限制噪声沿路径传播的程度。

`si_noise_slack_skip_disabled_arcs` 控制是否跳过 `disabled` 弧上的噪声 slack 计算。

19.11 报告与调试噪声

Reporting and Debugging Noise

`report_noise -violators` 仅报告违例。`report_noise_calculation -from pin -to pin` 显示详细计算，包括各 aggressor 贡献、免疫曲线交点与传播阶段。

噪声相关属性: `noise_slack`、`noise_peak`、`actual_noise_height`、`allowed_noise_height` 等。

19.12 修复噪声违例

Fixing Noise Violations

常见修复方法:

- 增大 aggressor 与 victim 间距或插入屏蔽线
- 加大 victim 驱动或 victim 网负载电容（降低噪声敏感度）
- 插入缓冲器隔离长 victim 网
- 调整布线层或 via 策略
- 使用 `fix_eco_timing` 或物理 ECO 工具

参见

Library Compiler 文档中的噪声库语法; SolvNetPlus 上 PrimeTime SI 应用笔记; 第 ?? 章多电压分析 (aggressor/victim 电源轨电压); 第 ?? 章片上师变异。

注意

PrimeTime SI 需要含耦合电容的 SPEF/GPD 寄生文件及支持噪声分析的库（推荐 CCS 噪声模型）。无 CCS 噪声模型时，部分分析（如双开关 slack）可能不受约束（INFINITY）。