



UNIVERSIDADE FEDERAL DE PERNAMBUCO CENTRO DE INFORMÁTICA

Camila Xavier de Medeiros (cxm) Lorenzo Fontenelle Chaves (lfc4) Maria Luísa Mendes de Siqueira Passos (mlmsp) Mário da Mota Limeira Neto (mmln)

PROJETO DE SISTEMAS DIGITAIS DE COMUNICAÇÃO UART

Sumário

Introdução	3
Visão Geral do Projeto	4
Instrução e diagrama de blocos geral	4
Diagrama De Blocos do UART	4
Waveform do UART	5
Código do UART	6
Módulo TX	7
Máquina De Estados do TX	7
Diagrama De Blocos do TX	8
Código do TX	9
Waveform do TX	10
Módulo RX	11
Máquina De Estados do RX	11
Diagrama De Blocos do RX	12
Código do RX	12
Waveform do RX	16
Conclusão	17

1. Introdução

Neste relatório iremos apresentar e explicar, detalhadamente, o projeto da segunda unidade da disciplina Sistemas Digitais, que consiste na aplicação dos assuntos explorados em aula, através da implementação de módulos de transmissão e recepção compatíveis com o protocolo UART (Universal asynchronous receiver/transmitter).

O mesmo consiste na implementação de dois módulos, TX e RX, responsáveis por transmitir e receber dados, respectivamente. Tais dados são inseridos por 8 switches que indicam valores e instruções a serem realizadas pelo sistema e devem ser apresentados em 2 displays de 7 segmentos e 8 LEDs.


Todos os circuitos, códigos e diagramas apresentados neste relatório foram implementados, testados e simulados no Quartus. Além disso, também implementamos máquinas de estado dos módulos RX e TX, para melhor compreensão do projeto.

2. Visão Geral do Projeto


2.1. Instruções e visão geral em um diagrama de blocos do projeto:

Instruções:


- 0x01 Limpar os displays de 7 segmentos;
- 0x02 Carregar dados até em um registrador interno no módulo RX;
- 0x04 Mostrar os dados armazenados no registrador interno nos displays de 7 segmentos;



2.2. Diagrama de blocos do UART (com respectivas entradas e saídas)



2.3. Waveform do UART



2.4. Código do UART

```
1 2 3
               ⊟module uart (
                  impodule uart (
input clk_rx, //clock do rx
input clk_tx, //clock do tx
input rst, //reset
input botom, //botao
input [3:0] data, //dado
input [3:0] instruction, //instruçao
output [7:0] leds, //os 8 leds
output [6:0] seg_unity, //unidades do led de 7 segmentos
output [6:0] seg_ten //dezenas do led de 7 segmentos
);
4
5
6
7
8
9
10
               Ď;
11
12
13
                   wire tx_to_rx;
14
                           TX mytx(
    .clk (clk_tx),
    .rst (rst),
    .data (data),
    .instruction (instruction),
    .botom (botom),
    info out (ty to ry)
15
16
17
18
19
20
21
22
23
24
25
              .info_out (tx_to_rx)
                  );
                            RX myrx(
               .data (tx_to_rx), //output do tx
.clk (clk_rx),
.rst (rst),
.seg_unity (seg_unity),
26
27
28
                                      .seg_unity (seg_unity),
.seg_ten (seg_ten),
.leds (leds),
.state ()
 28
29
 30
 31
 32
                   );
 33
 34
                    endmodule
```


3. Módulo TX

3.1. Máquina de estados do TX


Esse módulo conta com uma máquina com quatro estados, sendo eles:

- START
- WAIT
- EXTREME
- SEND_DATA
- SEND INSTRUCTION

A máquina sairá do estado de START quando o botão for ativado e entrará no estado de WAIT. Após o botão ser desativado passará para o estado EXTREME, quando as informações de saída vão ser zeradas e seguirá para os estados SEND_DATA, momento no qual as informações de saída serão contabilizadas. Por fim, a máquina partirá para o último estado, o SEND_INSTRUCTION, e as informações que dizem respeito às instruções serão contabilizadas, enviadas e esse ciclo será reiniciado. Caso o reset seja acionado a máquina retornará para o estado START.



3.2. Diagrama de blocos do TX




3.3. Código do TX

```
123
        module TX(clk, rst, botom, instruction, data, info_out);
           input [3:0]data;
input [3:0]instruction;
input botom;
input clk, rst;|
 4
 5
 67
            output reg info_out;
 8
           reg [3:0]count;
reg [2:0]state;
 9
10
11
           parameter START = 3'b000,
WAIT = 3'b001,
EXTREME = 3'b010,
12
13
14
                        SEND_DATA = 3'b011,
SEND_INSTRUCTION = 3'b100;
15
16
17
            initial begin
18
     info_out <= 1'd1;
19
               state <= START;
count <= 4'd0;
20
21
22
       end
23
24
25
            always@(*) begin
      26
               case(state)
      27
                   START: begin
      28
                       info_out <= 1;
29
      占
                   end
30
                   WAIT: begin
31
32
33
      T
                       info_out <= 1;
                   end
                   EXTREME: begin
34
      1-0-1-0
                       info_out <= 0;
35
36
                   end
                   SEND_DATA: begin
37
                       info_out <= data[count];
38
39
                   SEND_INSTRUCTION: begin
40
                       info_out <= instruction[count - 4];
41 42
      上日
                   default: begin
43
                       info_out <= info_out;
44
                   end
45
                endcase
46
47
48
            end
49
50
51
52
            always@(posedge clk or negedge rst) begin
      ₽
      1
53
                if(rst == 0) begin
54
                   state <= START;
55
                end
```

```
56
               else begin
     57
                   case(state)
     58
59
     START: begin
                          count <= 0;
                          if(botom == 1) begin
60
                             state <= WAIT;
61
     1-100
62
63
                      end
64
                      WAIT: begin
                          if(botom == 0) begin
65
66
                             state <= EXTREME;
67
                          end
     ļ
                      end
68
69
                      EXTREME: begin
70
71
72
                         state <= SEND_DATA;
                      SEND_DATA: begin
73
74
                          count <= count + 1;
  if(count == 3) begin</pre>
75
                                 state <= SEND_INSTRUCTION;
76
77
78
79
                      end
                      SEND_INSTRUCTION: begin
                         count <= count + 1;
  if(count == 7) begin</pre>
80
81
                                 state <= START;
82
     上回
83
                      end
84
                      default: begin
85
                          state = state;
86
                      end
87
                  endcase
88
89
90
               end
91
92
           end
93
94
       endmodule
95
```

3.4. Waveform do TX




4. Módulo RX


4.1. Máquina de estados do RX

A máquina conta com 7 estados que denominamos: START, WAIT_FOR, READ, CHECK, T1, T2 e T4.

A princípio, a máquina sai do estado START para o estado WAIT_FOR, recebe os dados, indo então para o estado READ, no qual fará a devida interpretação das informações. Então, haverá uma análise das informações no estado CHECK, que dependendo da instrução recebida será encaminhada para o devido estado. A limpeza de dados ocorrerá nos estados WAIR FOR e START. A máquina voltará para seu estado inicial (START) se houver reset.



4.2. Diagrama de blocos do RX



4.3. Código do RX


```
⊟module RX( input data, input clk,input rst, output reg[6:0] seg_unity,output //RX
 1
        reg[6:0] seg_ten, output reg[7:0] leds);
reg [2:0] state;
reg [3:0] value;
reg [7:0] array = 8'b000000000;
  3
 4
  5
  678
          reg aux = 0;
          reg [3:0] cont = 4'b00000;
  9
          parameter start = 3'b000, wait_for = 3'b001, read = 3'b010, check = 3'b011, t1 = 3'b100, t2 = 3'b101, t4 = 3'b110;
10
11
12
13
       ⊟always@(*) begin
⊟ case(state)
14
15
                   start: begin
leds <= 8'b00000000;
seg_ten <= 7'b0000001;
seg_unity <= 7'b0000001;
value <= 4'b0000;
16
       17
18
19
20
21
22
                    end
       wait_for: begin
23
24
25
                        leds <= leds;
seg_ten <= seg_ten;</pre>
                        seg_unity <= seg_unity;
26
27
                    end
       ļ
                   read: begin
28
                         leds <= leds;</pre>
```

```
seg_ten <= seg_ten;
30
                    seg_unity <= seg_unity;</pre>
31
      1
                end
                check: begin
32
33
                    leds <= array;
34
                    seg_ten <= seg_ten;
35
                    seg_unity <= seg_unity;
36
                end
                t1: begin //limpa
leds <= leds;
seg_ten <= 7'b0000001;
      ᆸ
37
38
39
                    seg_unity <= 7'b0000001;
40
41
                end
      占
42
                t2: begin //carrega
                    value <= array[3:0];
leds <= leds;</pre>
43
44
45
                    seg_ten <= seg_ten;
46
                    seg_unity <= seg_unity;
47
                end
      48
                t4: begin // mostra
leds <= leds;
49
50
      case(value)
                        4'd0: begin
51
      seg_unity[6:0] <= 7'b0000001; // 0
52
53
                            seg_ten[6:0] <= 7'b00000001;
54
                        end
                        4'd1: begin
55
      ڧ
                            seg_unity[6:0] <= 7'b1001111; // 1
seg_ten[6:0] <= 7'b0000001;
56
57
      占
58
                        end
59
                        4'd2: begin
                            seg_unity[6:0] <= 7'b0010010; // 2
seg_ten[6:0] <= 7'b0000001;
60
61
      1
62
                        end
63
                        4'd3: begin
                            seg_unity[6:0] <= 7'b0000110; // 3
64
                            seg_ten[6:0] \leftarrow 7'b0000001;
65
      1
66
                        end
                        4'd4: begin
67
                            seg_unity[6:0] <= 7'b1001100; // 4
seg_ten[6:0] <= 7'b0000001;
68
69
      1
70
                        end
                        4'd5: begin
71
                            seg_unity[6:0] <= 7'b0100100; // 5
seg_ten[6:0] <= 7'b0000001;</pre>
72
73
74
      占
                        end
75
                        4'd6: begin
                            seg_unity[6:0] <= 7'b1100000; // 6
seg_ten[6:0] <= 7'b0000001;
76
77
78
                        end
```

```
4'd7: begin
  79
        seg_unity[6:0] <= 7'b0001111; // 7
seg_ten[6:0] <= 7'b0000001;
  80
  81
        1
  82
                          end
                          4'd8: begin
  83
                              seg_unity[6:0] <= 7'b0000000; // 8
seg_ten[6:0] <= 7'b0000001;
  84
  85
        占
  86
                          end
                          4'd9: begin
  87
                              seg_unity[6:0] <= 7'b0001100; // 9
seg_ten[6:0] <= 7'b0000001;
  88
  89
        1
  90
                          end
                          4'd10: begin
  91
                              seg_unity[6:0] <= 7'b0000001; // 10
seg_ten[6:0] <= 7'b1001111;
  92
  93
        -
  94
                          end
  95
                          4'd11: begin
                              seg_unity[6:0] <= 7'b1001111; // 11
seg_ten[6:0] <= 7'b1001111;
  96
  97
  98
                          end
  99
        \dot{\Box}
                          4'd12: begin
                              seg_unity[6:0] <= 7'b0010010; // 12
seg_ten[6:0] <= 7'b1001111;
100
101
102
                          end
                          4'd13: begin
        ڧ
103
                              seg_unity[6:0] <= 7'b0000110; // 13
seg_ten[6:0] <= 7'b1001111;
104
105
106
                          4'd14: begin
107
        seg_unity[6:0] <= 7'b1001100; // 14
seg_ten[6:0] <= 7'b1001111;
108
109
        占
110
                          end
111
                          4'd15: begin
                              seg_unity[6:0] <= 7'b0100100; // 15
112
                              seg_ten[6:0] <= 7'b1001111;
113
114
                          end
115
                      endcase
116
                  end
117
              endcase
118
         end
119
       □always@(posedge clk or negedge rst) begin
□ if(rst == 0) begin
120
121
                  state <= start;
122
                  array <= 0;
123
124
                  cont <= 0;
              end
125
        占
              else begin
126
                  case(state)
127
        128
                      start: begin
        129
                          state <= wait_for;
        1
130
                      end
                      wait_for: begin
131
                          if(data == 0) begin
132
        133
                              aux \ll aux + 1'd1;
```

```
133
                          aux \le aux + 1'd1;
                          if(aux == 1) begin
134
      ᆸ
135
                              aux <= 0;
136
                              state <= read; //start point
      1
137
                          end
                       end
138
                       else begin
139
140
                          state <= wait_for;
      |
|-
|-
141
                   end
142
                   read: begin
143
144
                       aux  <= aux + 1'd1;
                       if(aux == 1) begin
145
      ₿
146
                          aux <= 0;
147
                          if(cont < 8) begin
      ₿
                             array[cont] <= data;
cont <= cont + 4'b0001;
148
149
150
                             state <= read;
151
                          end
      else begin
152
153
                             cont <= 0;
                             state <= check;
154
155
                          end
      1-1-0
156
                       end
157
                   end
158
                   check: begin
                      case(array[7:4])
   4'd1: begin // limpar dados
159
      160
      F
160
                          4'd1: begin // limpar dados
      1
161
                             state <= t1;
162
                          end
163
                          4'd2: begin // salvar dados
164
      1
                             state <= t2;
                          end
165
                          4'd4: begin // mostrar dados
166
167
      1
                             state <= t4;
168
                          end
                          default: begin // fazer nada
    state <= wait_for;</pre>
169
170
      ---
                          end
171
172
173
                      endcase
                   end
174
                   t1: begin
175
      1
                      state <= wait_for;
176
177
                   end
                   t2: begin
178
                      state <= wait_for;
      1
179
                   end
180
                   t4: begin
181
                      state <= wait_for;
182
      183
                   default: begin
184
                      state <= wait_for;
                   end
185
               endcase
186
186
               endcase
187
            end
       end
188
        endmodule
189
```

4.4. Waveform do RX



5. Conclusão

Com a finalização deste projeto UART e a utilização da linguagem Verilog, nossa equipe teve a oportunidade de aplicar os conhecimentos vistos em aula de maneira tal que conseguimos ver como circuitos digitais básicos que existem no nosso cotidiano realmente funcionam. O projeto conta com a divisão em módulos, que foram testados na plataforma Quartus e explicados individualmente, sendo, então, consolidado o funcionamento do trabalho como um todo.

Logo, concluímos que há uma grande importância em conhecer o funcionamento de uma UART e suas aplicações para o desenvolvimento de um profissional da área de tecnologia. Ainda, pudemos observar, na prática, como são suas waveforms (desenvolvidas no Quartus). Dessa forma, esse trabalho nos forneceu não só conhecimento teórico, mas também prático e usual.