# Chapter 5 CPU (Central Processing Unit)

## 5-1 CPUとコンピュータの5大装置〔解答・解説〕

## 問 1 ウ

〔解説〕VLIW(Very Long Instruction word)とは、プログラムのコンパイル時に依存関係のない複数の命令を 1 つの複合命令とし、同時に実行させる手法

- ア 複数の命令を1つにまとめパイプラインで同時に実行する
- イ パイプライン処理の説明
- エ スーパスカラの説明

間 2 エ

## 5-2 ノイマン型コンピュータ〔解答・解説〕

### 問 1 ウ

〔解説〕ノイマン型に代表されるプログラム内蔵方式では、CPUが主記憶に置かれたプログラムにバスを通じてアクセスし、命令レジスタに次に実行する命令を読込む。CPU速度とCPU-主記憶間のデータ転送速度には大きな差があるため、CPU処理能力がデータ転送能力により制約を受けることになる。

## 問 2 エ

〔解説〕プログラム格納方式ともいう。

## 5-3 CPUの命令実行手順とレジスタ〔解答・解説〕

## 問 1 ウ

. 「解説」制御機構は命令を解読(デコード)して、必要な指示を各装置に送るものであるから、命令デコー ダは制御機構に含まれる。

問 2 エ

## 問3 ア

〔解説〕命令の実行は

命令取出し→命令解読→実効アドレス計算→データ取出し→演算→結果格納の順に行われる。

### 問 4 エ

〔解説〕ア オペランド部はレジスタ番号の指定にも用いられる


- イ CISCでは命令語の長さは一定ではない
- ウ 命令語長と命令の種類の多さは関係ない

### 問 5 エ

- 〔解説〕ア アキュムレータは、演算途中の結果を一時的に保持しておくためのレジスタ
  - イ データキャッシュは命令を格納しない
  - ウ プログラムカウンタは、次に実行するべき命令が格納されている主記憶上のアドレスを保持する レジスタ

## 問6 イ

〔解説〕設問の図に、クロックの立上りエッジで取り込まれるビット(0 or 1)を書き込むと次のようになる。



データは取り込まれるごとに上位ビットにシフトされていくので、シフトレジスタのビットの並びは、ストローブの立上り直前に取得されたデータが最下位ビット、その1つ前のデータが最下位から数えて2ビット目…というようになっている。

ストローブ立上り前の8回分の取得ビットを並べると「10001101」なので、これを16進数に変換した8Dが確定後のシフトレジスタの値となる。

## 5-4 機械語のアドレス指定方式〔解答・解説〕

#### 問 1 ア

〔解説〕 100+10=110

## 問 2 ウ

- 〔解説〕ア 間接アドレス:2重、3重のアクセスが必要なアドレス
  - イ 指標付きアドレス:指標レジスタによりアドレス計算
  - エ 直接アドレス:アドレス部にデータが入り、取り出すもの

## 問 3 エ

- 〔解説〕ア DMA (Direct Memory Access)制御方式は、入出力装置がCPUを介さずにメモリとの間で直接 データを転送する方式
  - イ アドレス指定方式は、命令が処理対象とするデータの主記憶上の位置を指定する方式
  - ウ 仮想記憶方式は、プログラムが必要とするメモリサイズが主記憶のサイズを上回った場合、補助 記憶装置(HDDなど)を仮想アドレス空間として使用することで、主記憶のサイズよりも大きな プログラムを実行可能にする方式

## 5-5 СРUの性能指標〔解答・解説〕

## 問1 ア

〔解説〕クロック周波数とは、クロックパルス(データ転送や命令実行の同期をとるための信号)の発振間 隔を周波数として表記したものである

イ クロック周波数とLANの通信速度とは関係ない

ウ 磁気ディスクの回転数には影響を与えない

エ クロック周波数とリアルタイム処理の割込み間隔とは関係ない

### 問 2 ウ

〔解説〕まず3種類の命令を実行するのに必要な実行速度とその出現頻度を重みづけして1命令あたりの平均 実行時間を求める。

あとは25ナノ秒の命令を1秒間に何回実行できるかを計算する。

1秒÷25ナノ秒≒40,000,00回

MIPSは命令実行回数を百万単位で表したものなので、このCPUは約40MIPSの処理能力をもっていることがわかる。

#### 問 3 ウ

〔解説〕 4月: 使用時間+遊休時間= 120 ÷ 0.4 = 300

5月: 使用時間+遊休時間= 20 ÷ 0.2 = 100

6月: 使用時間+遊休時間= 80 ÷ 0.8 = 100

4月、5月、6月の平均使用率

使用時間+遊休時間= 500

使用時間= 500 - 220 = 280

平均使用率=  $280 \div 500 = 0.56$  よって、 56%。

### 間 4 ウ

〔解説〕まず3種類の命令を実行するのに必要な実行速度とその出現頻度を重みづけして1命令あたりの平均 実行時間を求める。

あとは30ナノ秒の命令を1秒間に何回実行できるかを計算する。

1秒÷30ナノ秒≒33,333,333回

MIPSは命令実行回数を百万単位で表したものなので、このCPUは約33MIPSの処理能力をもっていることがわかる。

### 問 5 エ

〔解説〕 30MIPSでは1秒間に3000000命令実行できるから,60万命令を実行するのにかかる時間は

$$\frac{600000}{30000000} = \frac{1}{50} = 0.020 = 20000$$

2回のファイルアクセスにかかる時間は、 $30 \le 100 \times 2 = 60 \le 100 \times 2 = 60$  ミリ秒であるから、 $20 + 60 = 80 \le 100 \times 2 = 60 \times 100 \times 2 = 60 \times 100 \times 1$ 

## 問 6 イ

〔解説〕1命令あたりの実行時間は,

ア  $7 \div (200 \times 10^6) = 35 \times 10^{-9}$  秒

イ  $8 \div (250 \times 10^{6}) = 32 \times 10^{-9}$  秒

ウ  $10 \div (300 \times 10^{6}) = 33.3 \times 10^{-9}$  秒

エ  $12 \div (350 \times 10^6) = 34.3 \times 10^{-9}$  秒

## 問 7 エ

〔解説〕n 逓倍(ていばい)とはクロック周波数を n 倍すること。図を見ると

 $15MHz \rightarrow (x8) 120MHz \rightarrow (x2) 240MHz$ 

となっているので

120MHz / 115kHz = 1043.47

なので  $2^{10} = 1024$  が $\pm 5$ %の範囲になる。

## 問8 ア

〔解説〕イ 必ずしも1命令が1クロックで処理されるわけではないため誤り

ウ CPUのクロック周波数を2倍にしても実行性能が単純に2倍になるとは言えない

エ 搭載されるCPUが同じというだけでは実行性能が同等になるとは言えない

## 問 9 イ

〔解説〕クロック周波数が1GHzであるから、1秒あたりのクロック数は1000000000回なので、

1ミリ秒あたりのクロック数は100000回

1命令に必要な平均クロック数は

 $3 \times 0.2 + 5 \times 0.2 + 2 \times 0.6 = 2.8 \ \cancel{D} \ \cancel{D} \ \cancel{D}$ 

100000命令当たりに必要なクロック数は

100000命令当たりに必要な時間は

### 問 10 イ

〔解説〕現在のデータ1件の処理時間は、

(100万×1マイクロ秒)+(25ミリ秒×20)

- = 100万マイクロ秒+500ミリ秒
- = 1500ミリ秒

СР U処理時間をmとして,入出力時間を80%,件数増える分1.5を掛けると1年後のデータ1件の処理時間は、

 $\{(100万 \times m) + (25 \in J) + (0.8) \times 20\} \times 1.5$ 

- =(100万m+20ミリ秒×20回)×1.5
- $=(100万m+400ミリ秒)\times1.5$
- = 150万m+600ミリ秒

この2つを方程式にすると、

150万m+600ミリ秒≦1500ミリ秒

150万m≦900ミリ秒

m ≤ 0.0006ミリ秒= 0.6マイクロ秒

1年後のCPU処理時間が0.6マイクロ秒であれば現在よりも処理時間が長くならないため、現在の1マイクロ秒と比較して少なくとも60%以下にしなくてはならないことがわかる。

## 問11 ア

〔解説〕 TPS (Transaction Per Second) とは、1秒当たりのトランザクション数のことである。 Webサーバ:

CPU使用率上限が70%であるから,CPUを使える時間は1秒当たり0.7秒=700 ミリ 秒 1トランザクション当たりCPUを1ミリ秒使用するから,処理できる件数は700件/秒 データベースサーバ:

CPU使用率上限が80%であるから、CPUを使える時間は1秒当たり0.8秒=800ミリ 秒1トランザクション当たり10データブロックにアクセスするからCPUを2ミリ秒使用する。よって、処理できる件数は400件/秒

以上より、システム全体で1秒当たりに処理できるトランザクション数は400件となる。

## 問 12 ウ

〔解説〕 C P I (Cycles Per Instruction)… C P Uが 1 命令を実行するのにかかる平均クロック数のこと つまり、プログラムの処理時間は「C P U クロック周期× C P I 」で求めることができる。

AとBの処理時間を計算すると、

 $A = 1 \times 4.0 = 4$  ナノ秒  $B = 4 \times 0.5 = 2$  ナノ秒

計算結果からコンピュータAの処理時間はコンピュータBの処理時間の2倍になる。

#### 間13 ウ

〔解説〕まず2種類の命令を実行するのに必要なクロック数とその出現頻度を重みづけして1命令あたりの平均クロック数を求める。

 $10 \times 0.6 + 5 \times 0.4 = 8$  クロック

後は CPU のクロック周波数をこの平均クロック数で割れば、1 秒あたりに実行可能な命令数が計算で きる。

 $1,000,000,000 \div 8 = 125,000,000 \Box$ 

MIPS は命令実行回数を百万単位で表したものなので、この CPU は <u>125MIPS</u> の処理能力をもっていることがわかる。

## 5-6 CPUの高速化技術〔解答・解説〕

## 問 1 ウ

## 問 2 ウ

〔解説〕パイプライン処理では、分岐命令によってプログラムの実行順序が変わってしまうと、先読みした 命令を破棄することになり、パイプラインに無駄が生じる

#### 間 3 ウ

〔解説〕スーパスカラとは、プロセッサの中に複数のパイプラインを用意し、複数の命令を並列に処理することをいう。

#### 問 4 ウ

〔解説〕アは逐次制御、イは先行制御、エはスーパスカラの図

### 問 5 ウ

〔解説〕最初の命令に60ナノ秒, $2\sim6$ 番目までの命令に10ナノ秒ずつかかるから,6命令にかかる時間は,

60ナノ秒+10ナノ秒×5=110ナノ秒

## 問 6 ウ

〔解説〕最初の命令に5 サイクル, $2\sim20$  番目までの命令に1 サイクルずつかかるから,20 命令にかかる サイクル数は

5 サイクル+19 サイクル=24 サイクル

#### 問 7 イ

〔解説〕マルチコアプロセッサとは、複数のコアプロセッサを一つのパッケージに搭載したマイクロプロセッサで、異なる処理を並行実行できるため、処理効率を高めることができる。

ア コアの個数をn倍にしてもプロセッサ全体の処理能力はn<sup>2</sup>倍にはならない

- ウ 複数のコアが動作するとメモリなど共有資源の競合が発生する
- エ シングルコアプロセッサの方が構造が単純なのでクロック周波数を高めることできる

### 問 8 ウ

〔解説〕アはデュプレックスシステム, イは疎結合マルチプロセッサシステム, エはデュアルシステムの説明 である。

## 問 9 ウ

〔解説〕  $S \circ C$  (System on a Chip) とは、1つの半導体チップ上に必要とされる一連の機能(システム)を集積する集積回路の設計手法である。

## 問10 エ

〔解説〕シングルチップマイコンとは、チップ内部にROMやRAMなどのメモリ、I/Oポート、タイマや割込みコントローラなどを内蔵したマイコンであり、入出力機能も備わっている。

## 問 11 エ

〔解説〕ア アウトオブオーダ実行の説明

- イ 同時マルチスレッディングの説明
- ウ マルチプロセッサシステムの説明