第十六讲



流水线处理器形式建模综合方法

- □ 基础指令集与流水线设计规划
- □ 无转发数据通路构造方法
- □ 功能部件控制信号构造方法
- □ 数据冒险的一般性分析方法
- □ 暂停机制生成方法
- □ 转发机制生成方法
- □ 控制冒险处理机制

提纲

- □ 基础指令集与流水线设计规划
- □ 无转发数据通路构造方法
- □ 功能部件控制信号构造方法
- □ 数据冒险的一般性分析方法
- □ 暂停机制生成方法
- □ 转发机制生成方法
- □ 控制冒险处理机制

基础指令集

- □ 基础指令集
 - lw, sw, addu, subu, ori, beq, j, lui, jal, jalr
- □ 9条典型指令;可以支持大多数程序需求

LW
SW
ADDU
SUBU
ORI
LUI
BEQ
J
JAL
JALR

基础指令集

- LUI (Load Upper Immediate)
 - ▶将一个16-bit立即数存入寄存器的高16位,并将寄存器的低16位全部置0

例子: addi \$t0,\$t0,0xABABCDCD ; I型指令只有16位立即数

改为: lui \$at, 0xABAB

ori \$at, \$at, 0xCDCD

add \$t0,\$t0,\$at


- JAL (Jump-and-Link): \$31=PC+4, PC = (PC+4)₃₁₋₂₈ | imm²⁶ << 2
 - ▶在 \$ra (\$31) 中保存过程调用的返回地址
 - ▶通过伪直接寻址跳转至: (PC+4)31-28 | imm²⁶ << 2
 - ▶涉及2个写入操作: PC写入,RF写入
- **❖ JALR (Jump-and-Link Register) : Rd=PC+4, PC=Rs**
 - ▶在Rd 中保存过程调用的返回地址 (Rd = PC+4)
 - ▶跳转到 Rs 中保存的过程首地址 (PC = Rs) (地址仅在运行时可知)
 - ▶涉及2个写入操作: PC写入,RF写入

Instr	ruction	Meaning	Format							
jal	label	\$31=PC+4, jump	$op^6 = 3$	imm ²⁶						
jalr	Rd, Rs	Rd=PC+4, PC=Rs	$op^6 = 0$	rs ⁵	0	rd ⁵	0	9		

LW
SW
ADDU
SUBU
ORI
LUI
BEQ
J
JAL
JALR

标准流水线

- 流水线: 以性能为目标的标准流水线
 - □ 数据冒险:转发、暂停
 - □ 控制冒险: 分支比较前移、转发、暂停



三控制器架构

- □ 功能部件控制器: 之前学习过的CPU控制器
 - ◆ 译码指令:根据指令操作码和控制码产生控制信号,控制各个功能部件
 - ◆ 属于功能性设计范畴:与指令的功能相关,与性能无关
 - 无论单周期还是流水线,设计思路相同
- □ 暂停控制器: 之前学习过的冒险检测及执行三个动作的电路
 - ◆ 分析IF/ID指令与前序指令(位于后序流水段)的关系,决定是否暂停
 - ◆ 属于性能设计范畴
- □ 转发控制器: 之前学习过的旁路转发单元
 - ◆ 分析各级指令的相关性,决定如何转发
 - ◆ 属于性能设计范畴
- □ 三控制器架构特点
 - ◆ 结构清晰,易于理解
 - ◆ 暂停控制器、转发控制器:独立,相互不干扰

流水线功能部件

- 延用单周期CPU数据通路功能部件
- 按流水段分类,便于理解和记忆
- RF在2个阶段均被使用
 - □ 译码/读操作数阶段;结果回写寄存器阶段

阶段	部件	输入	输出	描述
	PC	D	Q	程序计数器
F级: 取指令	ADD4	PC, +4	PC4	完成PC+4
	IM	Α	D	指令存储器
	RF	A1, A2, A3, WD	RD1, RD2	寄存器堆
D级: 译码/	EXT	I16	IMM32	立即数扩展
读操作数	NPC	PC, 126	NextPC	为B类/J计算下条地址
	CMP	D1, D2	Result	比较2个数
E级:计算	ALU	А, В	ALU	算术/逻辑运算
M级:访存	DM	A, WD	RD	数据存储器
W级: 回写	RF	A1, A2, A3, WD	RD1, RD2	寄存器堆

流水线寄存器

- □ 需要设置4级流水线寄存器
 - ◆ 5级流水线的最后一级寄存器为RF
- □ 标记X: 代表对应流水级需要设置相应寄存器
 - ◆ IR: 4个流水级均需要
 - ◆ AO: 仅M级和W级需要

名称	功能	D级 IF/ID	E级 ID/EX	M级 EX/MEM	W 级 MEM/WB
IR	传递指令	X	X	X	X
PC4	下一条指令地址	X	X	X	X
RS	RF的RS值(RD1输出)		X		
RT	RF的RT值(RD2输出)		X	X	
EXT	扩展后的32位立即数		X		
AO	ALU计算结果			X	X
DR	DM读出结果				X

SW **ADDU SUBU** ORI LUI BEQ J JAL **JALR**


LW

提纲

- □ 基础指令集与流水线设计规划
- □ 无转发数据通路构造方法
- □ 功能部件控制信号构造方法
- □ 数据冒险的一般性分析方法
- □ 暂停机制生成方法
- □ 转发机制生成方法
- □ 控制冒险处理机制

流水线数据通路构造表格

- 每级由寄存器和功能部件组成
 - 按流水线5个阶段划分
- X@Y: 代表Y阶段的X寄存器
 - IR@W: W级的IR
- PC: 出现在3个阶段
 - F级: 取指令
 - D级:保存PC+4
 - E级:保存B/J/JAL/JALR的值
- RF: 出现在2个阶段
 - D阶段:准备操作数



IR@D D级流水线Reg PC4@D RF D级~ **EXT** D级功能部件 **CMP** PC4 **NPC** 126 E级更新PC IR@E PC4@E E级流水线Reg< RS@E E级 RT@E EXT@E ALU E级功能部件 IR@M PC4@M M级流水线Reg AO@M M级· RT@M M级功能部件 DM WD IR@W PC4@W W级流水线Reg AO@W W级· DR@W

W级功能部件

F级功能部件

D级更新PC

部件

PC

ADD4 IM 输入

A1


D1

D2

A3

WD

RF



	部件	输入	LW	SW	ADDU	SUBU	ORI	BEQ		JAL	JALR
	PC			C1.	中		的数	好据通	計区		
	ADD4		PC	Pt.	TC H	。国际	ハエでメ	くるまく	2 m √	PC	PC
	IM		PC	PC	PC	PC	PC	PC	PC	PC	PC
	PC		ADD4	ADD4	ADD4	ADD4	ADD4	ADD4	ADD4	ADD4	ADD4
	IR@D		IM	IM	IM	IM	IM	IM	IM	IM	IM
	PC4@D							ADD4	ADD4	ADD4	ADD4
	RF	A1	IR@D[rs]	IR@D[rs]	IR@D[rs]	IR@D[rs]	IR@D[rs]	IR@D[rs]	IR@D[rs]		IR@D[rs]
	Kr	A2			IR@D[rt]	IR@D[rt]		IR@D[rt]	IR@D[rt]		
	EXT		IR@D[i16]	IR@D[i16]			IR@D[i16]				
	CMP	D1						RF.RD1			
	CMF	D2						RF.RD2			
	NPC	PC4						PC4@D	PC4@D	PC4@D	
	NPC	I26						IR@D[i16]	IR@D[i26]	IR@D[i26]	
	PC							NPC	NPC	NPC	RF.RD1
	IR@E		IR@D	IR@D	IR@D	IR@D	IR@D			IR@D	IR@D
	PC4@E									PC4@D	PC4@D
	RS@E		RF.RD1	RF.RD1	RF.RD1	RF.RD1	RF.RD1				
	RT@E			RF.RD2	RF.RD2	RF.RD2					
	EXT@E		EXT	EXT			EXT				
	ALU	Α	RS@E	RS@E	RS@E	RS@E	RS@E				
L	ALU	В	EXT@E	EXT@E	RT@E	RT@E	EXT@E				
	IR@M		IR@E	IR@E	IR@E	IR@E	IR@E			IR@E	IR@E
L	PC4@M									PC4@E	PC4@E
	AO@M		ALU	ALU	ALU	ALU	ALU				
	RT@M			RT@E							
	DM	Α	AO@M	AO@M							
	ואוע	WD		RT@M							
	IR@W		IR@M		IR@M	IR@M	IR@M			IR@M	IR@M
	PC4@W									PC4@M	PC4@M
Γ	AO@W				AO@M	AO@M	AO@M				
Γ	DR@W		DM								
[DE	А3	IR@W[rt]		IR@W[rd]	IR@W[rd]	IR@W[rt]			0x1F	IR@W[rd]
	RF	WD	DR@W		AO@W	AO@W	AO@W			PC4@W	PC4@W

S2: 综合全部指令的数据通路

- □ 水平方向做归并
 - 去除冗余输入来源
 - ◆ 特例: NPC的i16和i26归并为i26
 - 在每个输入来源个数大于1的 输入端前增加1个MUX
 - ◆ 同时需要产生相应的控制信号

6	5	5	5	5	6
Op	Rs	Rt	Rd	Shamt	Func
Op	Rs	Rt	16 bit .	Address or In	nmediate
Op		26 bit Addr	ess (for Jum	p Instruction	1)


Ϋ́	部件	输入	1	渝入来源		MUX	控制
	PC						
	ADD4		PC				
	IM		PC				
	PC		ADD4	NPC	RF.RD1	M1	PCSel
	IR@D		IM				
	PC4@D		ADD4				
	DE	A1	IR@D[rs]				
	RF	A2	IR@D[rt]				
	EXT		IR@D[i16]				
	CMD	D1	RF.RD1				
	CMP	D2	RF.RD2				
	NDC	PC4	PC4@D				
	NPC	I26	IR@D[i26]				
	IR@E		IR@D				
	PC4@E		PC4@D				
	RS@E		RF.RD1				
	RT@E		RF.RD2				
	EXT@E		EXT				
	A T T T	A	RS@E				
	ALU	В	EXT@E	RT@E		M2	BSel
	IR@M		IR@E				
	PC4@M		PC4@E				
	AO@M		ALU				
	RT@M		RT@E				
	DM	A	AO@M				
	שועו	WD	RT@M				
	IR@W		IR@M				
	PC4@W		PC4@M				
	AO@W		AO@M				
	DR@W		DM				
	RF	A3	IR@W[rt]	IR@W[rd]	0x1F	М3	WRSe
	KΓ	WD	DR@W	AO@W	PC4@W	M4	WDSe

提纲

- □ 基础指令集与流水线设计规划
- □ 无转发数据通路构造方法
- □ 功能部件控制信号构造方法
- □ 数据冒险的一般性分析方法
- □ 暂停机制生成方法
- □ 转发机制生成方法
- □ 控制冒险处理机制


集中式控制器与分布式控制器

- □ 集中式控制器
 - ◆ 控制器只集中实现在ID阶段
 - ◆ 控制器产生全部的译码信号
 - 流水所有的译码信号



集中式控制器与分布式控制器

- □ 分布式控制器
 - 控制器分布实现在多个流水线阶段
 - ◆ 每级控制器只产生该级功能部件相关的译码信号
 - ◆ 流水指令




集中式控制器与分布式控制器


□ 资源使用率: 集中式控制器

▶ 结构简洁性: 分布式控制器

项目维护性:分布式控制器


▶ 代码可读性:分布式控制器






功能部件控制信号构造方法

- □ 控制信号产生基本原理:与单周期相同
- □ 分歧点:集中式译码?分布式译码?
 - ◆ 集中式:
 - 与单周期控制器设计完全相同
 - 流水控制信号
 - ◆ 分布式: 多个小控制器
 - 每个小控制器的设计思路与单周期相同
 - 流水指令





提纲


- □ 基础指令集与流水线设计规划
- □ 无转发数据通路构造方法
- □ 功能部件控制信号构造方法
- □ 数据冒险的一般性分析方法
- □ 暂停机制生成方法
- □ 转发机制生成方法
- □ 控制冒险处理机制

数据冒险:需求与供给能否匹配?

- □ 需求者:需要引用reg值的component
 - ◆ 由于reg值最终被某个component使用,因此那个component才是需求者
 - ◆ 例如: 所有运算类指令的需求在E级的ALU
 - ◆ 例如: j指令不需要读取任何GPR, 因此j指令没有需求
- □ 供给者:保存有reg新结果的流水线寄存器
 - ◆ 例如: 所有运算类指令的供给者是EX/MEM、MEM/WB
 - ◆ 例如: load类指令的供给者是MEM/WB
- □ 数据冒险可以转化为:需求与供给的匹配
 - ◆ 无法匹配: 暂停
 - 可以匹配:转发(需要有转发通路)


需求者的最晚时间模型

- □ *T*_{use} (time-to-use):指令进入IF/ID寄存器后,其后的某个功能部件 再经过多少cycle就必须要使用相应的寄存器值
 - ◆ 特点1: 是读取操作数的时间上限
 - ◆ 特点2: 同一条指令可以有2个不同的Tuse
 - ◆ 例如,R型计算类指令的T_{use}为1
 - rs/rt值: 最晚被ID/EX寄存器驱动
 - ◆ 例如,store型指令的Tuse分别为1和2



供给者的最早时间模型

- □ *T_{new}* (time-to-new):位于ID/EX及其后各流水线的指令,再经过 多少周期能够产生要写入寄存器的结果
 - ◆ 特点1: 动态值, 随着指令的流动, 该值在不断减小, 直至0
 - ◆ 特点2: 一条指令可以有多个不同的Tnew
 - ◆ 例如,R型计算类指令的Tnew为1或0
 - 1: 指令位于ID/EX, ALU正在计算
 - 0: 指令位于EX/MEM和MEM/WB
 - ◆ 例如, load型指令的T_{new}为2, 1, 0



1. Instruction

Fetch

12. Decode/

Register Read

T3. Execute T 4. Memory T

Back

数据冒险的策略分析

- □ T_{new} = 0: 表明结果已经产生
 - ◆ 指令位于MEM/WB: 那么虽然结果尚未最终写入RF, 但RF设计使得W 结果可以被正确的读出,因此无需任何操作
 - ◆ 指令位于其他位置:通过转发解决数据相关
- T_{new} ≠ 0: 表明结果尚未产生
 - ◆ T_{new} > T_{use}: 不可能及时供给数据,只能<mark>暂停</mark>流水线
 - T_{new}≤T_{use}: 由于结果产生时间短于读取时间,因此当结果产生后可以 通过转发解决数据冒险

- □ 暂停: T_{new} > T_{use}
- □ 转发: (T_{new} = 0 & 指令不在MEM/WB) 或 T_{new} ≤ T_{use}

数据冒险的策略分析

- □ 暂停:由于在IF/ID就能决定是否需要暂停,因此分析量少
 - ◆ 只需将指令的Tuse与各级的Tnew进行对比,即可决定是否需要暂停
- □ 转发:在ID级、EX级、MEM级均涉及操作数读取,因此分析量大
 - ◆ 需要将各级指令与其后的各级指令进行对比
- □ 思路: 先解决暂停, 再解决转发
 - ◆ 先易后难
 - ◆ 去除暂停部分后,有助于减少转发的分析量

- □ 暂停: T_{new} > T_{use}
- 转发: (T_{new} = 0 & 指令不在MEM/WB) 或 T_{new} ≤ T_{use}

提纲

- □ 基础指令集与流水线设计规划
- □ 无转发数据通路构造方法
- □ 功能部件控制信号构造方法
- □ 数据冒险的一般性分析方法
- □ 暂停机制生成方法
- □ 转发机制生成方法
- □ 控制冒险处理机制

构造Tuse表和Tnew表

ADD
SUB
andi
ori
LW
SW
BEO

- □ 示例指令集
 - ◆ add, sub: cal_r类,即R型计算类指令
 - ◆ andi, ori: cal_i类,即I型计算类指令
 - ◆ beq: b_type类
 - ◆ lw: ld类
 - ◆ sw: st类
- □ 会产生结果的指令: cal_r类, cal_i类, load类
- □ 用指令分类可大幅度简化分析工作量

```
cal_r = add + sub + or + ...
cal_i = addi + ori + andi + ...
ld = lw + lb + lh + ...
st = sw + sb + ...
```

构造Tuse表和Tnew表

- □ Tuse表:以指令位于IF/ID来分析
 - ◆ 在指令被存储在IF/ID后,就决定是否需要暂停
- □ Tnew表:只需分析处于ID/EX和EX/MEM这2种情况
 - ◆ IF/ID: 无任何结果
 - ◆ MEM/WB: 如果结果到达该阶段,则通过RF设计可以消除数据冒险

IF/ID当前指令											
指令类型	源寄 存器	Tuse									
beq	rs/rt	0									
cal_r	rs/rt	1									
cal_i	rs	1									
load	rs	1									
store	rs	1									
store	rt	2									

1		ID/EX		E	X/MEN	VI	MEM/WB			
		(Tnew)			(Tnew)		(Tnew)			
							cal_r			
	1/rd	1/rt	2/rt	0/rd 0/rt 1/rt			0/rd	0/rt	0/rt	

构造阻塞矩阵

- □ 凡是T_{new} > T_{use} 的指令序列,都需要阻塞(暂停)
- □ 示例
 - ◆ 序列1 cal_r beq:由于cal_r需要1个cycle后才能得到结果,而beq现在就需要读取寄存器,因此只能暂停
 - ◆ 序列2 load store: store要读取的rs将在1个cycle后必须使用,而位于ID/EX的load必须经过2个cycle后才能读出DM的数据,因此只能暂停

IF/IC	当前	旨令		EX/MEM (T _{new})		
指令类型	源寄 存器	T _{use}	cal_r 1/rd	cal_i 1/rt	load 2/rt	load 1/rt
beq	rs/rt	0	暂停	暂停	暂停	暂停
cal_r	rs/rt	1			暂停	
cal_i	rs	1			暂停	
load rs 1					暂停	
store	rs	1			暂停	

建立暂停控制信号

□ 建立分类指令的暂停条件

□ 建立最终的暂停条件

 $stall = stall_b + ...$

- □ 建立控制信号
- PC.en = !stall
- □ IR_D (在IF/ID中的IR)

IF/ID	当前担	旨令	ID/E	EX/MEM		
((IR_D)			(T_{new})		(T _{new})
指令 类型	源寄 存器	T_{use}	cal_r 1/rd	cal_i 1/rt	load 2/rt	load 1/rt
beq	rs/rt	0	暂停	暂停	暂停	暂停
cal_r	<u>rs/rt</u>	1			暂停	
cal_i	rs	1			暂停	
load	rs	1			暂停	
store	rs	1			暂停	

建立暂停控制信号

□ 执行动作:

- ◆ ①冻结IF/ID: sub继续被保存
- ◆ ②清除ID/EX: 指令全为0,等价于插入NOP
- ◆ ③禁止PC:防止PC继续计数,PC应保持为PC+4

```
IR_D.en = !stall
IR_E.clr = stall
PC.en = !stall
```


提纲

- □ 基础指令集与流水线设计规划
- □ 无转发数据通路构造方法
- □ 功能部件控制信号构造方法
- □ 数据冒险的一般性分析方法
- □ 暂停机制生成方法
- □ 转发机制生成方法
- □ 控制冒险处理机制

转发机制生成方法

- □ S1: 根据Tuse和Tnew构造每个转发MUX
- □ S2: 构造每个转发MUX的控制信号表达式

- □ 按指令分类,梳理指令在各级的rs或rt读需求
- □ 每个读需求对应1个转发MUX
- □ MUX的输入0:必然是本级流水线寄存器
 - ◆ 对D级,输入0来自RF的输出
- □ 建议命名应遵循一定的规则:
 - ◆ MFRSD = Mux Forward RS D级



流水级	源寄 存器	涉及指令			25:00 IMM NPC
IR@D	rs	beq	MFRSD	ForwardRSD	RF.RD1
	rt	beq	MFRTD	ForwardRTD	RF.RD2
IR@E	rs	cal_r, cal_i, ld, st	MFRSE	ForwardRSE	RS@E
	rt	cal_r, st	MFRTE	ForwardRTE	RT@E
IR@M	rt	st	MFRTM	ForwardRTM	RT@M
			转发MUX	控制信号	输入0

- □ 用Tnew中剔除非0后的表项,来分析转发MUX的后续输入
 - ◆ 注意:并非有N个O项就有N个后续输入

ID/EX EX/MEM MEM/WB (Tnew) (Tnew)															
cal_r 1/rd	cal_ 1/r	-	ad /rt	cal_r 0/rd	cal_i 0/rt	load 1/rt	cal_ 0/rd	_	load 0/rt						
		•										ЛЕМ ew)		IEM/W (Tnew)	
流水组	/. K7 I	源寄 存器		涉及指	令							cal_i 0/rt	cal_r 0/rd	cal_i 0/rt	load 0/rt
IF/IC)	rs		beq		MFR	SD	Forward	RSD	RF.RD1					
		rt		beq		MFR [*]	TD	Forward	RTD	RF.RD2					
ID/E	X	rs	cal	_r, cal_i	i, ld, st	MFR	SE	Forward	IRSE	RS@E					
		rt		cal_r,	st	MFR	TE	Forward	RTE	RT@E					
EX/ME	EM	rt		st		MFR	ГМ	Forward	RTM	RT@M					
转发MUX 控制信号 输之							输入0								

- □ 构造每个转发MUX的后续输入
- □ 示例: MFRSD
 - ◆ EX/MEM: cal_r和cal_i指令都是计算类,结果必然由ALU产生,因此均填入 AO。即代表MFRSD的输入来自EX/MEM中的AO寄存器
 - AO: 代表ALUOut

EX/MEM MEM/WB (Tnew) (Tnew) cal r|cal i|cal r|cal i| load 源寄 流水级 涉及指令 存器 0/rd 0/rt 0/rd 0/rt 0/rt **ForwardRSD** IF/ID **MFRSD** RF.RD1 beq AO AO **M4 M4** rs **M4 ForwardRTD** RF.RD2 **MFRTD** rt beq **ForwardRSE** ID/EX cal r, cal i, ld, st **MFRSE** RS@E rs **MFRTE ForwardRTE** RT@E cal r, st rt ForwardRTM EX/MEM **MFRTM** RT@M rt st 转发MUX| 控制信号 输入0

- □ 根据前例,可以构造出全部的转发MUX
 - ◆ 当store类指令位于EX/MEM时,不可能再有同级的指令了
 - ◆ 因此有2项空白
- □ 构造更大指令集时,需求项及供给项可能均需要调整
 - ◆ 但由于MIPS的指令功能到格式映射的相对统一,因此调整不会剧烈

◆ 再次从一个侧面反映出MIPS指令集设计的水平! EX/MEM

			_			(Tn	ew)		(Tnew))
流水级	源寄 存器	涉及指令				cal_r 0/rd	cal_i 0/rt	cal_r 0/rd	cal_i 0/rt	ld 0/rt
IF/ID	rs	beq	MFRSD	ForwardRSD	RF.RD1	AO	AO	M4	M4	M4
	rt	beq	MFRTD	ForwardRTD	RF.RD2	AO	AO	M4	M4	M4
ID/EX	rs	cal_r, cal_i, ld, st	MFRSE	ForwardRSE	RS@E	AO	AO	M4	M4	M4
	rt	cal_r, st	MFRTE	ForwardRTE	RT@E	AO	AO	M4	M4	M4
EX/MEM	rt	st	MFRTM	ForwardRTM	RT@M			M4	M4	M4
			转发MUX	控制信号	输入0					

- □ 对于MFRSD来说,其最终有效输入为3个
 - 输入0~RF.RD1; 输入1~AO; 输入2~M4
- □ 实现转发MUX时,需要剔除每级中的重复项

输入	来源
0	RF.RD1
1	AO@M
2	M4@W

	在表格中	保留重复项Ⅰ	的目的在于	·有利于建立	工后续的控制	川信号方程
--	------	--------	-------	--------	--------	-------

MFRSD	ForwardRSD	RF.RD1	AO	AO	M4	M4	M4
MFRTD	ForwardRTD	RF.RD2	AO	AO	M4	M4	M4
MFRSE	ForwardRSE	RS@E	AO	AO	M4	M4	M4
MFRTE	ForwardRTE	RT@E	AO	AO	M4	M4	M4
MFRTM	ForwardRTM	RT@M			M4	M4	M4
转发MUX	控制信号	输入0					
			•				

MFRSD	ForwardRSD	RF.RD1	AO@M	M4
MFRTD	ForwardRTD	RF.RD2	AO@M	M4
MFRSE	ForwardRSE	RS@E	AO@M	M4
MFRTE	ForwardRTE	RT@E	AO@M	M4
MFRTM	ForwardRTM	RT@M	M4	
转发MUX	控制信号	输入0	输入1	输入2

数据通路增加转发MUX

- □ 遍历数据通路的功能部件, 找到所有出现rs和rt的需求点
- 注意ALU.B和RT@M,这两个 rt需求是相同的!
 - ◆ 这意味着它们应该来自同 一个转发MUX

→ π /4-	<i>t</i> A. \		A) the		NALIX	4☆44
部件	输入		输入来源		MUX	控制
PC						
ADD4		PC				
IM		PC				
PC		ADD4	NPC	RF.RD1	M1	PCSel
IR@D		IM				
PC4@D		ADD4				
RF	A1	IR@D[rs]				
IXI	A2	IR@D[rt]				
EXT		IR@D[i16]				
СМР	D1	RF.RD1				
CMP	D2	RF.RD2				
NPC	PC4	PC4@D				
NPC	I26	IR@D[i26]				
IR@E		IR@D				
PC4@E		PC4@D				
RS@E		RF.RD1				
RT@E		RF.RD2				
EXT@E		EXT				
A T T T	A	RS@E				
ALU	В	EXT@E	RT@E		M2	BSel
IR@M		IR@E				
PC4@M		PC4@E				
AO@M		ALU				
RT@M		RT@E				
DM	A	AO@M				
DM	WD	RT@M				
IR@W		IR@M				
PC4@W		PC4@M				
A0@W		AO@M				
DR@W		DM				
	A3		IR@W[rd]	0x1F	M3	WRSe
RF	WD	DR@W	AO@W	PC4@W	M4	WDSe

数据通路增加转发MUX 遍历数据通路的功能部件,找

- 到所有出现rs和rt的需求点 将对应的输入替换为转发MUX
 - 的输出 ◆ 注意ALU.B和RT@M,这两个rt需求 是相同的,因此应该用同一个**转发**
 - MUX (MRFRTE) 1UX
 - **寸应**

白	勺示例指令	集中没有	·构造转发M jal/jalr指令 MUX与之逐
MFRSD	RF.RD1	AO@M	M4
MFRTD	RF.RD2	AO@M	M4
MFRSE	RS@E	AO@M	M4
MFRTE	RT@E	AO@M	M4
MFRTM	RT@M	M4	
转发MUX	输入0	输入1	输入2

部件

PC ADD4

IM

PC

RF

EXT

CMP

NPC

IR@E

PC4@E RS@E

RT@E EXT@E

ALU

DM

IR@W PC4@W AO@W DR@W WD

A3

WD

DR@W

IR@M PC4@M AO@M RT@M

IR@D PC4@D 输入

A1

A2

D1

D2

PC4

I26

PC	
PC	
ADD4	NPC
IM	
ADD4	
IR@D[rs]	
IR@D[rt]	
IR@D[i16]	
MFRSD	
MFRTD	
PC4@D	
IR@D[i26]	
IR@D	
PC4@D	
RF.RD1	
RF.RD2	
EXT	
MFRSE	
EXT@E	MFRTE
IR@E	
PC4@E	
ALU	
MFRTE	
AO@M	
MFRTM	
IR@M	
PC4@M	
AO@M	
DM	
IR@W[rt]	IR@W[rd]
i e	

输入来源

MUX

M1

M2

M3

M4

0x1F

PC4@W

AO@W

BSel

WRSel

WDSel

RF.RD1

控制

PCSel

转发机制生成方法

- □ S1: 根据Tuse和Tnew构造每个转发MUX
- □ S2: 构造每个转发MUX的控制信号表达式

S2:构造每个转发MUX的控制信号表达式

- □ 控制信号表达式构造的基本思路
 - 精确控制每个转发选择
 - ◆ 所有非转发的条件都用于选择输入0

输入	来源
0	RF.RD1
1	AO@M
2	M4@W

					•	ΛΕΜ		IEM/W	
		•			(in	ew)		(mew)	
源寄	涉及指令				cal_r	cal_i	cal_r	cal_i	ld O/mt
1十百百					U/Tu	0/11	U/Tu	0/11	0/rt
rs	beq	MFRSD	ForwardRSD	RF.RD1	AO	AO	M4	M4	M4
rt	beq	MFRTD	ForwardRTD	RF.RD2	AO	AO	M4	M4	M4
rs	cal_r, cal_i, ld, st	MFRSE	ForwardRSE	ID/EX.RS	АО	AO	M4	M4	M4
rt	cal_r, st	MFRTE	ForwardRTE	ID/EX.RT	AO	АО	M4	M4	M4
rt	st	MFRTM	ForwardRTM	EX/MEM.RT			M4	M4	M4
		转发MUX	控制信号	输入0					
	存器 rs rt rs rt	存器	存器 が及有マ MFRSD rs beq MFRTD MFRTD rs cal_r, cal_i, ld, st MFRSE rt cal_r, st MFRTE rt st MFRTM	rs beq MFRSD ForwardRSD rt beq MFRTD ForwardRTD rs cal_r, cal_i, ld, st MFRSE ForwardRSE rt cal_r, st MFRTE ForwardRTE rt st MFRTM ForwardRTM	rs beq MFRSD ForwardRSD RF.RD1 rt beq MFRTD ForwardRTD RF.RD2 rs cal_r, cal_i, ld, st MFRSE ForwardRSE ID/EX.RS rt cal_r, st MFRTE ForwardRTE ID/EX.RT rt st MFRTM ForwardRTM EX/MEM.RT	源寄	存器	源寄	源寄

示例: always语句建模MF_RS_D的控制信号表达式

- □ <mark>宏定义</mark>提高可读性和一致性
 - `define *op* 31:26
 - `define *rs* 25:21

```
输入 来源

O RF.RD1

1 AO@M

2 M4@W
```

```
Hign assign ForwardRSD =

IR_D[`op] == beq & cal_r_M & IR_D[`rs] == IR_M[`rd] ? 1:

IR_D[`op] == beq & cal_i_M & IR_D[`rs] == IR_M[`rt] ? 1:

IR_D[`op] == beq & cal_r_W & IR_D[`rs] == IR_W[`rd] ? 2:

IR_D[`op] == beq & cal_i_W & IR_D[`rs] == IR_W[`rt] ? 2:

IR_D[`op] == beq & load_W & IR_D[`rs] == IR_W[`rt] ? 2:

O;
```

- □ 顺序代表优先级
- MEM/WB EX/MEM 多条前序指令写同一个寄存器 (Tnew) (Tnew) ld cal r cal i cal r cal i 源寄 流水级 涉及指令 存器 0/rd | 0/rt | 0/rd | 0/rt | 0/rt **ForwardRSD** IF/ID **MFRSD** RF.RD1 AO AO **M4** beq **M4 M4** rs ForwardRTD RF.RD2 MFRTD AO AO M4 M4 M4 rt beq

控制信号

输入0

转发MUX│

提纲

- □ 形式建模综合方法概述
- □ 基础指令集与流水线设计规划
- □ 无转发数据通路构造方法
- □ 功能部件控制信号构造方法
- □ 数据冒险的一般性分析方法
- □ 暂停机制生成方法
- □ 转发机制生成方法
- □ 控制冒险处理机制

控制冒险处理机制

□ 分歧点1: 是否实现延迟槽

◆ 如果实现,需要注意jal及jalr指令应保存PC+8(或者更多,取决于是否前移)

□ 分歧点2: 执行是否前移至ID阶段

□ 课程要求:实现延迟槽,并且前移至ID阶段

延迟槽前移	是	否
是	硬件无需处理	B类:有条件清除IF/ID J类:无条件清除IF/ID
否	编译调度指令	B类: 有条件清除IF/ID、ID/EX J类: 无条件清除IF/ID、ID/EX、EX/MEM

Q: JAL、JALR的回写寄存器怎么处理呢?

A: 视同普通的回写

总结

- □ 流水线设计的复杂性在于对冲突的覆盖性分析
 - ▼ 覆盖性分析使得设计与测试均具备了完整的正向设计的理论基础
 - 分析避免了频繁的、无谓的试错
 - ◆ 提高开发效率,确保开发正确性
- □ 教科书中存在的不足
 - 没有覆盖性分析,难以满足大规模指令集的流水线设计与测试需求
 - 没有覆盖性分析,必然遗漏部分数据相关
 - 如lw~sw指令,必须暂停。但事实上可以通过增加转发MUX实现不停顿
 - 如cal~sw指令,未明确指出处理机制
 - ◆ RF内部的数据转发语焉不详
 - 内部转发: 当读和写同一个寄存器时, 读出的数据应该为要写入的数据