第二十一讲




第九讲 总线与I/0

- 一、总线
- 二、I/O接口
- 三、程序查询I/O方式
- 四、中断与中断I/O方式
- 五、DMA I/O方式
- 六、I/O通道



❖ 总线的由来

计算机部件的互连方式:分散连接 > 总线连接



- ❖ 总线: 一组公共的信号通道
 - ▶连接多个部件的信息传输线,各部件共享的传输介质
 - ▶通过总线,计算机在各部件之间实现地址、数据、控制信息 的交换
 - ▶在某一时刻,只允许有一个部件向总线发送信息,而多个部件可同时从总线上接收相同的信息
 - ▶总线实际上是由许多传输线或通路组成,每条线可传输一位 二进制码,一串二进制代码可以在一段时间内逐一传输。若 干条传输线可同时传输若干位二进制代码

❖ 总线的分类

- ▶片内总线: CPU内部的总线。是CPU内部各寄存器之间、寄存器与ALU之间传递信息的公共通道。
- ▶系统总线: CPU、主存、I/O部件(I/O接口)之间传递信息的公共通道。一般分为数据总线、地址总线和控制总线三部分
 - ✓ 数据总线: 传输数据;
 - ✓ 地址总线: 传输存储器地址和I/O地址;
 - ✓ 控制总线:
 - 数据传输控制信号:存储器读写控制信号、I/O读写控制信号,应答信号等
 - 总线请求和交换信号:总线请求与仲裁信号,中断请求与响应信号等
 - 其他控制信号:时钟、复位、电源线等
- ▶ 通信总线: 用于计算机系统间或计算机系统与其他系统间的通信



❖总线特性

- ▶机械特性:机械连接方式。如几何尺寸、引脚数量、插头标准。
- ▶电气特性:信号传输方向、有效电平、电平逻辑等。
- ▶功能特性: 信号功能定义。
- ▶时间特性:信号之间的时序关系。

❖性能指标

- ▶总线宽度:指数据总线的位数(根数),如32位,64位。
- ▶标准传输率: 每秒传输的最大字节量。
- ▶同步/异步方式: 总线上的数据与时钟同步工作的总线为同步总线, 与时钟异步的总线为异步总线。
- ▶信号线数:所有信号线的总数。
- ▶总线控制方式:指总线上各部件使用总线的仲裁方式。
- ▶总线复用:地址总线与数据总线是否复用(时分多路复用)。



例题

- ❖设一个32位微处理器配有16位的外部数据总线,时钟频率为50MHz,若最短的总线传输周期为4个时钟周期,问处理器的最大数据传输率是多少?若想提高一倍数据传输率,可采用什么措施?
- ❖ 该总线的最短传输周期为:

$$T = 4/50MHz = 80 \times 10^{-9} s$$

❖ 对于外部总线为16位的处理器,最大数据传输率为:

$$2B/T = 25 \times 10^6 Bps = 25MBps$$

- ❖ 若想提高一倍数据传输率,可采用以下两种措施:
 - (1)外部数据总线宽度改为32bits,则最大数据传输率为:

$$4B/T = 50 \times 10^6 \text{ Bps} = 50 \text{ Mbps}$$

(2) 时钟频率加倍,则总线传输周期为: T1 =4/100MHz =40 x 10⁻⁹ s,

最大数据传输率: $2B/T1 = 50 \times 10^6 \text{ Bps} = 50 \text{ Mbps}$




❖ 总线标准

- ▶可视为系统与各部件、部件与部件间的一个互连标准界面。该界面对它两端的部件都是透明的,即界面的任一方只需根据总线标准的要求,完成自身一面接口的功能,而无需了解对方接口与总线的连接要求
- ➤ ISA(Industrial Standard Architecture): 16位数据总线,24位地址总线,总线时钟频率8MHz,最大数据传输率16MB/s。
- ➤ EISA(Extended Industrial Standard Architecture): 32位数据总线,32位地 址总线,总线时钟频率8MHz,最大数据传输率33MB/s。
- ▶ PCI (Peripheral Component Interconnect): 32位数据总线,可扩展到64位, 32位地址(或64位地址)总线,总线时钟频率33MHz ~ 66MHz,相应的数据传输率 132MB/s~528MB/s。
- ▶ PCI-X: 64位数据线,总线时钟频率66~1066MHz,数据传输率428MB/s~8.6GB/s,兼容PCI
- ▶ PCI-Express: 串行差分传输,点对点通信机制。有x1、x2、x4、x8、x16和 x32 多种线宽,频率2.5GHz,x32最大数据传输率可达10GB/s,软件兼容PCI和PCI-X
- ➤ USB (Universal Serial Bus) 总线: 通用串行总线。
 - USB 1.0: 数据传输率1.5Mbps ~12Mbps
 - USB 2.0: 数据传输率最高可达480Mbps



1.2 总线结构


❖ 单总线结构



1.2 总线结构

❖ 多总线结构

双总线结构



1.3 总线的通信过程

❖ 总线的一次信息传送过程,大致可分五个阶段:

▶请求总线:由需要使用总线的部件或设备提出总线使用申请

▶总线仲裁: 仲裁器决定下一传输周期的总线使用权是否授予该部件

或设备

▶寻址: 获得总线使用权的部件或设备,发出地址和有关命令

>信息传送: 进行数据传输


>状态返回: 该部件或设备有关信息从总线上撤除, 让出总线使用权



- ❖ 总线仲裁(控制)方式
 - ▶总线仲裁的策略: 优先级或公平
 - >分布式的控制方式: 总线仲裁逻辑分散在与总线连接的各部件上
 - ▶集中式的控制方式: 总线仲裁逻辑集中在一处(如在CPU中)
 - 链式查询控制方式
 - 计数器定时查询方式
 - 独立请求方式

❖ 链式查询方式

- ▶总线控制器(仲裁器)收到总线申请BR,BG(总线同意信号)逐 个往下传;
- ▶遇到某接口有总线申请(BR: 总线申请信号), BG停止往下传;
- ▶该接口获得总线使用权,并建立总线忙信号BS。




优点:线少、易扩充。

缺点: 故障敏感、优先级固定。


❖ 计数器定时查询方式

- ▶总线控制器(仲裁器)收到总线申请BR,计数器开始计数;
- ▶当某个有总线申请的设备地址与计数器一致,便获得总线使用权,并建立总线忙信号BS。



❖ 独立请求方式

- >每个设备有独立的请求信号和总线同意信号;
- ▶总线控制器根据设备的优先级决定将总线的使用权交给哪个设备。



优点:响应快,优先级灵活,请求可屏蔽。

缺点:线多。

1.5 总线的通信控制方式

❖ 总线的一次信息传送过程,大致可分五个阶段:

▶请求总线:由需要使用总线的部件或设备提出总线使用申请

▶总线仲裁: 仲裁器决定下一传输周期的总线使用权是否授予该部件或设备

▶寻址: 获得总线使用权的部件或设备,发出地址和有关命令

▶信息传送: 进行数据传输

▶状态返回:该部件或设备有关信息从总线上撤除,让出总线使用权


❖ 为协调通信双方,需进行通信控制,常见的方式有:

- ▶同步通信控制方式
- ▶ 异步通信控制方式

1.5 总线的通信控制方式

❖ 同步通信控制方式

▶数据传输在一个统一的时钟同步信号的控制下进行




同步通信控制时序

1.5 总线的通信控制方式

❖ 异步通信控制方式

- >不需要统一的公共时钟信号,没有固定的总线周期;
- >采用应答方式完成数据传输;
- ▶有全互锁、半互锁和不互锁三种时序。




第六部分 总线与I/0

- 一、总线
- 二、I/O接口
- 三、程序查询I/O方式
- 四、中断与中断1/0方式
- 五、DMA I/O方式
- 六、1/0通道



- ❖外部设备并不直接挂接在系统总线上, 而是通过 I / 0接口为桥梁实现与系统总线的连接
 - ▶ 各种外设使用不同的操作方法,由CPU来直接控制不同的外设不切实际。
 - ▶外设的数据传送速度比存储器和处理器的速度慢得多,使用高速的系统总 线与慢速的外设直接连接,不切实际。
 - 外设经常使用与处理器不同的数据格式和字长度。



❖ I/0接口的功能

- ➢ 识别I/O地址,即地址译码
- 实现主机与I/O设备的数据交换、控制命令的传递和状态检测与传递
- 提供缓冲、暂存和驱动能力
- 进行数据格式、类型方面的转换(串并行转换,电平转换等)
- ➤ 支持一定的I/O方式(程序查询、程序中断、DMA等)
- ➤ I/O控制与定时

❖ I/0 接口的分类

- >按传送数据格式: 串行接口, 并行接口
 - 串行接口: 适合速度低、传输距离长的环境
 - 并行接口: 适合速度高、传输距离短的环境
- **≻**按I/O方式:
 - 程序查询接口、中断接口、DMA接口、通道控制接口
- >按时序控制方式:同步接口、异步接口
 - 同步接口:数据传送由一个统一的时钟信号同步控制
 - 异步接口:数据传送采用异步应答方式控制


❖ I/0 操作的过程

- ▶CPU查询I/O接口状态,以检查连接设备的状态
- ▶I/O接口回送设备状态
- ➤如果设备可用,并准备好,CPU向I/O接口发出命令, 请求传送
- ▶I/O接口获得来自外设的数据(字或字节)
- ▶数据从I/O接口传送至CPU

❖ I/0设备的编址


- ▶I/O接口的编址
- ▶I/O地址(I/O接口地址, I/O端口地址):
 - 实际上是I/O接口电路中寄存器的地址
- >编址方式
 - 独立编址方式:存储器地址与I/O地址分开,CPU具有专用的I/O指令,系统总线中具有区别存储器读写和I/O操作的控制信号,并以此区别地址总线上的地址是存储器地址还是I/O地址
 - 统一编址方式:存储器地址与I/O地址统一考虑,地址空间的一部分是存储器,另一部分是I/O,支持存储器操作的指令都可用于I/O操作

❖ I/0接口的结构



❖ I/0接口地址选择(译码)

- ▶I/O接口地址是I/O接口电路中寄存器的地址
- ▶单独编址方式下的I/O地址选择电路



第九讲 总线与I/0

- 一、总线
- 二、I/O接口
- 三、程序查询I/O方式
- 四、中断与中断1/0方式
- 五、DMA I/O方式
- 六、1/0通道



3.0 1/0与主机信息交换的控制方式

- ❖ [例] 假设幼儿园一个老师带 9个孩子,要给每个孩子分3块水果糖。 并且要孩子们把3块糖都吃完,那么她可以采用什么方法呢?
- ❖ 方法1: 她先给孩子甲一块糖,盯着甲吃完,然后再给第二块,等吃完第二块又给第三块。接着给孩子乙,其过程与孩子甲完全一样。依此类推,直到给第9个孩子发完3块糖。这种方法效率太低,重要之点还在于孩子们吃糖时她一直在守候,什么事也不能干。
- ❖ 方法2:每人发一块糖各自去吃,并约定谁吃完后就向她举手报告,再发第二块。看来这种新方法提高了工作效率,而且在未接到孩子们吃完糖的报告时,她还可以腾出时间做别的工作。但是这种方法还可以改进。
- ❖ 方法3: 进行批处理:每人拿3块糖各自去吃,吃完3块糖后再向她报告。显然这种方法工作效率大大提高,她可以腾出更多的时间做别的工作。
- ❖ 方法4: 权力下放,把发糖的事交给另一个人分管,只是必要时她才过问一下。

3.0 1/0与主机信息交换的控制方式

- ❖ 程序查询方式
- ❖ 程序中断方式
- ❖ 直接内存访问(DMA)方式
- ❖ 通道方式

3.1 程序查询1/0方式

- ❖I/O接口设置状态寄存器以表示外部设备的工作状态
- ❖CPU通过不断读取状态寄存器以查询外部设备的状态
- ❖在外部设备准备就绪的时候,CPU通过I/O接口中的数据寄存器与外设完成数据交换。

RdSta: MOV DX,3FDH


IN AL, DX

CMP AL,61H

JNE RdSta

MOV DX,3F8H

IN AI, DX



3.1 程序查询1/0方式

- ❖ 程序查询1/0接口的基本组成
 - **≻**Status Register
 - Data Register (Input Register, Output Register)
 - **≻**Address Selected Logic
 - ➤ Bus Interface Logic
- ❖ 程序查询1/0方式的特点
 - ▶I/O操作由CPU直接完成(通过执行I/O指令完成)
 - ▶外设速度慢,CPU速度快,在外设准备过程中,CPU处 在不断的查询之中,极大地浪费了CPU的性能。
 - ▶外设与CPU完全串行工作。CPU效率低。



例题

- ❖ 在程序查询方式的I/0系统中,假设不考虑处理时间,每一次查询操作需要100个时钟周期,CPU的时钟频率为50Mhz,现有鼠标和硬盘两个设备,而且CPU必须每秒对鼠标进行30次查询; 硬盘以32位字长为单位传输数据,即每32位被CPU查询一次,传输率为2MBps。求CPU对这两个设备查询所花费的时间比率,由此可得到什么结论?
- ❖ 每秒内CPU的时钟周期数: 1/(1/50Mhz) = 50 X 106个
- ❖ 对鼠标查询,每秒所需时钟周期数:30 X 100个 相应的时间比率: (30 X 100) / (50 X 10⁶) = 0.006%
- ❖ 对硬盘查询,每秒所需时钟周期数: (2MB/4B) X 100个 相应的时间比率: ((2MB/4B) X 100) / (50 X 10⁶) = 100%

第九讲 总线与I/0

- 一、总线
- 二、I/O接口
- 三、程序查询I/O方式
- 四、中断与中断I/O方式
- 五、DMA I/O方式
- 六、I/O通道




4.1 中断与中断I/0方式

❖ 中断的概念

》概念:机器出现紧急事务,CPU不得不停下当前正在执行的程序,转去处理紧急事务,事务处理完后,继续执行被中断的程序

▶作用: 主机与外设并行、实时处理和过程控制、硬件故障处理、多道程序和分时操作

- >一般情况下,中断是随机的
- >主程序:被中断的程序
- >中断服务子程序:处理中断事务的程序
- ▶中断向量:中断服务子程序的入口地址
- ▶中断向量表:保存所有中断向量的内存 区域,一般固定。



4.1 中断与中断1/0方式

❖引起中断的因素(中断源)

- ▶人为设置的中断: 自愿中断,可重复
- ▶程序性事故:如溢出、除"零"等
- ▶硬件故障:如电源掉电、磁盘损坏
- ▶I/O操作: I/O设备准备就绪,请求操作
- ▶外部事件: 如键盘操作

❖中断源分类

- ▶不可屏蔽中断: CPU不能不响应;
- ▶可屏蔽中断: 若中断源被屏蔽, CPU不响应

❖中断的分类

- ▶非屏蔽中断与可屏蔽中断
- >程序中断与简单中断
- >硬中断与软中断(软中断不是真正的中断)



4.1 中断与中断1/0方式

❖ 中断系统需要解决的主要问题

- ▶各中断源如何向CPU提出中断请求
- ▶当多个中断源同时提出中断请求时,中断系统如何确定优 先响应哪个中断源的请求
- >CPU在什么条件、什么时候、以什么方式来响应中断
- **▶CPU**响应中断后如何保护现场
- ▶ CPU响应中断后,如何停止原程序的执行而转入中断服务程序的入口地址
- ▶中断处理结束后,CPU如何恢复现场,如何返回到原程序 的间断处
- 中断处理过程中出现新的中断申请怎么处理




❖中断请求

- ▶中断请求触发器(INTR):
 - 每个中断源配置一个中断请求触发器
 - 中断源可通过设置中断请求触发器来提出中断申请
- ▶中断请求标记寄存器:各中断源的请求触发器组成中断请求标记寄存器;

1	2	3	4		n
掉电	过热	主存读写检验错	溢出	键盘输入	打印机输出

❖中断判优逻辑

- > 中断系统任何时刻最多只能响应一个中断源的请求
- >硬件排队判优
- >软件排队判优




❖中断响应

- 》条件: 当前执行的程序允许被中断(即中断允许标志位为允许中断),不可屏蔽中断不受中断允许标志位的限制
- >时机: 当前指令执行完后,才能响应中断
- ▶方式: 在允许中断的前提下,每条机器指令的执行 周期中实际上包含一个中断周期,指令中断隐指令

❖中断处理

- >硬件自动执行中断隐指令
 - ■保护程序断点:程序计数器内容入栈;
 - 查找中断服务子程序入口地址(中断向量)送**PC**,转向中断服务子程序;
 - 关中断。
- >CPU执行中断服务子程序
 - 执行中断服务处理功能
 - 从中断服务子程序中返回:恢复程序断点,即把保存在 堆栈中的PC内容弹出送PC,接下来继续执行主程序。



❖多重中断(自学)


- >多重中断的概念
- >实现多重中断的条件
- > 中断屏蔽触发器
- > 中断屏蔽字
- > 中断屏蔽字与中断优先级的关系
- > 中断处理次序与中断屏蔽字的关系
- >多重中断的断点保护



- ❖ 中断I/0接口的基本组成
 - ➤ Data Input Register
 - Data Output Register
 - Status Register
 - Control Register
 - Address Selected Logic
 - ➤Interrupt Control Logic
 - **≻**Bus Interface Logic

❖中断1/0方式的特点

- ▶I/O操作仍然由CPU通过I/O指令完成
- ▶ 在外设准备阶段,CPU可以执行其他程序,仅在外设准备 就绪后,CPU才中断正在执行的程序,处理I/O事务
- ▶ 在外设准备阶段,CPU与外设的工作可以认为是并行的
- ▶中断I/O方式是目前最主要的I/O方式



思考题

- ❖在程序中断方式中,磁盘申请中断的优先级高于打印机。当打印机正在打印时,磁盘申请中断,试问是否要将打印机的打印操作停下来,等磁盘操作结束后,打印机才能继续打印?为什么?
- ❖ 打印操作与磁盘中断的关系
- ❖ 通常,打印机的打印动作只受打印机本身控制,与CPU无直接 关系,因此,当打印机正在打印时,即使有优先级更高的磁盘 请求中断,打印机也不会停止打印。
- ❖但是,如果CPU正在执行打印机的中断服务程序,即打印机可能正在接收数据,此时,若磁盘请求中断,CPU就要中断正在运行的打印机中断服务程序,向打印机的数据传送会受到影响

第九讲 总线与I/0

- 一、总线
- 二、1/0接口
- 三、程序查询I/O方式
- 四、中断与中断1/0方式
- 五、DMA I/O方式
- 六、1/0通道



5.1 DMA的一般概念

❖程序I/0与中断I/0的不足

- >I/O传送速度受处理器测试和给设备提供服务的速度的限制
- ▶处理器直接负责管理I/O,对于每一次I/O传送,处理器必须执 行一些指令

DMA (Direct Memory Access)

- ➤ CPU对总线的控制被临时禁止。 DMA控制器接管总线控制权, 控制数据直接在存储器与外设之间高速交换
- ➤ CPU不再介入具体的I/O操作,由 DMA控制器来负责提供存储器地址信号、读写控制信号等。
- ▶CPU与I/O设备在更大的程度上并行工作,效率更高。
- ▶DMA方式适合高速批量的数据传输,如视频显示刷新、磁盘存储系统的读写,存储器到存储器的传输等。



5.2 DMA过程

❖CPU的工作:初始化DMA控制器

- ▶设置数据传送方向:是请求读还是请求写(对存储器而言)
- ▶设置I/O接口地址: DMA操作所涉及的I/O接口的地址
- >设置存储器起始地址: 读或写存储器的起始单元地址
- >设置传送的数据数量: 传送数据的字数
- ▶ 有关中断方式的设置: DMA结束后通过中断方式请求CPU处理

❖DMA请求

▶当接口做好数据传输的准备,通过有关逻辑向CPU发出DMA请求信号

❖DMA响应

➤ CPU接到DMA请求,在当前总线周期操作结束后,暂停CPU对系统总线的控制和使用,发出DMA响应信号,并交出系统总线的控制权



5.2 DMA过程

❖DMA操作

- ▶DMA控制器接到DMA应答信号后,通过控制逻辑向系统总线发送存储器地址信号、存储器读写控制信号、 I/O接口读写控制信号等,完成一次数据传送。这些操作完全由硬件控制,一般仅需要一个总线周期,所以这种方式称为周期窃用(cycle-stealing)方式。
- ▶所有数据传送结束后,通过中断方式告知CPU进行善后处理。
- ▶ CPU仅在开始DMA操作之前和完成DMA操作之后参与 I/O处理,在DMA过程中,CPU可以运行原来的程序


5.2 DMA过程

❖DMA方式


- >周期窃取方式(单字传送方式)
 - ■每次DMA请求得到响应后,DMA控制器窃取一个总 线周期完成一次数据传送,然后释放总线。
 - ■一般适应存储器速度远高于I/O设备速度的情况。
- ▶ 停止CPU访问内存(成组传送方式)
 - 一次DMA请求得到响应后,DMA控制器完全占用总线,进行多次DMA传送,直到所有数据传送完毕才释放总线,这段时间完全停止CPU访问内存。
 - 适应高速外设与存储器交换数据的情况。

5.3 典型 D M A 控制器的结构


- ➤Counter: 长度计数器,保存传送数据的字数。
- ➤ Data Reg: 数据寄存器。
- ➤ Address Reg: 地址 寄存器,向地址总线 提供存储器地址。
- **▶DMA**控制逻辑
- >DMA状态逻辑
- ▶中断控制逻辑



5.3 典型 D M A 控制器的结构



5.4 DMA vs. 中断



- •响应时机:中断是在一条指令结束后响应;而DMA可在指令周期内的任一存取周期结束时响应
- •现场保护:中断要中断现行程序,需保护现场;而DMA不中断现行程序, 无须保护现场
- •适应场合:中断适于处理紧急或异常事件;而DMA适于传送大批数据
- •传送方式:中断需要靠程序传送数据;而DMA靠硬件传送

第九讲 总线与I/0

一、总线

二、I/O接口

三、程序查询I/O方式

四、中断与中断1/0方式

五、DMA I/O方式

六、I/O通道

6.1 通道方式及其特点

❖ 通道I/0方式的特点

- ▶通道是一种专业控制器,具有自己的指令系统 (基本上都是I/O指令)
- ▶通道执行通道程序来实现和管理I/O,CPU基本 上不需要管理I/O,CPU的效率得到更大的提高
- ▶通道程序由OS根据I/O任务的需求自动生成, 存放在存储器中,通道程序由OS管理,用户程 序执行和访问通道程序

6.2 通道分类

❖ 字节多路通道

- >通道连接多台慢速外设,通道可以同时为多台设备服务;
- >以字节为单位交叉传送各外设的数据;
- >通道的数据传输率 = 各外设的数据传输率之和。
- >不仅允许多个设备同时操作,且允许它们同时进行传输型操作

❖ 选择通道

- >通道可以连接多台高速设备,但一次只能为其中一台设备服务;
- >与一台设备的成组数据传送结束后,才能选择另一台设备;
- ▶通道数据传输率 = 一台设备的数据传输率。
- ▶一旦选择了一个外设,即使该外设没有准备好,也只能等待。

❖ 数组多路通道

- >通道可以连接多台高速外设,通道可以同时为多台设备服务;
- ▶以成组交叉的方式传送数据。
- ▶通道数据传输率 = 各设备数据传输率之和
- ▶允许多个设备同时工作,但只允许一个设备进行传输型操作,其他 设备进行控制型操作



6.2 通道分类

❖通道结构

