

第六讲 MIPS处理器设计

- 一. 处理器设计概述
- 二. MIPS模型机
- 三. MIPS单周期处理器设计
 - 1. 单周期数据通路设计
 - 2. 单周期控制器设计
 - 3. 单周期性能分析

四. MIPS多周期处理器设计

- 1. 多周期数据通路设计
- 2. 多周期控制器设计
- 3. 多周期性能分析



❖为什么不使用单周期实现方式?

- 单周期设计中,时钟周期对所有指令等长
- ▶ 而时钟周期由计算机中可能的最长路径决定,如:取数指令
- 但某些指令类型本来可以在更短时间内完成,如:跳转指令


❖多周期方案

- ▶ 将指令执行分解为多个步骤,每一步骤一个时钟周期,则指令执行 周期为多个时钟周期,不同指令的指令周期包含时钟周期数不一样
- ▶优点:
 - 提高性能:不同指令的执行占用不同的时钟周期数
 - 降低成本:一个功能单元可以在一条指令执行过程中使用多次, 只要是在不同时钟周期中(这种共享可减少所需的硬件数量)



❖多周期数据通路设计总体考虑

- ▶普林斯顿结构: 指令和数据使用同一个存储器
- ▶共享一个ALU:
 - R型指令算术逻辑运算、取指令后形成PC+4新值、及Beq指令转向地址计算(PC+Signext(imm16)<<2),都在ALU中完成
- ▶时钟同步方法:
 - 一个时钟周期内,信号总是从一个状态单元,经过组合逻辑处理后, 传送到另一个状态单元
 - 指令每一步的执行,总是从前一个状态单元接收输入,经过功能单元 处理,在下一个时钟周期触发沿将结果写入下一个状态单元
 - 因此,数据通路中需要增加一个或多个寄存器,以保存指令各执行步骤形成的结果(输出值),以便在指令的后续时钟周期内继续使用



- >组合逻辑操作时钟周期内完成;
- ▶ 所有信号在时钟周期内从状态单元1经组合逻辑传送到状态单元2。
- > 时钟信号上跳沿同步

1. R型指令多周期分析

 Op
 Rs
 Rt
 Rd
 Shamt
 Func

 (31-26)
 (25-21)
 (20-16)
 (15-11)
 (10-6)
 (5-0)

 $ightharpoonup R[rd] \leftarrow R[rs] \frac{op}{op} R[rt]$

步骤	RTL描述	执行部件	备注
取指令	IR ← M[PC] PC ← PC + 4	存储器 ALU	增加一个寄存器保 存指令: IR
读寄 存器	A ← R[IR[25:21]] B ← R[IR[20:16]]	寄存器堆	增加两个寄存器保 存读取的数据R[rs] 和R[rt]: A、B
计算	ALUOut ← A op B	ALU	增加一个寄存器保 存ALU结果: ALUOut
写寄 存器	R[IR[15:11]] ← ALUOut	寄存器堆	完成寄存器 数据写入

2. Lw指令多周期分析

Op (31-26) Rs Rt (25-21) (20-16)

16 bit Address or Immediate (15-0)

ightharpoonup R[rt] \leftarrow M[*R[rs]* + signext(imm16)]

步骤	RTL描述	执行部件	备注
取指令	IR ← M[PC] PC ← PC + 4	存储器 ALU	指令寄存器IR用于 保存读取的指令
读寄 存器	A ← R[IR[25:21]]	寄存器堆	寄存器A保存从读 取的数据R[rs]
计算 地址	ALUOut ← A + signext(IR[15:0])	ALU	ALUOut保存计算 得到的内存地址
访问存 储器	DR ← M[ALUOut]	存储器	増加一个寄存器保 存数据:DR
写寄 存器	R[IR[20:16]] ← DR	寄存器堆	完成寄存器 数据写入

3. Sw指令多周期分析

Op Rs Rt 16 bit Address or Immediate (31-26) (25-21) (20-16) (15-0)

 $\qquad \qquad \mathsf{M}[R[rs] + signext(imm16)] \leftarrow \mathsf{R}[rt]$

步骤	RTL描述	执行部件	备注
取指令	IR ← M[PC] PC ← PC + 4	存储器 ALU	指令寄存器IR用于 保存读取的指令
读寄 存器	A ← R[IR[25:21]]	寄存器堆	寄存器A保存从读 取的数据R[rs]
计算 地址	ALUOut ← A + signext(IR[15:0])	ALU	ALUOut保存计算 得到的内存地址
访问存 储器	M[ALUOut] ← R[IR[20:16]]	存储器	把数据R[rt]写入存 储器

4. Beq指令多周期分析

Op Rs Rt 16 bit Address or Immediate (31-26) (25-21) (20-16) (15-0)

- ♦ If ((R[rs] R[rt])==0) then PC ← PC + 4 + signext(imm16)<<2 else PC ← PC + 4
- ◆ 问题: ALU 要完成 *PC* +4 , *PC* + *signext(imm16)*<<2 , *R[rs] R[rt]* 三次运算操作,需要在三个不同时钟周期内实现,如何合理安排?

步骤	RTL描述	执行部件	备注
取指令	IR ← M[PC] PC ← PC + 4	存储器 ALU	第一周期后 PC+4 完成,PC为新值
读寄存 器 /计 算转向 地址	$A \leftarrow R[IR[25:21]]$ $B \leftarrow R[IR[20:16]]$ ALUout $\leftarrow PC + Signext[IR[15:0]] << 2$	寄存器堆 ALU	ALU计算转向目标 地址,保存于 ALUOut
完成 转移	if (A − B == 0) then PC ← ALUOut	ALU	ALU做减法,结果 不写入ALU,PC 修改是一条件操作


❖指令数据通路综合(R型指令、Lw、Sw、Beq)

步骤	R型指令	Lw指令	Sw指令	Beq指令			
取指令		IR ← M[PC] ALU完成加法 PC ← PC + 4← 结果送PC					
读寄存器 /译码		$A \leftarrow R[IR[25:21]]$ $B \leftarrow R[IR[20:16]]$ $ALUOut \leftarrow PC + Signext[IR[15:0]] << 2$					
计算	ALUOut←A op B	ALUOut ← A + If (A - B==0) then Signext(IR[15:0]) PC ← ALUout					
R型完成/ 访问内存	R[IR[15:11]] ← ALUOut	DR ← M[ALUOut]					
写寄 存器		R[IR[20:16]] ←DR					


❖指令数据通路综合(R型指令、Lw、Sw、Beq)

步骤	R型指令	Lw指令	Sw指令	Beq指令			
取指令		$\begin{array}{c} IR \leftarrow M[PC] \\ PC \leftarrow PC + 4 \end{array}$					
读寄存器 /译码	A ← R[IR[25:21]] B ← R[IR[20:16]] ALUOut ← PC + Signext[IR[15:0]]<<2						
计算	P6 ALU0ut ← A op B	ALUOut ← A Signex	If (A-B==0) the. PC ← ALUout				
R型完成/ 访问内存	P7 R[IR[15:11]] ← ALUOut	DR ← M[ALUOut]	P5 M[ALUOut] ← B				
写寄 存器		R[IR[20:16]] ←DR					


- 1. 多周期数据通路构建(P0)
 - ◆ IR ← M[PC]
 - **PC** ← PC + 4




- 2. 多周期数据通路构建(P1)
 - \bullet A \leftarrow R[IR[25:21]], B \leftarrow R[IR[20:16]]
 - **♦** ALUOut ← *PC* + *Signext[IR[15:0]]*<<2



- 3. 多周期数据通路构建(P2)
 - ◆ ALUOut ← A + Signext[IR[15:0]]




- 4. 多周期数据通路构建(P3)
 - ◆ DR ← M[ALUOut]




5. 多周期数据通路构建(P4)

◆ R[IR[20:16]] ←DR




- 6. 多周期数据通路构建(P5)
 - M[ALUOut]← B




7. 多周期数据通路构建(P6)


◆ AUOut ← A op B



8. 多周期数据通路构建(P7)




- 9. 多周期数据通路构建(P8)
 - If (A-B==0) then PC ← ALUout



10.多周期数据通路构建

◆ 存在多个输入源的,需要增加多路选择器MUX




加入多路选择MUX

4.1 MIPS多周期数据通路实现

❖MIPS的多周期数据通路

- ▶PC: 输入端多路选择(2选1)
- ▶存储器: 地址输入端多路选择(2选1)
- ▶ALU: 输入A端多路选择(2选1),输入B端多路选择(4选1)
- ▶寄存器堆: 写地址输入端(2选1), 写数据输入端(2选1)




■增加J指令(转移)通路

Op (31-26) 26 bit Address (for Jump Instruction) (25-0)

➤ PC+ PC+4 [31:28] || add26<<2

步骤	R型指令	Lw指令	Sw指令	Beq指令	J指令				
取指令		IR ← M[PC] PC ← PC + 4							
读寄存器/译码		$A \leftarrow R[IR[25:21]]$ $B \leftarrow R[IR[20:16]]$ $ALUOut \leftarrow PC + Signext[IR[15:0]] < < 2$							
计算	ALUOut ← A op B		ALUOut ← A + Signext(IR[15:0])		PC ← PC[31:28] IR[25:0]<<2				
R型完 成/访 问内存	R[IR[15:11]] ←ALUOut	DR ← M[ALUOut] M[ALUOut] ← B							
写寄 存器		R[IR[20:16]] ←DR							

4.1 MIPS多周期数据通路实现





第六讲 MIPS处理器设计


- 一. 处理器设计概述
- 二. MIPS模型机
- 三. MIPS单周期处理器设计
 - 1. 单周期数据通路设计
 - 2. 单周期控制器设计
 - 3. 单周期性能分析

四. MIPS多周期处理器设计

- 1. 多周期数据通路设计
- 2. 多周期控制器设计
- 3. 多周期性能分析



❖ 数据通路控制信号设计



❖数据通路控制信号

▶ALU独立控制单元ALUcontrol

■ 输入: 主控生成的ALUop, 字段Func (指令5:0位)


■ 输出: ALU运算控制 ALU operation (4位)

ALUOp指明ALU运算类型


●00: 访存指令所需加法

●01: beq指令所需减法

●10: R型指令功能码决定



4.2 多周期控制器设计——完整数据通路与控制信号



多周期通路控制信号

控制信号	失效时作用	有效时作用
RegDst	寄存器堆写入端地址来选择Rt字段	寄存器堆写入端地址选择Rd字段
RegWrite	无	把数据写入寄存器堆中对应寄存器
ALUSrcA	ALU输入A端选择PC	ALU输入A端选择寄存器A
MemRead	无	存储器读数据(输出)
MemWrite	无	存储器写数据(输入)
MemtoReg	寄存器堆写入端数据选择ALUOut	寄存器堆写入端数据选择DR
IorD	存储器地址输入选择PC	存储器地址输入选择ALUOut
IRWrite	无	存储器输出(指令)写入IR
PCWrite	无	PC写入,PC输入源由PCSrc选择
PCWriteCond	无	如ALU的Zero端输出有效,则PC写入, 输入源由PCSrc选择(Beq指令)




多周期通路控制信号(续)

控制信号	取值 (二进制)	作用		
	00	ALU执行加法		
ALUOp	01	ALU执行减法		
	10	ALU操作由Func字段(IR[5:0])决定		
	00	ALU输入端B数据源选择寄存器B		
ALUSrcB	01	ALU输入端B数据源选择常数4		
ALUSICB	10	ALU输入端B选择符号扩展输出(Signext(imm16))		
	11	ALU输入端B选择移位器输出(Signext(imm16)<<2)		
00 PC输入源选择ALU输出(取指阶段,		PC输入源选择ALU输出(取指阶段,PC+4)		
PCSrc	01	PC输入源选择寄存器 ALUOut(Beq指令)		
	10	PC输入源选择转移地址 PC[31:28] IR[25:0]<<2(j指令)		

❖ALU控制单元

- ▶输入:
 - 指令的Func字段(指令5:0位)
 - 由主控单元生成的 ALUOp
- **ALUOp**指明ALU的运算类型
 - 00: 访存指令所需的加法
 - 01: beq指令所需的减法
 - 10: R型指令功能码字段决定



指令	Func字段	ALUop	ALU运算类型	ALU operation
Lw	XXXXXX	00	加	0010
Sw	XXXXXX	00	加	0010
Beq	XXXXXX	01	减	0110
Add	100 000	10	加	0010
Sub	100 010	10	减	0110
And	100 100	10	与	0000
Or	100 101	10	或	0001

多周期数据通路汇总

时钟 周期	R型指令	Lw指令	Sw指令	Beq指令	J指令			
TC1		$\begin{array}{c} \text{IR} \leftarrow \text{M[PC]} \\ \text{PC} \leftarrow \text{PC} + 4 \end{array}$						
TC2	P1 A ← R[IR[25:21]], B ← R[IR[20:16]] ALUOut ← PC + Signext[IR[15:0]]<<2							
TC3	P6 ALUOut ← A op B	P2 ALUOut ← A + Signext(IR[15:0])		P8 If (A-B==0) then PC ← ALUout	P9 PC ← PC[31:28] IR[25:0]<<2			
TC4	P7 R[IR[15:11]] ←ALUOut	DR ← M[ALUOut] M[ALUOut] ← B						
TC5		P4 R[IR[20:16]] ← DR						

- 1. 数据通路控制信号状态(P0, 所有指令TC1)
 - \bullet IR \leftarrow M[PC]
 - ◆ PC ← PC + 4

通路部件	存储器 地址 MUX	存储器	IR	ALU-A 端MUX	ALU-B 端MUX	ALU	PC输入 端MUX	PC
操作	选择PC	读出	写入	选择PC	常数4	加	选择ALU	写入
控制信号状态	lorD=0	MemRead	IRWrite	ALUSrcA = 0	ALUSrcB = 01	ALUOp = 00	PCSrc = 00	PCWrite

状态STO:

- MemRead有效
- IRWrite有效
- PCWrite有效
- lorD = 0

- ALUSrcA = 0
- ALUSrcB = 01
- ALUOp = 00
- **PCSrc** = 00



- 2. 数据通路控制信号状态(P1, 所有指令TC2)
 - \bullet A \leftarrow R[IR[25:21]], B \leftarrow R[IR[20:16]]
 - **♦** ALUOut ← PC + *Signext[IR[15:0]]*<<2

通路 部件	寄存器堆	ALU-A端MUX	ALU-B端MUX	ALU
操作	无	选择PC	选择 移位器	加
控制 信号 状态	无	ALUSrcA = 0	ALUSrcB = 11	ALUOp = 00

状态ST1:

- ALUScrA = 0
- ALUSrcB = 11
- ALUOp = 00

- 3. 数据通路控制信号状态(P2, Lw/Sw指令TC3)
 - **♦** ALUOut ← A + *Signext(IR[15:0])*

通路 部件	ALU-A端MUX	ALU-B端MUX	ALU
操作	选择寄存器A	选择 符号扩展	加
控制 信号 状态	ALUSrcA = 1	ALUSrcB = 10	ALUOp = 00

状态ST2:

- ALUScrA = 1
- ALUSrcB = 10
- ALUOp = 00



- 4. 数据通路控制信号状态(P3, Lw指令TC4)
 - ◆ DR ← M[ALUOut]

通路 部件	存储器地址端 MUX	存储器	数据寄存器DR
操作	选择ALUOut	读出	写入
控制 信号 状态	IorD = 1	MemRead	无

状态ST3:

- lorD = 1
- MemRead有效



- 5. 数据通路控制信号状态(P4, Lw指令TC5)
 - ◆ R[IR[20:16]] ← DR

通路 部件	寄存器堆写 地址MUX	寄存器堆写 数据MUX	寄存器堆
操作	选择Rt	选择DR	写入
控制 信号 状态	RegDst = 0	MemtoReg = 1	RegWrite

状态ST4:

- RegDst = 0
- MemtoReg = 1
- RegWrite有效



- 6. 数据通路控制信号状态(P5, Sw指令TC4)
 - M[ALUOut] ← B

通路 部件	存储器 地址MUX	存储器	
操作	选择ALUOut	写入	
控制 信号 状态	IorD = 1	MemWrite	

状态ST5:

- IorD = 1
- MemWrite有效



- 7. 数据通路控制信号状态(P6, R型指令TC3)
 - ◆ ALUOut ← A op B

通路 部件	ALU-A端MUX	ALU-B端MUX	ALU
操作	选择 寄存器A	选择 寄存器B	根据Func字段 运算
控制 信号 状态	ALUSrcA = 1	ALUSrcB = 00	ALUOp = 10

状态ST6:

- ALUScrA = 1
- ALUSrcB = 00
- ALUOp = 10



- 8. 数据通路控制信号状态(P7,R型指令TC4)
 - ◆ R[IR[15:11]] ← ALUOut

通路 部件	寄存器堆写 地址MUX	寄存器堆写 数据MUX	寄存器堆
操作	选择Rd	选择ALUOut	写入
控制 信号 状态	RegDst = 1	MemtoReg = 0	RegWrite

状态ST7:

- RegDst = 1
- MemtoReg = 0
- RegWrite有效



- 9. 数据通路控制信号状态(P8,Beq指令TC3)
 - ♦ If (A-B==0) then $PC \leftarrow ALU$ out

通路 部件	ALU-A端 ALU-B端 MUX		ALU	PC输入端 MUX	PC	
操作	选择 寄存器A	选择 寄存器B	减	选择 ALUOut	有条件写入	
控制信号状态	ALUSrCA = 1	ALUSrcB = 00	ALUOp = 01	PCSrc = 01	PCWriteCond	

状态ST8:

- ALUSrcA = 1
- ALUSrcB = 00
- ALUOp = 01

- PCSrc = 01
- PCWriteCond有效



10.数据通路控制信号状态(P9, J指令TC3)

◆ PC ← PC[31:28] || IR[25:0]<<2


通路 部件	PC输入端MUX	PC	
操作	选择转移地址	写入	
控制 信号 状态	PCSrc = 10	PCWrite	

状态ST9:

- PCScr = 10
- PCWrite有效



4.2 多周期控制器设计——主控单元



多周期 主控单元 有限状态图


4.2 多周期控制器设计——主控制单元

❖ 有限状态机FSM

- ➤ ST0、ST1等10个状态
- ▶ 状态编码用4位二进制表示, 如S₃S₂S₁S₀=0110表示ST6
- ▶次态用NS₃NS₂NS₁NS₀表示

❖ 摩尔型FSM

- ▶ 控制信号输出仅取决于当前 状态
- ▶次态由现态和当前输入(IR)
 寄存器中6位操作码)决定



4.2 多周期控制器设计——主控制单元

❖ 控制信号逻辑示例 控制信号仅和当前状态有关

$$PCWrite = ST0 + ST9$$


$$= \overline{S_3} \overline{S_2} \overline{S_1} \overline{S_0} + S_3 \overline{S_2} \overline{S_1} S_0$$

$$ALUSrcA = ST 2 + ST 6 + ST 8$$

$$= \overline{S_3} \overline{S_2} S_1 \overline{S_0} + \overline{S_3} S_2 S_1 \overline{S_0} + S_3 \overline{S_2} \overline{S_1} \overline{S_0}$$

$$RegWrite = ST4 + ST7$$

$$= \overline{S_3}S_2\overline{S_1}\overline{S_0} + \overline{S_3}S_2S_1S_0$$



4.2 多周期控制器设计——主控制单元

❖ 次态信号逻辑: 次态输出与当前状态和当前输入(Opcode)相关

次态信号真值表


当前状态输入 S₃S₂S₁S₀	操作码输入 (Op ₅ Op ₄ Op ₃ Op ₂ Op ₁ Op ₀)	次态输出 NS₃NS₂NS₁NS₀
0000 (ST0)		0001 (ST1)
0001 (ST1)	100011 (lw指令)	0010 (ST2)
0001 (ST1)	101011 (sw指令)	0010 (ST2)
0001 (ST1)	000000 (R型指令)	0110 (ST6)
0001 (ST1)	000100 (Beq指令)	1000 (ST8)
0001 (ST1)	000010 (J指令)	1001 (ST9)
0010 (ST2)	100011 (lw指令)	0011 (ST3)
0010 (ST2)	101011 (sw指令)	0101 (ST5)
0011 (ST3)		0100 (ST4)
0110 (ST6)		0111 (ST7)
ST4, ST5, ST7, ST8, ST9		0000 (ST0)

$$NS_{3} = STI(Beq + J)$$

$$= \overline{S_{3}S_{2}S_{1}}S_{0}(\overline{Op_{5}Op_{4}Op_{3}Op_{2}Op_{1}Op_{0}} + \overline{Op_{5}Op_{4}Op_{3}Op_{2}Op_{1}Op_{0}})$$



多周期控制器设计 —— 主控单元 + ALU控制单元




多周期控制器设计——主控单元

多周期数据通路汇总

时钟 周期	R型指令	Lw指令	Sw指令	Beq指令	J指令		
TC1	$\begin{array}{c} \text{IR} \leftarrow \text{M[PC]} \\ \text{PC} \leftarrow \text{PC} + 4 \end{array}$						
TC2	A \leftarrow R[IR[25:21]], B \leftarrow R[IR[20:16]] ALUOut \leftarrow PC + Signext[IR[15:0]]<<2						
TC3	ST6 ALUOut ← A op B	ALUOut ← A - Signext(ST2 H IR[15:0])	If (A-B==0) then PC ← ALUout	PC ← PC[31:28] IR[25:0]<<2		
TC4	R[IR[15:11]] ←ALUOut	DR ← M[ALUOut] ← B					
TC5		R[IR[20:16]] ← DR					

多周期控制器设计 —— 主控单元



多周期 主控单元 有限状态图


多周期控制器设计 —— 主控制单元

❖ 有限状态机FSM

- ▶ ST0、ST1等10个状态
- ▶ 状态编码用4位二进制表示, 如S₃S₂S₁S₀=0110表示ST6
- ▶次态用NS₃NS₂NS₁NS₀表示

❖ 摩尔型FSM

- ▶ 控制信号输出仅取决于当前 状态
- ▶次态由现态和当前输入(IR)寄存器中6位操作码)决定





第六讲 MIPS处理器设计

- 一. 处理器设计概述
- 二. MIPS模型机
- 三. MIPS单周期处理器设计
 - 1. 单周期数据通路设计
 - 2. 单周期控制器设计
 - 3. 单周期性能分析

四. MIPS多周期处理器设计

- 1. 多周期数据通路设计
- 2. 多周期控制器设计
- 3. 多周期性能分析



4.3 多周期性能分析

❖ 假设主要功能单元的操作时间

▶ 存储器 : 200ps

➤ ALU : 100ps

➤ 寄存器堆: 50ps

▶ 多路复用器、控制单元、PC、符号扩展单元、线路没有延迟

各类指令执行时间

HAZIN CHAIA.AIA						
步骤	R型指令	Lw指令	Sw指令	Beq指令	J指令	执行 时间
取指令		IR ← M[PC], PC ← PC + 4				
读寄存器/译码		A ← R[IR[25:21]], B ← R[IR[20:16]] ALUOut ← PC + Signext[IR[15:0]]<<2				
计算	ALUOut ← A op B	ALUOut ← A+ Signext(IR[15:0])		If (A-B==0) then PC ← ALUout	PC ← PC[31:28] IR[25:0]<<2	100ps
R型完成/ 访问内存	R[IR[15:11]] ← ALUOut	DR ← M[ALUOut]	M[ALUOut] ← B			200ps
写寄 存器		R[IR[20:16]] ← DR				50ps

❖时钟周期

▶ 时钟周期取各步骤中最长的时间: 200ps

各类指令执行时间

时钟 周期	R型指令	Lw指令	Sw指令	Beq指令	J指令	周期 时间
TC1		$IR \leftarrow M[PC], PC \leftarrow PC + 4$				
TC2		A ← R[IR[25:21]], B ← R[IR[20:16]] ALUOut ← PC + Signext[IR[15:0]]<<2				
TC3	ALUOut ← A op B	ALUOut ← Signe	- A + ext(IR[15:0])	If (A-B==0) then PC ← ALUout	PC ← PC[31:28] IR[25:0]<<2	200ps
TC4	R[IR[15:11]] ← ALUOut	DR ← M[ALUOut]	M[ALUOut] ← B			200ps
TC5		R[IR[20:16]] ← DR				200ps

4.3 多周期性能分析

❖各型指令所需的时钟周期数和时间

➤ R型指令: 800ps

➤ lw指令 : 1000ps

➤ sw指令 : 800ps

➤ beq指令 : 600ps

➤ j指令 : 600ps

❖假设指令在程序中出现的频率

➤ lw指令 : 25%

➤ sw指令 : 10%

➤ R型指令: 45%

➤ beq指令: 15%

▶ j指令 : 5%

❖则一条指令的平均CPI

> 5*25%+4*10%+4*45%+3*15%+3*5% = 4.05

❖一条指令的平均执行时间:

> 1000*25%+800*10%+800*45%+600*15%+600*5% = 810ps

