3525 总结

nan'sir

SG3525

电压调节芯片 SG3525 具体的内部结构如图 1 所示。其中,脚 16 为 SG3525 的基准电压源输出,精度可以达到($5.1\pm1\%$)V,采用了温度补偿,而且设有过流保护电路。脚 5 ,脚 6 ,脚 7 内有一个双门限比较器,内电容充放电电路,加上外接的电阻电容电路共同构成 SG3525 的振荡器。振荡器还设有外同步输入端(脚 3)。脚 1 及脚 2 分别为芯片内误差放大器的反相输入端、同相输入端。该放大器是一个两级差分放大器,直流开环增益为 70dB 左右。根据系统的动态、静态特性要求,在误差放大器的输出脚 9 和脚 1 之间一般要添加适当的反馈补偿网络。




图 1 3525 内部引脚和框图

- 1. 下面分别阐述其各部分功能:
- a 基准电压源: 基准电压源是一个三端稳压电路 ,其输入电压 V_{CC} 可在($8 \sim 35$) V 内变化 ,通常采用+15V ,其输出电压 V_{ST} = 5.1V ,精度±1% ,采用温度补偿 ,作为芯片内部电路的电源 ,也可为芯片外围电路提供标准电源 ,向外输出电流可达 400mA ,没有过流保护电路。
- b 振荡电路:由一个双门限电压均从基准电源取得 ,其高门限电压 $V_H=3.9V$ 低门限电压 $V_L=0.9V$,内部横流源向 C_T 充电 , 其端压 V_C 线性上升 ,构成锯齿波的上升沿 ,当 $V_C=V_H$ 时比较器动作 ,充电过程结束 ,上升时间 t_1 为:

$$t_1 = 0.67 R_T C_T$$

比较器动作时使放电电路接通, C_T 放电, V_C 下降并形成锯齿波的下降沿,当 $V_C = V_L$ 时比较器动作,放电过程结束,完成一个工作循环,下降时间间 t_2 为:

$$t_2 = 1.3 R_D C_T$$

注意:此时间即为死区时间

锯齿波的基本周期 T 为:

$$T = t_1 + t_2 = (0.67R_T + 1.3R_D)C_T$$

因为 $R_D \ll R_T \Rightarrow t_2 \ll t_1$

由上可见锯齿波的上升沿远长于下降沿,因此上升沿作为工作沿,下降沿作为回扫沿。

- C 误差放大器:由两级差分放大器构成,其直流开环放大倍数为 80dB 左右,电压反馈信号 uf 从端子 1 接至放大器反相输入端,放大器同相输入端接基准电压。该误差放大器共模输入电压范围是 1.5V-5.2V。
- d PWM 信号产生及分相电路: 比较器的反相端接误差放大器的输出信号 u。, 而振荡器的输出信号 u。则加到比较器的同相输入端,比较器的输出信号为 PWM 信号, 该信号经锁存器锁存, 分相电路由二进制计数器和两个或非门构成, 其输入

信号为振荡器的时钟信号,并用时钟信号的前沿触发,输出为频率减半的互补方波,这些方波和 PWM 信号输入到或非门逻辑电路。其结果是,所有的输入为负时,输出为正。这样 P_1 、 P_2 的输出每半周期交替为正,其宽度和 PWM 信号的负脉冲相等。脉冲很窄的时钟信号输入到逻辑或非门电路,可使两个门的输出同时有一段低电平,以产生死区时间。

e 脉冲输出级电路:输出末级采用推挽输出电路,驱动场效应功率管时关断速度更快.11 脚和 14 脚相位相差 1800,拉电流和灌电流峰值达 200mA。由于存在开闭滞后,使输出和吸收间出现重迭导通。在重迭处有一个电流尖脉冲,起持续时间约为 100ns。可以在 13 脚处接一个约 0. luf 的电容滤去电压尖峰。

2 工作过程分析





图 2 3525 各点工作波形

直流电源从 15 脚引入分为两路: 一路加到或非门;另一路送到基准电压稳压器的输入端,产生 5.1 士 1%V 的内部基准电压。+5.1V 再送到内部(或外部)电路的其他元件作为电源。



震荡电容一端接至 5 脚,另一端直接接至地端(其取值范围为 0.001, u F 到 0.1 u F),震荡电阻一端接至 6 脚,另一端直接接至地端。振荡电路分两路输出。



最后一点是关于保护电路,直接拉低10脚,其实也可以拉低8脚,这样有好处也有坏处,自己琢磨吧。贴一张实际电路图。希望对大家有帮助。

