大模型推理GEMM的访存带宽性能优化

1.引言

2.非首字涉及算法简介

2.1 算子5

2.2 算子2

3.预研

3.1 B矩阵

3.1.1 为了探索DMA引擎与HBM通道映射对应的访存模式下，各例子的访存带宽情况，我们做了以下工作...

3.1.1.1 rt_dma_iget_stride在怎样的：B_size，stride，通道映射组合 下能达到最高带宽 313 GB/s

3.1.1.2 当参与dma阶段从核数不足整倍行或不足整行时的带宽情况，原因：实际的大模型shape限制...

3.1.1.3 每次dma的size大小对带宽的影响

3.1.1.4 不同行/列 是否有较大的性能差异

3.1.1.5 单通道峰值带宽

3.1.1.6 各级路由、网络拥塞分析

3.1.1.7 降频对DMA的影响

3.1.1.8 细致分析

3.2 A矩阵

4.Linear_ACE_V1整体设计

4.1 伪代码

4.2 理论分析

4.3 核心流水段

4.4 指令流水线优化

4.5 C 矩阵写回优化

4.6 LDM Bank优化

4.7 Linear_ACE_V1极限性能表现

5.优化表现

5.1 单算子表现

5.1.1 算子2真实数据举例 QWEN-72B

5.1.2 算子5真实数据举例 QWEN-72B

Taichu Platform - 邢远杰(35785195)

5.2 端到端表现

5.2.1 端到端数据举例 QWEN-72B

参考资料

分享来源：大模型推理算子组 TecoLMK

1.引言

在大模型推理中，像GPT（Generative Pre-trained Transformer）这类自回归模型（Autoregressive Models）中，通常被分为 prefill （首字）与 generate （非首字）阶段。

prefill特点：compute bound

generate特点：I/O bound

2.非首字涉及算法简介

2.1 算子5

以典型场景SwiGLU为例，FFN算子计算公式：

W1 = [hidden_size, intermediate_size]

W2 = [hidden_size, intermediate_size]

W3 = [intermediate_size, hidden_size]

output = down_proj(act_fn(gate_proj(input, W1)) * up_proj(input, W2), W3)

2.2 算子2

Attention算子的输入为一个input向量，

输出为一个output向量，计算公式：

Q = input * Wq

K = input * Wk

V = input * Wv


attention_out = Attention(Q, K, V)

output = attention_out * Wproj

3.预研

3.1 B矩阵

逻辑图：



3.1.1 为了探索DMA引擎与HBM通道映射对应的访存模式下，各例子的访存带宽情况，我们做了以下工作：

3.1.1.1 rt_dma_iget_stride在怎样的：B_size，stride，通道映射组合 下能达到最高带宽 313 GB/s

BW	dma_mapping（部分）
301.259409 GB/s	: 1: 3: 5: 6: 4: 2: 7: 0:
300.665794 GB/s	: 3: 0: 5: 7: 1: 4: 6: 2:

300.962309 GB/s	: 1: 6: 3: 5: 2: 0: 7: 4:

3.1.1.2 当参与dma阶段从核数不足整倍行或不足整行时的带宽情况，原因：实际的大模型shape限制，会出现只有部分核能分到数据

虽说此时是残缺阵列，但同等规模 313GB/s的访存模式，任然优于原来 250GB/s 的访存模式

3.1.1.3 每次dma的size大小对带宽的影响

b_num	dma_slice_num	per_dma_size	LDM_malloc	throughput
128	1	0.2500 KB	0.2500 KB	37.355542 GB/s
128	1	0.5000 KB	0.5000 KB	71.591933 GB/s
128	1	1.0000 KB	1.0000 KB	133.868930 GB/s
128	1	2.0000 KB	2.0000 KB	233.079237 GB/s
128	1	4.0000 KB	4.0000 KB	301.030238 GB/s
128	1	8.0000 KB	8.0000 KB	313.136889 GB/s

3.1.1.4 不同行/列 是否有较大的性能差异

有差异但不大，主要体现在dma engine与HBM的距离

3.1.1.5 单通道峰值带宽

```
[Info] dma_slice_num = 20
[Info] HBM sdaaMalloc size = 0.000153 GB
[Info] per_core_dma_size = 8.0000 KB
[Info] ldm_per_core_size = 160.0000 KB
[Info] b_bum = 64
[Info] stride_num = 64
[Info] throughput:47.827197 GB/s
```

3.1.1.6 各级路由、网络拥塞分析

两级路由，与Mesh网络在不同case都存在不同程度的拥塞

3.1.1.7 降频对DMA的影响

2.5Ghz，2.36Ghz不会受到影响，2.0Ghz会受到影响

3.1.1.8 细致分析

详情见：http://wiki.tecorigin.net/pages/viewpage.action?pageId=73074277

最终我们采用：

b_size = 256

stride = 2048

per_dma_size = 8KB


dma引擎与HBM通道顺序映射的访存组合

b_num	stride_num	dma_slice_num	per_dma_size	LDM_malloc	throughput	dma_mapping
128	1024	1	8.0000 KB	8.0000 KB	313.136889 GB/s	0: 1: 2: 3: 4: 5: 6: 7

对应到真实的B矩阵即： 一次拿 N_32 * K_32_4 * 2B = 8192 B

B MM_ACE_V1: [K,N] dma_mode：250 GB/s

Taichu Platform - 邢远杰(35785195)



一个大块 32 * 32 * 4

一次拿一个大块


大块间HBM连续

一个小块为：32 * 32

每个小块HBM连续(即RowMajor)

B Linear_ACE_V1: 即适配新访存模式的排布 dma_mode: 313GB/s

Taichu Platform - 邢远杰(35785195)



3.2 A矩阵

记old_version：MM_ACE_V1为P0，new：Linear_ACE_V1为P1 这里的P为：pattern 的缩写

A矩阵为[M，N] --> RowMajor [始终为此排布]

P0 --> 每次拿 M_ACE_K_32_4 去访存A

p1 --> 每次拿 M_ACE_K_128 去访存A

那么这两种访存对应到代码中即为：

P1 与 P0 的访存量相同

P1 比 P0 广播次数少，拥塞少(体现在SPE阵列Mesh横纵向网络)


P1 带来的一个问题就是 在后续进行 ACE计算时，会涉及到ACE_WEST_STRIDE，而P0不会涉及到。

但我们进一步实验发现， ACE_WEST_STRIDE的与否并不会影响ACE的性能

Taichu Platform - 邢远杰(35785195)

为什么原来采取P0？： https://taichu-platform.yuque.com/yh44or/or6buw/tlbavvw71ql5iiu6

4.Linear_ACE_V1整体设计



4.1 伪代码

```
DMA GET A // reuse in next Linear

prefetch first A by rma
prefetch first B by dma
core loop:
    prefetch next A by rma
    prefetch next B by dma
    wait previous A, B
    ace
end loop:
```

4.2 理论分析

我们以 Batch_size = 4举例，仅分析一个double buffer中的一次。

DMA B： B_block [k_128, N_32] (逻辑视角)

数据量：128 * 32 * 2B * slave_num_32= 262144 B

DMA get 时间：262144 B / 313GB/s = 837.520 ns

RMA A: A_block [4，K_128] --> RowMajor

数据量：4 * 128 * 2B = 1024 B

RMA广播时间（52GB/s per PE）：1024 B / 52 GB/s = 19.69 ns

ACE (注意ACE工作的频率是从核的半频，本例SPE频率为2.5Ghz，ACE的频率为 1.25Ghz)

north矩阵：[K_32, N_32]，共有两块物理意义上的buffer

west矩阵则：每次从LDM中加载数据

north，west，write均为异步指令

实测ACE时间在：397 ns

DMA B > ACE > RMA A

可见理论上 ACE 与 RMA A能被 DMA B完全掩盖，算子整体表现为 I/O Bound

对于 I/O Bound类型的算子，理想情况就是 算子测 API 带宽 无限接近 于 硬件实测最大访存带宽


Linear_ACE_V1 整体思路：

只要DMA B的带宽够快，因为B矩阵足够大，那么他就可以均摊其他模块的耗时，eg：DMA A，RMA 折损，ACE折损，DMA C，SWIGLU，kernel lanuch，标量计算。

表现为：DMA B带宽增加，被均摊掉的其他模块的带宽增加，整体算子带宽增加，直到逼近only DMA B的带宽。

4.3 核心流水段

二维流水：在 K维度 和 N维度 均流水。 好处：避免了流水线被打断，减少了 bubble。



4.4 指令流水线优化

ACE 为通道类指令：由流水线 P1 负责 这里的P是 pipeline 的缩写

SBOX：负责通道管理

EBOX：负责发起通道操作

MBOX：负责访存

脉动阵列存在两个北向数据缓冲区，两次北向数据会分别存放在这两个北向数据buff中。

我们可以通过 北北西西 的方式来优化指令流水线 ，该项优化相比原来 北西北西 的方式，主要就区别在指令的顺序，体现在流水线上就是进入通道指令队列的先后， 减少了流水线的停顿时间。

Taichu Platform - 邢远杰(35785195)

该项优化应用到算子5表现为：

BS	北北西西（ACE）	北西北向 (ACE)
1	50.890 (us)	50.890 (us)
2	50.940 (us)	50.960 (us)
4	50.900 (us)	52.280 (us)
8	51.480 (us)	51.750 (us)
16	52.170 (us)	54.890 (us)
32	54.130 (us)	55.580 (us)
64	57.840 (us)	58.720 (us)
128	74.780 (us)	75.010 (us)

4.5 C 矩阵写回优化


矩阵C由 ACE写出 排布为 C_BLOCK [M_ACE, N_32] --> RowMajor

虽然矩阵C的总数据量较小，但写出HBM时stride不可避免，并且写回时的 dma bsize = 32 * 2B =64B，这些因素导致矩阵C的写出带宽低于5 GB/s


已知 DMA引擎将各从核的数据请求统一拆为128B，发给PPU（protocal process unit），所有DMA请求小于128B时带宽下降明显，原因是有额外的“读取写”开销

通过对outer_weight矩阵与矩阵C做进一步重排，可以增大每次写出的bsize，进而优化写出带宽

优化后矩阵C的写出带宽提升到最低约65GB/s，（且带宽随M维度的增加而增加），在总耗时中的占比已可忽略



4.6 LDM Bank优化



LDM在从核内，和SPE频率相同

Bandwidth： 2.5Ghz * 512 bits / 8 * 2 = 320 GB/s

单port: 2.5Ghz * 512 bits / 8 = 160 GB/s ----> 实测大概在140GB/s 左右

当：M_ACE = 128

north （30.94 GB/s ）+ west （80.00 GB/s ）+ write（25.04 GB/s ） = 这时候的等效带宽已经是 135GB/s，如果再把 dma(get: 64GB/s per PE)，RMA广播（52GB/s per PE）加入 BW > 140GB/s 这时候如果不合理的划分LDM必然会发生bank conflict。

实际划分：

A：在left bank

B：在right bank

Taichu Platform - 邢远杰(35785195)

C：在right bank

此时 left bank：承受的带宽：west + RMA = 132GB/s < 140GB/s

此时right bank: 承受的带宽为：north+ write + DMA = 119 GB/s < 140GB /s

可见这种划分方式有效的避免了LDM bank conflict

该项优化应用到算子5对比不进行避免 bank conflict：

1. 在某些case上带宽体现差距最大达 39.99 GB/s
2. 在某些case上浮点计算性能差距达 4 TFLOPS 左右

4.7 Linear_ACE_V1极限性能表现

在算子5： batch_size = 4, hidden_size = 8192, inter_size = 2048

API测带宽 在 308.226 GB /s 已经很逼近 only DMA B的带宽 313 GB/s

5.优化表现

5.1 单算子表现

在算子2/5上：加速比普遍在 1.1 – 1.4 倍之间

5.1.1 算子2真实数据举例 QWEN-72B

BS	MM_ACE_V1	BW	Linear_ACE_V1	BW	加速比
1	99.38	184.98	75.19	244.48	1.3217183136
2	102.60	179.49	80.31	229.31	1.27754949
4	119.02	155.28	97.54	189.47	1.220217346729
8	149.33	124.64	124.01	150.09	1.204177082493347
16	199.26	94.72	173.77	108.62	1.1466881510042

20	243.33	78.10	217.11	87.54	1.12076827414
24	268.58	71.25	245.85	77.84	1.092454748830
30	347.35	55.66	328.60	58.83	1.057060255629 94
32	316.57	61.28	290.22	66.84	1.090793191372 06257

5.1.2 算子5真实数据举例 QWEN-72B

BS	MM_ACE_V1	BW	Linear_ACE_V1	BW	加速比
1	169.012 (us)	223.543 (GB/s)	130.043 (us)	290.531 (GB/s)	1.299664941
2	168.272 (us)	224.721 (GB/s)	131.760 (us)	286.994 (GB/s)	1.277112508
4	163.820 (us)	231.228 (GB/s)	130.523 (us)	290.216 (GB/s)	1.2551075129
8	168.760 (us)	225.236 (GB/s)	130.511 (us)	291.247 (GB/s)	1.293074819
16	171.060 (us)	223.740 (GB/s)	132.652 (us)	288.522 (GB/s)	1.289541432019
32	181.335 (us)	213.954 (GB/s)	148.818 (us)	260.703 (GB/s)	1.218500238368

5.2 端到端表现

完成全模型推理性能优化，在QWEN-72B/LLAMA2-70B/YI-34B/Baichuan2系列平均性能达到 A800 71.6 %，最大达到A800的 108%

5.2.1 端到端数据举例 QWEN-72B

bs	Teco 性能 (1k+1k, ms)	Teco 吞吐	A800端到端 (ms) (TRT)	A800吞吐 (TRT)	Teco/A800(TRT)
1	32,389.784	32.652	25,420.05	40.937	79.76%
2	34,370.288	62.477	26,611.59	79.312	78.77%
4	39,303.413	112.002	28,461.93	152.817	73.29%
8	48,477.443	188.685	44,763.37	196.583	95.98%
16	60,861.690	317.741	52,778.26	350.468	90.66%
18	65,994.532	331.210	53,836.14	391.908	84.51%
20	70,034.534	349.634	55,411.88	428.150	81.66%

参考资料

https://jalammar.github.io/illustrated-gpt2/

https://taichu-platform.yuque.com/yh44or/vecrw7/nrw6t85hbm1rh8sg

https://taichu-platform.yuque.com/yh44or/vecrw7/si9x9lhd2koztxrk

http://wiki.tecorigin.net/pages/viewpage.action?pageId=70747424#

https://taichu-platform.yuque.com/xy3e23/bhgcwt/viehpho5kdx2hm1z

http://wiki.tecorigin.net/pages/viewpage.action?pageId=5308562

http://wiki.tecorigin.net/pages/viewpage.action?pageId=5308558http://wiki.tecorigin.net/pages/viewpage.action?pageId=26085735

http://wiki.tecorigin.net/pages/viewpage.action?pageId=54137142

https://taichu-platform.yuque.com/yh44or/vecrw7/wif83nled6w4scw5

http://wiki.tecorigin.net/pages/viewpage.action?pageId=73074277