

实验二：七段显示译码器的设计

实验时间：2017年11月6日 第九周 星期一

实验者：16307130194 陈中钰 16级 计算机科学技术学院

座位号：30




指导老师：唐志强

1 实验目的

- 熟练掌握 BCD 码
- 了解并设计 BCD 7段显示译码器，熟悉引脚与显示 LED 灯的对应关系
- 为后续对时序数字钟的设计奠定基础

2 实验原理

- BCD 码0000~1010与十进制数0~9——对应；BCD 码0000~1111与十六进制数0~f——对应。其中十六进制0~9部分的显示与十进制的完全一致；之后的 a~f 为了能与数字区分开，采用 A, b, C, d, E, F 的输出方式
- BCD 7 segment display 对应关系：引脚文件中的 CA~CG 按顺序与下图中标识 a~g 的 LED 一一对应
- AN[7:0]：AN[0]~AN[7]分别与 board 上面从右往左的八个7段显示数字——对应，当 AN[i]为0时，从右往左的第 i 个7端显示有效；而且八个7段显示数字均共用 CA~CG 的引脚（后续实验实现数字钟的时候要采用动态扫描的方式才能“同时”显示不同的数字）
- board 上7段显示的 AN 以及 CA~CG 输出都是 0（低）有效的
- 真值表（输出为低有效）（这里的是显示1位十六进制数的版本，如果是只要显示1位十进制数，输入1010~1111的对应输出为XXXXXXX)



输入				输出							
D	C	B	A	a	b	c	d	e	f	g	字形
0	0	0	0	0	0	0	0	0	0	1	0
0	0	0	1	1	0	0	1	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0	2
0	0	1	1	0	0	0	0	1	1	0	3

0	1	0	0	1	0	0	1	1	0	0	4
0	1	0	1	0	1	0	0	1	0	0	5
0	1	1	0	0	1	0	0	0	0	0	6
0	1	1	1	0	0	0	1	1	1	1	7
1	0	0	0	0	0	0	0	0	0	0	8
1	0	0	1	0	0	0	0	1	0	0	9
1	0	1	0	0	0	0	1	0	0	0	A
1	0	1	1	1	1	0	0	0	0	0	b
1	1	0	0	0	1	1	0	0	0	1	C
1	1	0	1	1	0	0	0	0	1	0	d
1	1	1	0	0	1	1	0	0	0	0	E
1	1	1	1	0	1	1	1	0	0	0	F

3 实验内容

- 使用 case() 语句，在输入和输出之间建立简单明了的对应关系，而不必像器件手册一样以基本门为基础来进行描述，这样可以大大简化代码，也更直观易懂、检验正确性
- Verilog 代码（以下是输出1位十六进制数的版本，如只需输出1位十进制数，那么 swt 为 4'b1001~4'b1111 都可以归为 default，而 default 可以设置为不显示）

```
module BCD_7_segment_display(input [3:0] swt, output reg [6:0] C,
output [7:0] AN);
```

```
    assign AN=8'b11111110;
    always@(swt)
    begin
        case(swt)
            4'b0000:C=7'b0000001;
            4'b0001:C=7'b1001111;
            4'b0010:C=7'b0010010;
            4'b0011:C=7'b0000110;
            4'b0100:C=7'b1001100;
            4'b0101:C=7'b0100100;
            4'b0110:C=7'b0100000;
            4'b0111:C=7'b0001111;
            4'b1000:C=7'b0000000;
            4'b1001:C=7'b0000100;
            4'b1010:C=7'b0001000; //hexadecimal part
            4'b1011:C=7'b1100000;
            4'b1100:C=7'b0110001;
            4'b1101:C=7'b1000010;
            4'b1110:C=7'b0110000;
            4'b1111:C=7'b0111000;
            //default:C=7'b1111111;
        endcase
    end
```

endmodule

4 实验结论

- 该 BCD 7段译码显示译码器可以成功显示1位十六进制数（十进制数）

5 实验感想

- 试验前需清楚输入与输出是高有效的还是低有效的
- 能更熟练使用 case()语句、always@()语句，为后续实验打下基础（后续实验经常用到这两种语句）