פרויקט גמר הנדסאי אלקטרוניקה

: מגישות

מרים הברי – 318344066

16286046 – חני זינגר

: מנחה





תוכן

3	-מבוא
4	שלמי תודה
5	טופס 1100 – הצעת פרויקט
6	רעיון הפרויקט
7	תרשים מלבנים
שגיאה! הסימניה אינה מוגדרת.	-גלגל ימני
שגיאה! הסימניה אינה מוגדרת.	-גלגל שמאלי
8	-הסבר תרשים המלבנים-
9	תרשים חשמלי
שגיאה! הסימניה אינה מוגדרת.	-גלגל ימני
שגיאה! הסימניה אינה מוגדרת.	-גלגל שמאלי
10	-הסבר רכיבים
10	תצוגה Dot8x8
13	Optocoupler
15	Relay
16	LM35 – חיישן טמפרטורה
16	A/D – ממיר מידע אנלוגי לדיגיטאלי
17	יחידה לייצוב מתח
19	תרשים מלבנים תוכנה
21	Top-Level
24	Compare-
28	- -מחלק תדר
31	-בחירת מספר ביציאה
33	מונה / counter
40	Counter_Data
41	-תצוגה
57	- מנוצר מסמונים



-מבוא-

לכל אורגניזם בבריאה ישנה יכולת בסיסית הנקראת הוֹמֵאוֹסְטַזִּיס.

כחלק מהשמירה על ההומאוסטזיס - היכולת לשמור על סביבה פנימית יציבה למרות השינויים החלים בסביבה החיצונית - מתאפיין האדם גם בתכונת ההומיאותרמיות המתבטאת ביכולתו לווסת את טמפרטורת גופו ולשמור על רמתה היציבה למרות תנאי סביבה משתנים.

טמפרטורת הגוף מושפעת מפעילות מטבולית במהלכה נפלט חום מהתאים המעלה את טמפרטורת הגוף. פעילות מטבולית מוגברת כאשר פעילות הגוף עולה. כשטמפרטורת סביבה נמוכה מטמפרטורת גוף האדם תתרחש הסעת חום מהגוף לסביבה (ולהפך). הגוף מתקן סטייה זו עייי העלאת הפעילות המטבולית בגוף וכתוצאה יעלה חום הגוף

אולם, לאנשים בעלי מוגבלות מוטורית ישנה בדרך כלל, פעילות גופנית נמוכה. וכתוצאה מכך, כאשר טמפרטורת הסביבה נמוכה קשה יותר לגופם לעלות את הטמפרטורה בו בהתאם.

. התניידות בעזרת כיסא הגלגלים נעשית , לרוב, בעזרת הידיים שאוחזות בחישוק מתכת המחובר לגלגלי הכיסא. כתוצאה מירידת הטמפרטורה החיצונית החישוק המוחבר לגלגל מאבד חום, מתקרר מאוד וכך גם הידיים האוחזות בו לזמן ממושך, דבר הגורם לירידה באיכות חיי המשתמשים . סקר קצר שערכנו בקרב בנות עם מוגבלויות העלה שזו בעיה רווחת אצל רובן.

המערכת שפיתחנו, יוצרת פתרון פרקטי שעשוי לשכלל ולשדרג את ההתניידות בכיסא הגלגלים בחודשי החורף הקרים: מערכת הכוללת גוף חימום וחיישן המווסת את טמפרטורת החישוק לחום הרצוי בתוך החישוק החלול, למרות שינויי הטמפרטורה בסביבה. וכך יקבלו המשתמשים שימוש משופר בכיסא המשמש להן כרגליים ממש.



-שלמי תודה-

״אילו פינו מלא שירה כים...אין אנחנו מספיקים להודות״ בראש ובראשונה לפני הכל תודותינו לבורא העולם, על ההזדמנות המדהימה שקבלנו ללמוד לנסות ולהחכים ולהגיע למוצר לא מבייש בכלל. תודה.

ברצוננו להודות להורים אשר תמכו בנו ובזכות עידוד רב מצדם הצלחנו להגיע להישגים גם כשחשבנו שאבד הסיכוי שנצליח לפתור בעיות שנתקלנו בהם .גם אם הינו צריכים להגיע בשעות ובימים מוזרים הם דאגו שנגיע לבית הספר כדי שנוכל להמשיך לעבוד עם הרובוט ולהגיע לתוצאות המרביות.

תודות רבות למנחה שלנו מר ברק כהן, אשר תמך בנו והיה איתנו לאורך כל הדרך הארוכה שעברנו במסגרת פרויקט זה . הוא סייע לנו בצורה יוצאת דופן בלעדיו הפרויקט הזה היה נראה אחרת לגמרי .

תודה מיוחדת לדייר שרה גנוט שלא חסכה בכוחות ומשאבים, עיימ שנוכל להתמודד במסלול הלימודים המשולב של האקדמיה וההנדסאים ולהצליח בשניהם.

ברצוננו להודות כמו כן לסמינר שלנו, "אופק" אשר תמך ועזר לנו להתמודד עם הקשיים של הפרויקט. ועל משאבים שלא חסך להשקיע בנו.



<u>טופס 1100 – הצעת פרויקט</u>

			<u>הצהרת סטודנט</u>
	<u>318344066</u> .ī	ר.ח	שם הסטודנט: <u>מרים הברי</u>
	318344066	ת.ז. <u>6</u>	שם הסטודנט: <u>חני זינגר</u>
	ור	ללימודי תוא	שם המכללה: סמינר אופק
			סמל המכללה: 440677
המצייב נעשו על ידי בלבד.	וספר הפרויקט	יויקט הגמר ו	אני החיימ, מצהיר בזאת כי פו
באופן עצמאי.	מדתי במכללה ו	נושאים שלנ	פרויקט הגמר נעשה על סמך ה
המנחה האישי.	ם הנחייתו של ו	נעשו על בסיי	פרויקט הגמר וספר הפרויקט
וינים ברשימת המקורות המצוינים.	ויקט הגמר מצ	זי לביצוע פר	מקורות המידע בהם השתמשו בספר הפרויקט.
על הצהרה זו שכל הנאמר בה אמת ורק	על ידי חתימתי	בל על עצמי	אני מודע לאחריות שהנני מק אמת.
: תאריך			חתימת הסטודנט:
<u>שי</u>	<u>ור המנחה האי</u>	איש	
ר הפרויקט ומצאתי כי הוא מוכן לצורך	קראתי את ספ		הריני מאשר שהפרויקט בוצע הגשת הסטודנט להגנה על פרו
תאריך:		_ : חתימה	שם המנחה :



-רעיון הפרויקט-


בפרויקט יצרנו מערכת חימום לגלגלי כסא גלגלים.

לכל גלגל בכסא מחובר גוף חימום עם מערכת הפעלה נפרדת.

יחידת הבקרה – רכיב ה-ALTERA - שצירפנו אחראית על תפקוד המערכת. לרכיב מגיעות תוצאות חיישן הטמפרטורה המודד באופן מחזורי את הטמפרטורה על חישוקי הגלגלים המידע שמפיק החיישן עובר לרכיב A/D הממיר את המידע האנלוגי מהחיישן למידע דיגיטאלי אותו יכולה לקלוט יחידת הבקרה. לאחר שמגיע המידע ליחידת הבקרה קובע הבקר על פי התוכנה שצרבנו בו (ומפורטת להלן) בהתאם לטמפרטורה אותה בקש המשתמש בעזרת הלחצנים והטמפרטורה על חישוקי הגלגל, האם עליו להפעיל או לכבות את גוף החימום ובהתאמה איזה טמפרטורה עליו להציג על מטריצת הלדים שמציגה למשתמש את טמפרטורת החישוקים.



-תרשים מלבנים-






-הסבר תרשים המלבנים-

- ◆ חכיב תכן לוגי האחראי על כל פעילות המערכת. תפקידו לקבל נתונים מחיישן Altera הטמפרטורה להפעיל ולכבות בהתאם את הגוף החימום והפעלת תצוגה.
- ullet חיישן את הטמפרטורה LM35 חיישן המפרטורה את חיישן חיישן את הטמפרטורה בקשתות הגלגל, ממיר את הטמפרטורה למתח חשמלי .
 - . מקבל מידע בצורה אנלוגי וממיר את אותו לאות בינארי $-A\D$
- מערכת הגבר מתח-זרם מערכת טרנזיסטורים המשולבת ברכיב ULN2003 שתפקידה להגביר את הזרם הנצרך להדלקת הלדים בתצוגה.
 - תצוגה תצוגת 8X8DOT על גביה מוצגת הטמפרטורה הנמדדת בחישוקי הגלגלים.
- ◆ Opto-Coupler רכיב אופטי המשמש לבידוד זרם בין הבקר לגוף החימום על מנת למנוע
 את שריפת הבקר.
 - . תפקידו למתג מתח וזרם גבוהים על ידי פיקוד מתח וזרם נמוכים. Relay -
 - גוף החימום דואג לחימום הגלגלים בהתאם לדרישת המשתמש.




-תרשים חשמלי-





-הסבר רכיבים-



תצוגה Dot8x8

ברצוננו ליצור העברת נתונים שיתקבלו מחיישן הטמפרטורה לבים לתצוגת לדים שתיצור ברצוננו ליצור העברת נתונים שיתקבלו. בקר הALTERA יתווך בין מוצאות החיישן לבין תצוגת הלדים והדלקת גוף החימום.

הוא לספק יכול לספק ווא (Iout) בדפי הנתונים של האברכיב בדפי מתון שזרם המוצא בדפי אורכיב יכול לספק הוא בדפי הנתונים של הALTERA נתון שזרם בדפי הנתונים של ב

Absolute Maximum Ratings

Table 3–1 lists the absolute maximum ratings for the MAX V device family.

Table 3–1. Absolute Maximum Ratings for MAX V Devices (Note 1), (2)

Symbol	Parameter	Conditions	Minimum	Maximum	Unit
V _{CCINT}	Internal supply voltage	With respect to ground	-0.5	2.4	V
V _{CCIO}	I/O supply voltage	_	-0.5	4.6	V
VI	DC input voltage	_	-0.5	4.6	V
I _{OUT}	DC output current, per pin	_	-25	25	mA
T _{STG}	Storage temperature	No bias	-65	150	°C
T _{AMB}	Ambient temperature	Under bias (3)	-65	135	°C
T _J	Junction temperature	TQFP and BGA packages under bias	_	135	°C

תצוגת הלדים בנויה מ-128 לדים – זוהי מטריצה בגודל 8*8 בה ממוקמים בכל מקום [i,j] שני לדים – ירוק ואדום.

הדלקת כל לד עייפ דפי הנתונים צורכת אספקת זרם של 30mA.

על המטריצה יוצגו המעלות הנמדדות בחיישן הטמפרטורה.



A-1588BHG

Maximum Ratings

Parameter	Symbol	Value	Unit
Operating temperature	T_{OP}	-35 ~ 85	°C
Storage temperature	T_{STG}	-35 ~ 85	°C
Forward current (TA=25 °C)	I_F	30	mA per seg
Peak forward current (T _A =25 °C) *1	I_{PF}	120	mA per seg
Reverse voltage (TA=25 °C)	V_R	5	V per seg
Power consumption (TA=25 °C)	P	80	mW per seg

^{*1} at 1/10 Duty Cycle

מוצאות האברו לשורה או עמודה או עמודה בתצוגת הלדים בהתאמה. הדלקת שורה כזו מוצאות האברו לשורה לשורה או עמודה בתצוגת במקביל. אחד אחד מקסימלי של $240 \mathrm{mA}$, מחוברים במקביל.

כידוע מוצא ה ALTERA מספק זרם מקסימלי של עד 25mA מספק מספק זרם מספק ארם מחצא ה בתצוגת הלדים 240mA כמוסבר לעיל .

הפתרון המתבקש הינו הגברת הזרם היוצא מהALTERA שיעשה על ידי טרנזיסטורים.

בחרנו להשתמש בטרנזיסטורים מסוג 2N2907.

זרם הבסיס בטרנזיסטור המתקבל מה-ALTERA הוא 25mA

 $\beta = 0.50$ הגבר הטרנזיסטור לפי דפי הנתונים, β

כידוע Ic=βIb מה שייתן במקרה שלנו זרם 1250mA Ic כתוצאה מכך יוצרו שתי בעיות, האחת, הטרנזיסטור הנתון מוגבל בזרם Ic מקסימלי של עד 600mA, נתינת זרם גבוה מהמותר תשרוף את רכיבי הטרנזיסטור. הבעיה הנוספת היא כמוזכר לעיל - הזרם הדרוש להדלקת שורה במטריצה הוא 240mA ואילו הטרנזיסטור מספק זרם Ie גבוה בהרבה מהנדרש.

הטרנזיסטור במצב המתואר נמצא במצב רוויה.

רוויה (saturation) - טרנזיסטור נכנס למצב זה כאשר זרם הבסיס נהיה גדול מספיק והזרם בין הקולט לפולט לא יכול לגדול עוד.

לפי המאפיינים, במצב רוויה בטרנזיסטור זרם האמיטר שווה לזרם הקולקטור. כמתואר אנו רוצים לקבל זרם אמיטר של 240mA נוכל לקבל אספקת זרם זו על ידי הצבת נגד בקולקטור שתשלוט על כמות הזרם העוברת בקולקטור ומועברת לאמיטר.

חישוב גודל הנגד הדרוש:

(5v) מתח המבוא המסופק (0.4v) Vce - מתח המבוא במקרה (2.1v) במקרה במקרה מתח הנופל על הלדים ($\Omega \sim 2.5 \text{v}$) במקרה האידאלי) מתח המבוא המסופק ($\Omega \sim 2.5 \text{v}$) במקרה הנגד הוא ($\Omega \sim 2.5 \text{v}$)

רכיב האלטרה מספק בכניסת הטרנזיסטור מתח של 5v. המתח הנדרש בכניסת הטרנזיסטור הוא 2.1v הנדרש עבור הדלקת הלד, ו-0.7v. הנופל על הדיודה בין הבסיס לאמיטר, סהייכ נדרשת 2.1v הספקת מתח של 2.8v. לכן בבסיס הטרנזיסטור יש להציב נגד נוסף שעליו יפול הפרש המתחים של מתח הכניסה בטרנזיסטור והמתח המסופק(2.2v).

הזרם המסופק מהאלטרה לטרנזיסטור הוא כידוע, 25mA בחישוב הנגד ניקח ערך נמוך יותר של




100 Ω - מאמצעי בטיחות- ולכן לפי חישוב פשוט של חוק הום ערך הנגד שווה ל-22mA) ארם (2.2v/22mA) ולבקרת בטיחות נוספת נעלה את ערך הנגד לערך של

המטריצה כאמור תציג את הטמפרטורה הנמדדת בחיישן, כלומר, עליה להציג מספרים שונים על ידי הדלקת הלדים. נוכל לשלוט על הדלקת הלדים הרצויים בעזרת 16 טרנזיסטורים – 8 מהסוג המתואר לעיל מחוברים לשורות המטריצה ו-8 המשמשים כמפסקים מחוברים לטורי המטריצה בתחתית.

על מנת להדליק לד במטריצה עלינו לספק זרם לשורת הלד הרצויה על ידי הטרנזיסטור המחובר לשורה. ובנוסף לחברו בקטודה למתח של 0v כלומר למתג את הלד ב-0 או ב-1 על ידי טרנזיסטור המשמש כמפסק המחובר לטור הלד הרצוי.

לאחר מחשבה נוספת החלטנו שבכדי לייעל ולפשט את מימוש המערכת נמיר את השימוש בטרנזיסטורים המשמשים כמפסק בשימוש ברכיב ה- 2803 thru .

למעשה במימוש הפרוייקט החלפנו את הרכיב הנ״ל ברכיב הזהה לו כמעט בכל המאפיינים מלבד חיבורים המוגדרים בצורה מעט שונה.



Dwg. No. A-10,322A

השימוש ברכיב זה פשוט למדי. על מנת להדליק לד בטור j נספק 1 לוגי ברגל ה-j. ובכך יחובר הלד הרצוי לאדמה ותתאפשר זרימת זרם בו-הדלקתו.

בקר הALTERA מחובר לשלוש יחידות הפעלה שונות- האחת מטריצת הלדים המחוברת על ידי מערך טרנזיסטורים. השניה-גוף חימום המחובר על ידי שני מבודדי מתח. היחידה השלישית היא חיישו טמפרטורה וממיר אנלוגי למתח ישר-A/D.


בנייל תוארה היחידה הראשונה למרכיביה- מטריצת הלדים ומערך הטרנזיסטורים.

כעת נתאר את מרכיביה של היחידה השניה-גוף החימום.

לחיבור זה בין בקר ה ALTERA וגוף החימום נדרשים מבודדי מתח פיזיים בדומה להרבה מקרים של חיבור רכיבים אלקטרונים. בידוד זה נדרש משום שיתכנו פעמים בהם מסופק לרכיב יותר זרם או מתח גדולים מהנדרש לתפעולו או שנדרש מהמכשיר המספק זרם או מתח רב מיכולתו. לדוגמא גופי חימום דורשים לרוב הספק של 1000w ומתח של 220v ולפי משוואת ההפרש הזרם הנדרש הוא בערך 5A אם יחובר אותו גוף חימום לבקר הALTERA שלנו שיכול לספק רק 25mA ידרוש ממנו הרבה יותר זרם ממה שהוא יכול לספק ויגרום לשריפתו של רכיב הALTERA. הפתרון הנדרש הוא ניתוק פיזי של בקר הALTERA מגוף החימום.



.Optocoupler את הבידוד יצרנו בעזרת רכיב Optocoupler



ברכיב קיימת דיודת לד המחוברת בקשר אופטי לטרנזיסטור, כאשר נזרים לרכיב את הזרם הדרוש להדלקתה היא תשפיע על הטרנזיסטור שיהיה בהולכה ותגרום לו לקצר וזרם ומתח המוצא שווים 0. כאשר לא זורם הזרם הנדרש הטרנזיסטור בקטעון ובעקבות כך זרם המוצא שווה לcl ומתח המוצא שווה לvc.

לפי דפי הנתונים:

הזרם הדרוש להדלקת הדיודה הוא בין 10mA להדלקת

ABSOLUTE MAXIMUM RATINGS (1)							
PARAMETER	TEST CONDITION	SYMBOL	VALUE	UNIT			
INPUT							
Reverse voltage		V _R	5	V			
Forward current		lF	60	mA			
Surge current	t ≤ 10 µs	I _{FSM}	3	Α			
Power dissipation		P _{diss}	100	mW			
ОИТРИТ							
Collector emitter breakdown voltage		V _{CEO}	70	V			
Emitter base breakdown voltage		V _{EBO}	7	V			
Collector current		I _C	50	mA			
Collector current	t≤1 ms	l _C	100	mA			
Power dissipation		P _{diss}	150	mW			

המתח הנופל על הדיודה הוא 1.50.



ELECTRICAL CHARACTERISTICS (1)							
PARAMETER	TEST CONDITION	PART	SYMBOL	MIN.	TYP.	MAX.	UNIT
INPUT					•		
Forward voltage (2)	I _F = 50 mA		V _F		1.3	1.5	V
Reverse current (2)	V _R = 3 V		I _R		0.1	100	μА
Capacitance	V _R = 0 V		Co		25		pF
OUTPUT							
Collector base breakdown voltage (2)	$I_C = 100 \mu A$		BV _{CBO}	70			٧
Collector emitter breakdown voltage (2)	I _C = 1 mA		BV _{CEO}	30			٧
Emitter collector breakdown voltage (2)	I _E = 100 μA		BV _{ECO}	7			V
1 (1-1) (9)		4N25			5	50	nA
	V _{CE} = 10 V, (base open)	4N26			5	50	nA
I _{CEO} (dark) ⁽²⁾		4N27			5	50	nA
		4N28			10	100	nA
I _{CBO} (dark) (2)	V _{CB} = 10 V, (emitter open)				2	20	nA
Collector emitter capacitance	V _{CE} = 0		C _{CE}		6		pF
COUPLER							
Isolation test voltage (2)	Peak, 60 Hz		V _{IO}	5000			V
Saturation voltage, collector emitter	$I_{CE} = 2$ mA, $I_F = 50$ mA		V _{CE(sat)}			0.5	V
Resistance, input output (2)	V _{IO} = 500 V		Rio	100			GΩ
Capacitance, input output	f = 1 MHz		C _{IO}		0.6		pF

חיבור בקר הALTERA לרכיב בידוד Optocoupler:

בקר הALTERA מספק ל- Optocoupler זרם של עד 25mA ורכיב ה– Optocoupler מקבל זרם בין 10mA ל-60mA

. 20mA שלא ישרף ניצור על ידי נגד זרם של ALTERA שלא ישרף ניצור על ידי נגד זרם של

לפי הנתונים הנ"ל נבחר נגד עם ערך של Ω175


<u>חיבור רכיב בידוד Optocoupler לרכיב הבידוד</u>

מתח וזרם יעברו מרכיב בידוד Optocoupler לרכיב הבידוד relay רק כאשר זורם בדיודה Optocoupler מתח וזרם יעברו מרכיב בידוד ההטרנזיסטור בקטעון.

במצב זה זרם המוצא שווה לcl ומכיוון שנדרש לrelay זרם של 40mA ניצור אותו על ידי נגד מתח νcc שווה ל 5V ומכיוון שהטרנזיסטור בקטעון νo שווה ל-10 ובעקבות כך הנגד הדרוש הוא בעל התנגדות של Ω125.



Relay



ברכיב זה קיים מתג המנותק פיזית מסליל וברגע שזורם בסליל זרם השראותו תגרום למיתוג המפסק ולהפעלת גוף החימום. כשלא זורם זרם המפסק פתוח.

לפי דפי הנתונים רכיב זה עובד בהספק של 0.2W ובקר הALTERA מספק לו 5V, בעקבות כך זרם הכניסה לרכיב הוא 40 mA.

Coil Parameter

Coll voltage VDC	VDC Cell	voltage voltage	Release voltage VDC(min)	Cell power	Operate	Release Time		
numbers	Rated	Мах	resistance Ω ± 10%	VDC(max) (75% of rated voltage)	(10% of rated voltage)	consumption W	Time ms	ms
008-200 006-200 006-200 009-200 012-200 024-200	3 5 6 9 12 24	3,3 5,5 6,6 9,9 13,2 26,5	45 125 180 405 720 2880	2,25 3,75 4,50 6,75 9,00 18,0	0.3 0.5 0.6 0.9 1.2 2.4	0.2	< 5	<5
003-360 005-360 006-360 009-360 012-360 024-360	3 5 5 9 12 24	3.3 5.5 6.6 9.9 13.2 26.5	25 75 100 225 400 1600	2,25 3,75 4,50 6,75 9,00 18,0	0.3 0.5 0.6 0.9 1.2 2.4	0,36	<5	<5
003-450 005-450 006-450 009-450 012-450 024-450	3 5 6 9 12 24	3.3 5.5 6.6 9.9 13.2 26.5	20 56 80 180 320 1280	2,25 3,75 4,60 6,75 9,00 18,0	0.3 0.5 0.6 0.9 1.2 2.4	0.45	<5	<5




למעשה, גוף החימום יפעל אך ורק אם לא נספק לבקר הALTERA את הזרם הנדרש וברגע שנספק לו זאת הוא לא יפעל.


חיישן טמפרטורה – LM35

החיישן ממיר טמפרטורה למתח ביחס של 10mV/1C. בכדי למנוע רעשי מתח במוצא החיישן נחבר אליו במקביל נגד וקבל הממתנים שינויי המתח כך שלא יקרה מצב בו יגרמו שינויים/סטיות מתח שנוצרות על ידי החיישן וישבשו את נתוני המערכת.

A/D – ממיר מידע אנלוגי לדיגיטאלי



Timing Diagrams



.-קובע את הפעלת הרכיב Cs

- Wr מאשר כתיבת נתונים לרכיב.

בסיום ויעלה לי 1^\prime בסיום – דגל המסמל האם הרכיב קולט נתונים - הדגל ירד בקליטת נתונים ויעלה לי 1^\prime בסיום הקליטה.

Rd – מאשר קריאת נתונים ממוצאות הרכיב.



הרגליים wr ו-intr מקוצרות זו לזו על מנת לגרום למחזוריות בקליטת הנתונים לרכיב מחיישן הרגליים שני אלו מחוברות אף ל-reset האוטומטי לאתחול הראשוני.

אוטומטי Reset

ה-Reset האוטומטי הוא רכיב שמייצר איפוס חיצוני לרכיב או כניסה בודדת במערכת בשונה reset מרכת המאפס את המערכת כולה.


איך הוא עושה זאת?

ה- Reset האוטומטי מורכב מטרנזיסטור נגד וקבל.

ברגע הראשון המתח הנופל על הקבל הוא 0v משום שעל קבל אין קפיצות מתח. וכל המתח ברגע הראשון המתח המקביל לכניסת הטרנזיסטור. הטרנזיסטור ברוויה ולכן המתח ב-x' שווה ל-0v.

לאחר 5 יחידות זמן הקבל נטען ורוב המתח נופל עליו, כ-99% מהמתח נופל עליו. שארית המתח, כ-0.05% מהמתח נופל על הנגד בכניסת הטרנזיסטור. ומכיוון שמתח הבסיס קטן ממתח האמיטר הדיודה ביניהם בקטעון, וכך גם הטרנזיסטור. והמתח ב- \mathbf{x} י הוא \mathbf{r} י.

יחידה לייצוב מתח



m A/Dנצרך מתח של m A/O.0.64m V

קיימות שתי בעיות בצריכת מתח ישירה מחיישן הטמפרטורה:

האחת, בעקבות אופי הנגדים אשר הצבנו ליצרית המתח הדרוש ההתנגדות מהם לא מדויקת ובעקבות כך ערך Vref בכניסה ישתנה בהתאם .

הפתרון שיצרנו לכך הוא הצבת נגד משתנה שיקבע את סכום ערכי הנגדים כך שיפיקו בדיוק את ערך המתח הרצוי.

בעיה נוספת היא שרעשים מהרכיב עלולים לשנות את Vref.


הפתרון שיצרנו לבעיה זו הוא הצבת מגבר שישמור על מתח קבוע. איך? עקרון האדמה ישמור על מתח קבוע בין הכניסה לVref - מוצא המגבר- ומתח הכניסה למגבר.



לאחר חשיבה, ניסוי וטעייה החלפנו את יחידת הבקרה שנבחרה מלכתחילה-MAX5 ליחידה בעלת נתונים שונים המתאימים , במחשבה שניה , למערכת שלנו יותר מהקודמת. באלטרה החדשה-נתונים שונים המתאימים , במחשבה שניה , למערכת שלנו יותר מהקודמת. באלטרה החדשה-Cyclone2 כניסות של 3.3V מספקות ל-ALTERA חיברנו בין יציאות הממיר לכניסות יחידת הבקרה דיודות זנר במקביל לכניסות ה-ALTERA על מנת להכריח מתח של 3.3V בכניסה. בין דיודת הזנר ליציאת יחידת הבקרה והפרש המתחים בין המתח שמספק הממיר לבין המתח בו אנו משתמשים יפול על נגד שחיברנו בטור בינהם.



-תרשים מלבנים תוכנה-



התרשים הנייל מתאר את התוכנה הצרובה ביחידת הבקרה.

מבואות יחידת הבקרה הם מוצאות רכיב ה-A/D ותוצאות הלחצנים. מוצאות יחידת הבקרה הם קביעת הדלקה/כיבוי של גוף החימום ותצוגת הלדים.

המערכת קובעת על פי הדיאגרמה הנ״ל האם עליה להדליק את גוף החימום על מנת לקבל את הטמפרטורה הרצויה למשתמש או להפסיק את פעולתו. חיישן הטמפרטורה בודק באופן מחזורי ותדיר את הטמפרטורה הנמדדת על גבי הקשתות, את הטמפרטורה שנמדדה הוא מעביר להשוואה עם הטמפרטורה אותה ביקש המשתמש. את הטמפרטורה מעלה/מנמיך המשתמש על ידי הלחצנים החיצוניים שתוצאתם מועבר לכניסת המונה והאלגוריתם מוסיף/מחסיר על פי הפלט את ערך משתנה הרבוד, על פיו נקבעת הטמפרטורה אותה דורש המשתמש. במידה והטמפרטורות שוות – גוף החימום בטמפרטורה על התצוגה, ולהפך, במידה והטמפרטורות שונות ממשיך גוף החימום את טמפרטורה על התצוגה, ולהפך, במידה והטמפרטורות שונות ממשיך גוף החימום את פעולתו ומשנה את הטמפרטורה על התצוגה בהתאם.

את הטמפרטורה הרגעית מציגה המערכת על גבי התצוגה. איך זה עובד? בכדי לחסוך במשאבים קבענו שמטריצת הלדים תאיר בכל פעם רק שורה אחת ממטריצת הלדים. על התוכנית לדאוג לכך שידלקו השורות בזו אחר זו במהירות בה תדלק בכל פעם



שורה אחת ועדיין העין האנושית תקלוט את המספר הרצוי בשלמות. להדלקת השורה הרצויה דואג המונה (counter_data) שהצבנו בין התצוגה למחלק התדר. את התדר לפיו ידליק אלגוריתם התצוגה קבענו כדלהלן:

עין אנושית מסוגלת לראות כ-24 תמונות בשנייה. אנחנו רוצים להציג מספר על ידי הדלקת רצף של שורות לדים המרכיבות בסך הכללי מספר שלם. לפי הנתון אם נריץ את כל השורות בזו אחר זו תוך 1/24 שניה נקבלת תמונה שלמה המציגה את המספר הרצוי. ולכן קבענו מחלק תדר חדש עבור התוכנית הרצויה, הוא יהיה תלוי בתדר יחידת הבקרה של המערכת ויחשב לפיו הדלקה של כל שורה למשך (8*14/1 שניה.



Top-Level

```
1 library IEEE;
 2 use IEEE.std logic arith.all;
    use ieee.std logic 1164.all ;
     use ieee.std logic unsigned.all ;
5
6 □ ENTITY Top level IS
7 | --GENERIC () ;
8 🛱 PORT (
                    : IN STD_LOGIC ;
: IN STD_LOGIC ;
9
     RESET
10
      CLK EXT
11
      PB U
                     : IN STD LOGIC
12
      PB D
                     : IN
                             STD LOGIC
                    : IN STD_LOGIC_VECTOR ( 7 doWnto 0 ) ;
: OUT STD_LOGIC_VECTOR ( 15 doWnto 0 )
13
      A D
14
15
     data out
                     : OUT STD LOGIC ;
     END entity ;
17
18
   ARCHITECTURE behave OF Top level IS
21 © COMPONENT Compare IS
22
23 🛱 PORT (
                          STD LOGIC_VECTOR ( 7 doWnto 0 )
24
                   : IN
                   : IN STD_LOGIC_VECT
: IN STD_LOGIC ;
25
      Counter
                          STD LOGIC VECTOR ( 7 doWnto 0 ) ;
26
                   : IN STD_LOGIC
27
      CLK EXT
28
                   : out STD_LOGIC
     On_Off
29
     END COMPONENT
30
31
32 D COMPONENT Counter IS
33
34 🛱 PORT (
                     : IN STD_LOGIC
: IN STD_LOGIC
35
      RESET
36
      CLK EXT
      PB U
                     : IN
                             STD LOGIC
37
                     : IN STD LOGIC
38
                     : out STD LOGIC VECTOR ( 7 doWnto 0 )
39
40
     END COMPONENT ;
41
42
43 🖹 COMPONENT CounterData IS
44
45 🖻 PORT (
46
                     : IN STD LOGIC
                     : IN STD LOGIC ;
47
                 : out STD_LOGIC_VECTOR ( 2 doWnto 0 )
      inAddress
48
49
       )
50 END COMPONENT ;
```



```
52 COMPONENT display IS
53
54 🖨 PORT (
55 | temp_number : in STD_LOGIC_VECTOR ( 7 doWnto 0 );
       address : IN STD_LOGIC_vector (2 doWnto 0) ;
data_out : OUT STD_LOGIC_vector (15 doWnto 0)
56
57
      data out
58
59 END COMPONENT ;
61 COMPONENT divider IS
62
63 🛱 PORT (
                 : IN STD_LOGIC ;
: IN STD_LOGIC ;
: out STD_LOGIC
64 RESET
65 CLK_EXT
66 div
      -
67
      END COMPONENT ;
68
69
70 COMPONENT Out_Number IS
72 🖻 PORT (
     RESET
CLK_EXT
PB_U
                         : IN STD_LOGIC
: IN STD_LOGIC
: IN STD_LOGIC
73
74
75
      76
77
      tmp_num
num
78
79
80
81 END COMPONENT ;
82
83
      SIGNAL RESET
                                  :STD LOGIC ;
       SIGNAL CLK_EXT :STD_LOGIC ;
SIGNAL PB_U :STD_LOGIC ;
SIGNAL PB_D :STD_LOGIC ;
SIGNAL A_D :STD_LOGIC_VECTOR ( 7 doWnto 0 ) ;
SIGNAL data_out :STD_LOGIC_VECTOR ( 15 doWnto 0 ) ;
SIGNAL On_Off :STD_LOGIC ;
84
85
86
87
88
89
90
      SIGNAL Counter :STD_LOGIC ;
SIGNAL CLK_div :STD_LOGIC ;
91
92
93
```



```
94 BEGIN
 95
 96
               uut : Compare
 PORT MAP (
98
                A_D => A_D ,
                 Counter => Counter,


RESET => reset,

CLK_EXT => CLK_EXT,

On_Off => On_Off
 99
100
101
102
103
104
105
              uut : Counter
106 🛱
              PORT MAP (
107
108
109
110
                 RESET => RESET ,
                 CLK_EXT => CLK_EXT ,
PB_U => PB_U ,
PB_D => PB_D ,
111
                  TempW => Counter
112
                               ) ;
113
114
              uut : CounterData
115 🛱
              PORT MAP (
                RESET => RESET ,
CLK_div => CLK_div ,
inAddress => inAddress
116
117
118
119
                               ) ;
120
121
              uut : display
122 卓
              PORT MAP (
123
                temp_number => temp_number,
124
                 address => address,
125
                 data_out => data_out
126
                               ) ;
127
128
              uut : divider
PORT MAP (
130
131
                 RESET => RESET ,
                 CLK_EXT => CLK_EXT ,
132
                 div => CLK_div
133
                               ) ;
134
            uut : Out_Number
135
136 🛱
             PORT MAP (
                 RESET => RESET ,
CLK_EXT => CLK_EXT ,
PB_U => PB_U ,
137
                 RESET
138
139
                 PB_D => PB_D,
Counter => counter_num,
tmp_num => tmp_num,
140
141
142
143
                             => num
                  num
144
                               ) ;
145
146
147 END ARCHITECTURE ;
```



-Compare-





```
1 library IEEE;
      use IEEE.std logic arith.all;
     use ieee.std logic 1164.all ;
 3
     use ieee.std_logic_unsigned.all ;
 5
 6 □ ENTITY Compare IS
     --GENERIC () ;
8
   PORT (
9
     A D
                  : IN STD LOGIC VECTOR ( 7 doWnto 0 ) ;
10
11
     TempW
                   : IN STD LOGIC VECTOR ( 7 doWnto 0 ) ;
     RESET
                   : IN STD_LOGIC ;
12
     CLK_EXT : IN STD_LOGIC ;
On_Off : out STD_LOGIC
13
14
15
             )
   END entity ;
16
17
18
   ARCHITECTURE behave OF Compare IS
19
   🗏 begin
20
21
22
   PROCESS (RESET, CLK EXT)
23
24
    begin
25
26
       IF (RESET ='0')then
27
28
                On Off<='0';
    É
29
       elsIF ( CLK EXT'event and CLK EXT ='1' )then
30
   31
             if (A_D < TempW) then
32
                   On Off <= '1';
33
               else
34
                   On_Off<='0';
35
              end if;
36
    37
          end if :
38
39
40
41
     end process ;
42
43
     END behave ;
44
45
46
47
```




Compare Test Bench

```
6 □ ENTITY Compare_tb IS
    END ENTITY ;
9
    ARCHITECTURE test_bench OF Compare_tb IS
11
    COMPONENT Compare IS
    PORT (
                 : IN STD_LOGIC_VECTOR ( 7 doWnto 0 ) ;
: IN STD_LOGIC_VECTOR ( 7 doWnto 0 ) ;
: IN STD_LOGIC ;
: IN STD_LOGIC ;
: out STD_LOGIC ;
      A_D
13
14
        Counter
15
        reset
16
        CLK EXT
17
       On Off
     END COMPONENT ;
18
19
20
      SIGNAL A_D
SIGNAT ~
                              :STD_LOGIC_VECTOR ( 7 doWnto 0 )
21
      SIGNAL A_D :STD_LOGIC_VECTOR ( 7 doWnto 0 ) ;
SIGNAL Counter :STD_LOGIC_VECTOR ( 7 doWnto 0 ) ;
SIGNAL reset :STD_LOGIC ;
SIGNAL CLK_EXT :STD_LOGIC ;
SIGNAL On_Off :STD_LOGIC
22
23
24
25
26
     BEGIN
27
28
               uut : Compare
29
    白
               PORT MAP (
                 A_D => A_D ,
30
                  Counter => Counter,
31
32
                  reset => reset ,
33
                  CLK_EXT => CLK_EXT
    上
34
                  On_Off => On_Off );
35
               PROCESS
36
               BEGIN
37
               reset <= '1' ;
38
               WAIT FOR 10 sec ;
               reset <= '0';
39
40
               WAIT FOR 10 sec ;
41
               END PROCESS;
42
43 👨
              PROCESS
44
              BEGIN
45
               CLK_EXT <= '0';
46
               WAIT FOR 10 ns ;
               CLK EXT <='1' ;
47
               WAIT FOR 10 ns ;
48
49
               END PROCESS;
    50
              PROCESS
51
52
              BEGIN
53
              A_D <= "11110000";
54
               Counter <= "11110000";
55
               WAIT FOR 1 sec ;
56
               A_D <= "10101010";
57
               Counter <= "01010101";
                WAIT FOR 1 sec ;
58
                END PROCESS;
59
60
61 END ARCHITECTURE ;
```




בדיקת סימולציה





-מחלק תדר






```
5 library IEEE ;
      use IEEE.std_logic_arith.all;
6
7
      use ieee.std logic 1164.all ;
      use ieee.std logic unsigned.all ;
8
9
    ENTITY divider IS
10
11
     --GENERIC ();
12
    PORT (
13
14
      RESET
                     : IN STD LOGIC
                   : IN STD_LOGIC ;
: IN STD_LOGIC ;
: OUT STD_LOGIC
15
      CLK EXT
      CLK_div
16
17
               )
                        - ;
18
     END entity ;
19
20 ARCHITECTURE behave OF divider IS
21
     SIGNAL Counter :STD LOGIC VECTOR ( 19 doWnto 0 ) ;
22
23
     SIGNAL div_t :STD_LOGIC ;
24
25
    □ begin
26
27
     --div<='0';
28
29
    PROCESS (RESET, CLK EXT)
30
31
     begin
32
              CLK div <= div t;
33
34
    阜
             IF (RESET ='0')then
35
36
                 Counter <= x"000000";
37
                 div_t<='0';
38
    中
39
       elsIF ( CLK EXT'event and CLK EXT ='1' )then
                      if(Counter= x"00220") then --250000
40
41
                    Counter <= x"00000";
42
                       div_t <= not(div_t);
    中
43
                      else
44
                        Counter<=Counter+1;
45
                     end if;
    白
46
               else
47
                     Counter <= Counter ;
48
49
               end IF ;
50
51
     END PROCESS ;
52
53
54
     END behave ;
```



Divider Test Bench


```
1 library IEEE ;
      use IEEE.std_logic_arith.all;
      use ieee.std_logic_1164.all ;
      use ieee.std_logic_unsigned.all ;
   □ ENTITY divider_tb IS
    END ENTITY ;
 7
8
   ARCHITECTURE test_bench OF divider_tb IS
10
   □ COMPONENT divider IS
11
12
   PORT (
13
      RESET
                    : IN STD LOGIC
      CLK EXT
                    : IN STD LOGIC
15
                    : out STD LOGIC
16
                         - ;
17
     END COMPONENT ;
18
     SIGNAL CLK_EXT :STD_LOGIC ;
SIGNAL CLK_EXT :STD_LOGIC ;
19
20
21
22
     BEGIN
23
24
              uut : divider
              PORT MAP (
25 卓
26
               RESET => RESET ,
                CLK_EXT => CLK_EXT , div => div
27
28
29
                              ) ;
30
31
32
             PROCESS
33
              BEGIN
              RESET <= '1' ;
34
35
              WAIT FOR 10 sec ;
              RESET <= '0';
36
              WAIT FOR 10 sec ;
37
38
             END PROCESS;
39
    占
            PROCESS
40
             BEGIN
41
42
             CLK EXT <= '0';
              WAIT FOR 10 ns ;
43
              CLK EXT <='1' ;
44
              WAIT FOR 10 ns ;
45
              END PROCESS:
46
47
48
     END ARCHITECTURE ;
49
```

בדיקת סימולציה





-בחירת מספר ביציאה-





```
2
     --output number
3
 4
5
     library IEEE ;
     use IEEE.std_logic_arith.all;
6
     use ieee.std logic 1164.all ;
8
    use ieee.std_logic_unsigned.all ;
9
10 FENTITY Out Number IS
11
     --GENERIC () ;
12
13 🛱 PORT (
    RESET
14
                    : IN STD LOGIC ;
     CLK_EXT
15
                    : IN STD LOGIC ;
     PB U
                     : IN STD_LOGIC
16
     PB D
                    : IN STD LOGIC ;
17
     TempW
18
                    : IN STD_LOGIC_VECTOR ( 7 doWnto 0 );
19
     A D
                    : IN STD LOGIC VECTOR ( 7 doWnto 0 );
                    : out STD_LOGIC_VECTOR ( 7 doWnto 0 )
20
     num
21
              )
      END entity ;
23
24 ARCHITECTURE behave OF Out_Number IS
      SIGNAL i: STD LOGIC VECTOR ( 27 doWnto 0 );
26
      SIGNAL t: STD_LOGIC;
27
     SIGNAL s: STD_LOGIC;
28
29
     SIGNAL notu: STD LOGIC;
     SIGNAL notd: STD LOGIC;
30
31
32
33
34 □ begin
35
36 □ PROCESS (RESET, CLK EXT)
37
38
    begin
39
40
41
42
         t <= (PB U OR PB D );
43
44 🗀
            IF (RESET = '0') then
45
             num <= "000000000";
              s <='0' ;
46
47
              i <= x"00000000";
48
49
50 E elsIF (CLK_EXT'event and CLK_EXT ='1' )then
```



```
51
52
                       if (t ='1' ) then
53
                       s <='1' ;
54
                           i <= x"0000000";
55
                           num <= TempW;
    中
56
57
                      else
    F
58
59
                              if (s ='1' ) then
    早
60
61
                                if(i = x"5F5E100") then -- "5F5E100"
62
                                    s <='0';
63
                                    i <= x"0000000";
    64
                                    num <= A_D;
65
                                          else
 66
                                           num <= TempW;
67
                                            i <= i+1 ;
 68
    上
69
                                           end if ;
70
                                           else
71
                                                    num <= A_D;
72
73
                         end if ;
74
75
                end IF ;
76
77
              end if ;
78
79
       END PROCESS ;
80
81
82
 83
      END behave ;
```



Out_Number Test Bench


```
1 library IEEE;
     use IEEE.std logic arith.all;
   use ieee.std logic 1164.all ;
     use ieee.std logic unsigned.all ;
6
     ENTITY Out Number tb IS
7
       END ENTITY ;
8
9
     ARCHITECTURE test bench OF Out Number tb IS
10
     COMPONENT Out Number IS
11
12
     □ PORT (
      RESET
                : IN STD_LOGIC ;
13
      CLK_EXT
14
                        : IN STD LOGIC ;
     PB_U
15
                        : IN STD LOGIC ;
                                 STD_LOGIC ;
16
      PB D
                        : IN
      counter_num : IN STD_LOGIC_VECTOR ( 7 doWnto 0 );
tmp_num : IN STD_LOGIC_VECTOR ( 7 doWnto 0 );
17
18
19
                        : out STD LOGIC VECTOR ( 7 doWnto 0 )
      num
20
21
       END COMPONENT ;
22
23
       SIGNAL RESET
                              :STD LOGIC ;
       SIGNAL CLK_EXT
24
                              :STD LOGIC ;
25
       SIGNAL PB U
                              :STD LOGIC ;
26
       SIGNAL PB D
                              :STD LOGIC ;
       SIGNAL counter_num :STD_LOGIC_VECTOR ( 7 doWnto 0 );
SIGNAL tmp_num :STD_LOGIC_VECTOR ( 7 doWnto 0 );
SIGNAL num :STD_LOGIC_VECTOR ( 7 doWnto 0 )
27
28
29
```



```
30
                          BEGIN
31
 32
                                                        uut : Out Number
                                                          PORT MAP (
33
                                                                                                                      => RESET ,
34
                                                                  RESET
                                                                                                                 => CLK_EXT ,
35
                                                                     CLK EXT
                                                                                                                  => PB_U ,
                                                                    PB U
36
                                                                                                                  => PB_D ,
37
                                                                  PB_D
                                                                    counter_num => counter_num ,
38
                                                                     tmp_num => tmp_num ,
39
                                                                                                                      => num
40
                                                                     num
41
                                                                                                                         ) ;
42


  Image: Control of the 
                                                        PROCESS
43
44
                                                         BEGIN
45
                                                        RESET <= '1';
                                                          WAIT FOR 10 sec ;
46
47
                                                         RESET <= '0';
                                                          WAIT FOR 10 sec ;
48
49
                                                          END PROCESS;
50
             Ţ
51
                                                      PROCESS
52
                                                     BEGIN
53
                                                        CLK EXT <= '0';
                                                       WAIT FOR 10 ns ;
54
55
                                                        CLK EXT <='1';
                                                          WAIT FOR 10 ns ;
56
57
                                                          END PROCESS;
58
                 中
                                                      PROCESS
59
                                                        BEGIN
60
                                                        PB U <= '1' ;
61
                                                          WAIT FOR 3 sec ;
62
                                                          PB D <= '1' ;
63
                                                          WAIT FOR 3 sec ;
64
                                                          END PROCESS;
 65
 66
                                                           counter_num <= "11110000" ;
 67
                                                           tmp_num <= "00001111";
 68
 69
 70
                         END ARCHITECTURE ;
 71
```

בדיקת סימולציה





מונה / counter





```
2
    library IEEE ;
 3
     use IEEE.std logic arith.all;
     use ieee.std_logic_1164.all ;
 4
 5
     use ieee.std logic unsigned.all ;
 6
   □ ENTITY Counter IS
 7
9
     --GENERIC ();
10 🛱 PORT (
11
     RESET
                    : IN STD LOGIC
12
     CLK EXT
                    : IN STD LOGIC ;
13
     PB U
                     : IN STD LOGIC
                    : IN STD LOGIC ;
14
     PB D
                    : out STD_LOGIC_VECTOR ( 7 doWnto 0 )
15
     TempW
16
             )
                      ;
17
     END entity ;
18
19
   ARCHITECTURE behave OF Counter IS
20
21
     34
35
   PROCESS (RESET, PB_U, PB_D) --, CLK_EXT)
36
37
     begin
38
39
40
41
42
   ☐ IF (RESET ='0')then
43
            status_Up <= '0' ;
44
             status down <= '0';
                Counter d <= x"00011001" ; -- 00 ???????
45
                Counter_t <= "00011001"; -- 00 ???????
46
47
                PB D d <= '0';
48
                 PB U d <= '0';
49
50
51
52
    elsif ((CLK_EXT'event) and (CLK_EXT='1') )then
53
54
    自
55
         if ( (PB_U='1')) then
                if ( Counter_t < "00101101")then --??????? 45
56
57
                Counter_t <= (Counter_t + '1') ;
58
                end if;
59
         end if;
```



```
if ((PB_D='1')) then
                  if ( Counter_t > "00010100") then --??????? 20
61
62
                  Counter_t <= (Counter_t - '1') ;</pre>
63
                  end if;
            end if;
    🛱 else
67
            Counter_t <= Counter_t ;
68
      end if;
69
70
71
      -- end if ;
72
73
       TempW <= Counter t;
74
75
      end process ;
76
77
78
      END behave :
79
80
81
```


Counter Test Bench

```
library IEEE ;
 2
     use IEEE.std_logic_arith.all;
     use ieee.std_logic_1164.all ;
     use ieee.std_logic_unsigned.all ;
 5
 6
   □ ENTITY Counter tb IS
7
     END ENTITY ;
8
9
   ARCHITECTURE test bench OF Counter to IS
10
    □ COMPONENT Counter IS
11
12 🛱 PORT (
13
     RESET
                     : IN
                            STD LOGIC ;
                     : IN
                            STD LOGIC
14
      CLK EXT
15
      PB U
                     : IN
                            STD LOGIC
      PB D
16
                     : IN
                            STD LOGIC
                     : out STD_LOGIC_VECTOR ( 7 doWnto 0 )
17
      TempW
18
     END COMPONENT ;
19
20
21
     SIGNAL RESET
                      :STD LOGIC
      SIGNAL CLK EXT
                      :STD LOGIC
22
      SIGNAL PB U
                      :STD LOGIC
23
24
     SIGNAL PB D
                      :STD LOGIC
     SIGNAL TempW :STD LOGIC VECTOR ( 7 doWnto 0 )
25
```



```
26
27
       BEGIN
28
               uut : Counter
29
    阜
               PORT MAP (
30
                 RESET
                           => RESET ,
                  CLK_EXT => CLK_EXT ,
31
                  PB_U => PB_U ,
PB_D => PB_D ,
TempW => TempW );
32
33
34
35
    中
               PROCESS
36
               BEGIN
37
               RESET <= '1' ;
               WAIT FOR 10 sec ;
38
               RESET <= '0' ;
39
               WAIT FOR 10 sec ;
40
41
               END PROCESS;
42
43
               PROCESS
44
               BEGIN
45
               CLK EXT <= '0';
               WAIT FOR 10 ns ;
46
               CLK EXT <='1' ;
47
               WAIT FOR 10 ns ;
48
               END PROCESS;
49
50
51
               PROCESS
52
               BEGIN
53
               PB U <= '1' ;
54
               WAIT FOR 1 sec ;
55
               PB U <= '1' ;
56
               WAIT FOR 1 sec ;
57
               PB U <= '1' ;
58
               WAIT FOR 1 sec ;
59
               PB D <= '1' ;
60
               WAIT FOR 1 sec ;
61
               PB D <= '1' ;
62
               WAIT FOR 1 sec ;
               PB_D <= '1' ;
63
64
               WAIT FOR 1 sec ;
65
               END PROCESS;
66
67
       END ARCHITECTURE ;
68
```

בדיקת סימולציה





Counter_Data

```
2 library IEEE ;
    use IEEE.std logic arith.all;
    use ieee.std_logic_1164.all ;
5
    use ieee.std logic unsigned.all ;
6
8
9
    --GENERIC () ;
10 🛱 PORT (
                : IN STD_LOGIC ;
: IN STD_LOGIC ;
11
     RESET
12
     CLK_div
     Address
13
                   : out STD_LOGIC_VECTOR ( 2 doWnto 0 )
14
                     ;
15
    END entity ;
16
17 ARCHITECTURE behave OF CounterData IS
18
    SIGNAL Counter: STD_LOGIC_VECTOR ( 2 doWnto 0 ) ;
19
20
21 🗦 begin
22
23
      Address<=Counter;
24
25 PROCESS (RESET, CLK div)
26
27
    begin
28
29 🛱
       IF (RESET ='0')then
30
31
               Counter<="000";
32
33
      elsIF ( CLK div'event and CLK div ='1' )then
34
                    Counter<= Counter + '1';
35
36
            end if ;
37
38
39
40
41
    end process ;
42
43
       Address<=Counter:
44
45
46
    END behave ;
47
```



-תצוגה-

```
1
      LIBRARY ieee;
 2
      USE ieee.std_logic_1164.all;
      USE ieee.std logic arith.all;
      USE IEEE.std_logic_unsigned.all;
 5
    ENTITY display IS
 7
8
9
    PORT (
      temp number : in STD LOGIC VECTOR ( 7 doWnto 0 );
10
                    : IN STD_LOGIC_vector (2 doWnto 0) ;
11
12
                    : OUT STD LOGIC vector (15 doWnto 0)
13
14
     END display
15
    ARCHITECTURE behave OF display
16
                                        TS
17
18
19
20
      type temp00 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
21
      type temp01 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
22
      type temp02 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
23
      type temp03 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
24
      type temp04 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
25
      type temp05 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
      type temp06 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
26
27
      type temp07 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
      type temp08 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
28
      type temp09 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
29
30
      type temp10 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
31
      type temp11 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
      type temp12 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
      type temp13 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
33
      type temp14 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
34
35
       type temp15 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
36
       type temp16 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
       type temp17 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
37
      type temp18 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
      type temp19 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
39
40
      type temp20 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
41
      type temp21 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
42
      type temp22 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
      type temp23 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
43
      type temp24 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
      type temp25 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
45
      type temp26 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
46
      type temp27 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
47
      type temp28 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
48
      type temp29 is array(0 TO 7) OF std logic_vector (15 DOWNTO 0);
49
50
      type temp30 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
      type temp31 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
52
      type temp32 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
     type temp33 is array(0 TO 7) OF std_logic_vector (15 DOWNTO 0);
```



```
54
      type temp34 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
55
       type temp35 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
56
      type temp36 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
57
      type temp37 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
58
       type temp38 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
59
      type temp39 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
      type temp40 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
60
61
      type temp41 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
62
      type temp42 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
63
      type temp43 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
64
      type temp44 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
       type temp45 is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
65
66
      type smailly is array(0 TO 7) OF std logic vector (15 DOWNTO 0);
67
68
     □ constant temp00 A : temp00 := (
69
      "10000000
                       11101110"
70
      "01000000
                       10101010"
71
      "00100000
                       10101010"
72
      "00010000
                      10101010"
73
      "00001000
                      10101010"
74
      "00000100
                      10101010"
75
      "00000010
                      10101010"
76
      "00000001
                      111011110"
77
      );
78
79
     □ constant temp01 A : temp01 :=
80
      "10000000
                      11100100"
81
      "01000000
                       10100100"
82
      "00100000
                      10100100"
83
      "00010000
                      10100001"
84
      "00001000
                       10100001"
85
      "00000100
                      10100001"
      "00000010
86
                      10100001"
87
      "00000001
                      11100111"
88
      );
89
90
     □ constant temp00 A : temp00 :=
91
      "10000000
                       11101111"
92
      "01000000
                       10101001"
93
      "00100000
                      10101001"
94
      "00010000
                      10101001"
      "00001000
95
                       10101001"
96
      "00000100
                      10101001"
97
      "00000010
                      10101001"
98
      "00000001
                      11101111"
99
      );
```



```
100
101
     □ constant temp00 A : temp00 := (
      "10000000
102
                     11101111"
103
      "01000000
                    10101001"
104
       "00100000
                    10101001"
105
      "00010000
                    10101001"
      "00001000
106
                    10101001"
      "00000100
107
                    10101001"
      "00000010
108
                    10101001"
      "00000001
                    11101111"
109
110
      );
111
112
     constant temp00 A : temp00 := (
      "10000000
113
                     11101111"
114
      "01000000
                    10101001"
      "00100000
                    10101001"
115
116
      "00010000
                    10101001"
      "00001000
117
                    10101001"
      "00000100
118
                    10101001"
      "00000010
119
                    10101001"
      "00000001
120
                    11101111"
121
      );
122
123
     constant temp00 A : temp00 := (
      "10000000
124
                     11101111"
125
       "01000000
                    10101001"
126
      "00100000
                    10101001"
127
      "00010000
                    10101001"
128
      "00001000
                    10101001"
129
      "00000100
                    10101001"
      "00000010
130
                    10101001"
131
      "00000001
                    11101111"
132
      );
133
134
     constant temp00_A : temp00 := (
135
      "10000000
                    11101111"
136
       "01000000
                     10101001"
137
      "00100000
                    10101001"
138
       "00010000
                    10101001"
      "00001000
139
                    10101001"
      "00000100
140
                    10101001"
      "00000010
141
                    10101001"
      "00000001
142
                  11101111"
143
      );
```



```
144
145
      constant =
                  temp00 A : temp00
146
       "10000000
                        11101111"
147
       "01000000
                        10101001"
       "00100000
148
                        10101001"
        "00010000
149
                        10101001"
150
       "00001000
                        10101001"
151
       "00000100
                        10101001"
       "00000010
152
                        10101001"
       "00000001
153
                        111011111"
154
        );
155
156
      constant temp00_A : temp00
                                     :=
157
       "10000000
                        11101111"
158
        "01000000
                        10101001"
159
       "00100000
                        10101001"
       "00010000
160
                        10101001"
161
       "00001000
                        10101001"
       "00000100
162
                        10101001"
163
       "00000010
                        10101001"
164
       "00000001
                        11101111"
165
        );
166
167
      constant temp00 A : temp00
        "10000000
                        11101111"
168
169
        "01000000
                        10101001"
       "00100000
170
                        10101001"
171
       "00010000
                        10101001"
172
       "00001000
                        10101001"
173
       "00000100
                        10101001"
174
       "00000010
                        10101001"
175
       "00000001
                        11101111"
176
        );
177
178
      constant temp00 A : temp00
179
        "10000000
                        111011111"
180
       "01000000
                        10101001"
181
        "00100000
                        10101001"
182
        "00010000
                        10101001"
183
       "00001000
                        10101001"
184
       "00000100
                        10101001"
       "00000010
185
                        10101001"
186
        "00000001
                        11101111"
187
```



```
188
189
      constant temp00 A : temp00 := (
190
       "10000000
                       11101111"
191
        "01000000
                       10101001"
192
       "00100000
                       10101001"
193
       "00010000
                       10101001"
194
       "00001000
                       10101001"
195
       "00000100
                       10101001"
                       10101001"
196
       "00000010
197
       "00000001
                       11101111"
198
       );
199
200
     constant temp00 A : temp00 := (
201
       "10000000
                       11101111"
202
       "01000000
                       10101001"
203
       "00100000
                       10101001"
204
       "00010000
                       10101001"
205
       "00001000
                       10101001"
206
       "00000100
                       10101001"
       "00000010
207
                       10101001"
208
       "00000001
                       111011111"
209
       );
210
211
     □ constant temp00 A : temp00 := (
212
       "10000000
                       11101111"
       "01000000
213
                       10101001"
214
       "00100000
                       10101001"
215
       "00010000
                       10101001"
216
       "00001000
                       10101001"
       "00000100
217
                       10101001"
218
       "00000010
                       10101001"
219
       "00000001
                       11101111"
220
       );
221
222
     constant temp00 A : temp00 := (
223
       "10000000
                       11101111"
224
       "01000000
                       10101001"
225
       "00100000
                       10101001"
226
       "00010000
                       10101001"
227
       "00001000
                       10101001"
228
       "00000100
                       10101001"
229
       "00000010
                       10101001"
230
       "00000001
                       11101111"
231
```



```
\Box constant temp00_A : temp00 := (
233
234
       "10000000
                      11101111"
235
       "01000000
                      10101001"
       "00100000
236
                      10101001"
237
       "00010000
                      10101001"
238
       "00001000
                      10101001"
239
       "00000100
                      10101001"
240
       "00000010
                      10101001"
241
       "00000001
                      11101111"
242
       );
243
244
     □ constant temp00 A : temp00 := (
245
       "10000000
                      11101111"
       "01000000
246
                      10101001"
247
       "00100000
                      10101001"
248
       "00010000
                      10101001"
249
       "00001000
                      10101001"
250
       "00000100
                      10101001"
251
       "00000010
                      10101001"
252
       "00000001
                      11101111"
253
       );
254
255
     □ constant temp00 A : temp00 := (
256
       "10000000
                      11101111"
                      10101001"
257
       "01000000
258
       "00100000
                      10101001"
                      10101001"
259
       "00010000
260
       "00001000
                      10101001"
       "00000100
261
                      10101001"
       "00000010
262
                      10101001"
263
       "00000001
                     11101111"
264
       );
265
266
     constant temp00 A : temp00 := (
       "10000000
267
                      11101111"
268
       "01000000
                      10101001"
       "00100000
                      10101001"
269
       "00010000
270
                      10101001"
271
       "00001000
                      10101001"
272
       "00000100
                      10101001"
273
       "00000010
                      10101001"
       "00000001
274
                     11101111"
275
       );
```



```
\Box constant temp00_A : temp00 := (
277
278
        "10000000
                        11101111"
279
        "01000000
                       10101001"
280
        "00100000
                        10101001"
        "00010000
281
                       10101001"
282
        "00001000
                       10101001"
283
       "00000100
                        10101001"
284
        "00000010
                       10101001"
        "00000001
285
                       11101111"
286
        );
287
288
     constant temp00 A : temp00 := (
289
       "10000000
                        11101111"
290
        "01000000
                        10101001"
291
        "00100000
                        10101001"
292
       "00010000
                       10101001"
293
       "00001000
                        10101001"
                       10101001"
294
        "00000100
295
       "00000010
                        10101001"
       "00000001
296
                       11101111"
297
        );
298
299
     constant temp00 A : temp00 := (
300
        "10000000
                       11101111"
301
        "01000000
                        10101001"
302
        "00100000
                       10101001"
        "00010000
303
                        10101001"
304
        "00001000
                       10101001"
305
        "00000100
                        10101001"
       "00000010
306
                        10101001"
307
       "00000001
                       11101111"
308
       );
309
310
      Constant temp00 A : temp00
311
        "10000000
                        11101111"
312
        "01000000
                       10101001"
313
        "00100000
                        10101001"
314
        "00010000
                       10101001"
315
        "00001000
                        10101001"
       "00000100
316
                        10101001"
317
       "00000010
                       10101001"
       "00000001
                       11101111"
318
319
       );
```



```
320
321
      🛱 constant temp00 A : temp00 := (
                        11101111"
322
        "10000000
        "01000000
323
                        10101001"
        "00100000
324
                        10101001"
325
       "00010000
                        10101001"
       "00001000
326
                        10101001"
327
        "00000100
                        10101001"
       "00000010
328
                        10101001"
       "00000001
329
                        111011111"
330
        );
331
     constant temp00 A : temp00 := (
332
333
        "10000000
                        11101111"
334
        "01000000
                        10101001"
335
        "00100000
                        10101001"
336
        "00010000
                        10101001"
337
       "00001000
                        10101001"
338
       "00000100
                        10101001"
339
        "00000010
                        10101001"
       "00000001
340
                        11101111"
341
        );
342
343
     constant temp00 A : temp00
344
       "10000000
                        11101111"
345
        "01000000
                        10101001"
346
        "00100000
                        10101001"
347
        "00010000
                        10101001"
348
        "00001000
                        10101001"
349
       "00000100
                        10101001"
350
       "00000010
                        10101001"
351
        "00000001
                        11101111"
352
        );
353
354
     constant temp00 A : temp00
                                    := (
        "10000000
                        11101111"
355
356
        "01000000
                        10101001"
        "00100000
357
                        10101001"
        "00010000
358
                        10101001"
359
        "00001000
                        10101001"
       "00000100
                        10101001"
360
        "00000010
361
                        10101001"
        "00000001
                        11101111"
362
363
        );
```



```
364
365
      constant temp00 A : temp00 := (
366
        "10000000
                        11101111"
367
        "01000000
                        10101001"
368
       "00100000
                        10101001"
369
       "00010000
                       10101001"
370
       "00001000
                        10101001"
371
       "00000100
                        10101001"
372
       "00000010
                       10101001"
373
        "00000001
                       11101111"
374
       );
375
376
     □ constant temp00 A : temp00
                                    := (
377
        "10000000
                        11101111"
        "01000000
378
                        10101001"
       "00100000
379
                        10101001"
       "00010000
380
                       10101001"
381
        "00001000
                       10101001"
382
       "00000100
                       10101001"
383
       "00000010
                       10101001"
384
       "00000001
                       11101111"
385
       );
386
     □ constant temp00 A : temp00 := (
387
388
        "10000000
                        11101111"
389
        "01000000
                        10101001"
390
        "00100000
                       10101001"
391
       "00010000
                       10101001"
       "00001000
392
                        10101001"
       "00000100
393
                       10101001"
394
       "00000010
                       10101001"
       "00000001
395
                       11101111"
396
       );
397
398
     constant temp00 A : temp00
399
        "10000000
                        11101111"
400
        "01000000
                        10101001"
401
       "00100000
                        10101001"
402
        "00010000
                        10101001"
403
       "00001000
                        10101001"
404
       "00000100
                       10101001"
405
        "00000010
                       10101001"
       "00000001
                       11101111"
406
407
       );
```



```
408
409
      Constant temp00 A : temp00
                                     := (
410
        "10000000
                        11101111"
411
        "01000000
                        10101001"
412
        "00100000
                        10101001"
413
        "00010000
                        10101001"
414
        "00001000
                        10101001"
415
        "00000100
                        10101001"
       "00000010
                        10101001"
416
       "00000001
417
                        11101111"
418
        );
419
420
      constant temp00 A : temp00
                                     := (
421
                        11101111"
        "10000000
422
        "01000000
                        10101001"
423
        "00100000
                        10101001"
424
        "00010000
                        10101001"
425
        "00001000
                        10101001"
426
        "00000100
                        10101001"
427
        "00000010
                        10101001"
428
       "00000001
                        11101111"
429
        );
430
431
      constant temp00 A : temp00
                                        (
432
        "10000000
                        11101111"
433
        "01000000
                        10101001"
434
        "00100000
                        10101001"
435
        "00010000
                        10101001"
436
        "00001000
                        10101001"
        "00000100
437
                        10101001"
438
        "00000010
                        10101001"
       "00000001
439
                        111011111"
440
        );
441
442
      constant temp00 A : temp00
443
        "10000000
                        11101111"
444
        "01000000
                        10101001"
                        10101001"
445
        "00100000
446
        "00010000
                        10101001"
447
        "00001000
                        10101001"
448
        "00000100
                        10101001"
449
        "00000010
                        10101001"
       "00000001
                        11101111"
450
451
        );
452
```



```
453 🛱 constant temp00_A : temp00 := (
463
"10000000 11101111" ,
474
485
497 Constant temp00_A : temp00 := (
507
```



```
508 Constant temp00_A : temp00 := (
 509
          "10000000 11101111" ,
         "10000000 10101001"
"00100000 10101001"
"00010000 10101001"
"00001000 10101001"
"00000100 10101001"
"00000010 10101001"
"00000001 11101111"
);
 510
 511
 512
 513
 514
 515
 516
 517
 518
 520 "10000000 11101111"
521 "01000000 10101001"
                             10101001"
       "001000000 10101001"
"00010000 10101001"
"00001000 10101001"
"00000100 10101001"
"00000010 10101001"
"00000001 11101111"
);
 522
 523
 524
 525
 526
 527
 528
529
540
541 constant temp00_A : temp00 := (
542 "10000000 11101111"
         "01000000
                              10101001"
543
         "00100000 10101001"
"00010000 10101001"
544
 545
         "00001000 10101001"
"00000100 10101001"
"00000010 10101001"
"00000001 11101111"
 546
 547
 548
 549
         );
 550
 551
 552 constant temp00_A : temp00 := (
552
553 "1000000
"0100000
"00100000
          "10000000 11101111"
                              10101001"
                             10101001"
         "00100000 10101001"
"00010000 10101001"
"00000100 10101001"
"00000010 10101001"
"00000001 11101111"
 557
 558
 559
 560
         );
 561
562
```



```
563
     constant temp00_A : temp00 := (
564
       "10000000
                       11101111"
                       10101001"
565
       "01000000
566
       "00100000
                       10101001"
567
       "00010000
                       10101001"
568
       "00001000
                       10101001"
569
       "00000100
                       10101001"
570
       "00000010
                       10101001"
571
       "00000001
                       11101111"
572
       );
573
```



```
576 □ BEGIN
     process (address, temp number)
579
         begin
580
581 🛱 case temp number is
                 when ("00000000") => data_out <= temp00_A(conv_integer( address(2 downto 0) ) );</pre>
                 when ("00000001") => data_out <= temp01_A(conv_integer( address(2 downto 0) ) );</pre>
584
                when ("00000010") => data_out <= temp02_A(conv_integer( address(2 downto 0) ) );</pre>
585
                when ("000000011") => data out <= temp03 A(conv integer( address(2 downto 0) ));</pre>
586
                when ("00000100") => data out <= temp04 A(conv integer( address(2 downto 0) ));</pre>
587
                when ("00000101") => data out <= temp05 A(conv integer( address(2 downto 0) ) );</pre>
               when ("00000110") => data out <= temp06 A(conv integer( address(2 downto 0) ));</pre>
588
589
               when ("00000111") => data out <= temp07 A(conv integer( address(2 downto 0) ));</pre>
               when ("00001000") => data out <= temp08 A(conv integer( address(2 downto 0) ));</pre>
               when ("00001001") => data out <= temp09_A(conv_integer( address(2 downto 0) ) );</pre>
               when ("00001010") => data_out <= temp10_A(conv_integer( address(2 downto 0) ) );</pre>
592
593
               when ("00001011") => data_out <= temp11_A(conv_integer( address(2 downto 0) ));</pre>
594
               when ("00001100") => data out <= temp12 A(conv integer( address(2 downto 0) ));</pre>
               when ("00001101") => data_out <= temp13_A(conv_integer( address(2 downto 0) ) );</pre>
595
596
               when ("00001110") => data out <= temp14 A(conv integer( address(2 downto 0) ));</pre>
               when ("00001111") => data_out <= temp14_A(conv_integer( address(2 downto 0) ) );
when ("00010000") => data_out <= temp16_A(conv_integer( address(2 downto 0) ) );
when ("00010001") => data_out <= temp17_A(conv_integer( address(2 downto 0) ) );</pre>
597
598
599
               when ("00010010") => data_out <= temp18_A(conv_integer( address(2 downto 0) ) );</pre>
600
               when ("00010011") => data_out <= temp19_A(conv_integer( address(2 downto 0) ) );</pre>
601
602
               when ("00010100") => data_out <= temp20_A(conv_integer( address(2 downto 0) ));</pre>
603
               when ("00010101") => data_out <= temp21_A(conv_integer( address(2 downto 0) ) );</pre>
604
               when ("00010110") => data out <= temp22 A(conv integer( address(2 downto 0) ));
605
               when ("00010111") => data out <= temp23 A(conv integer( address(2 downto 0) ));</pre>
606
               when ("00011000") => data out <= temp24 A(conv integer( address(2 downto 0) ));</pre>
607
               when ("00011001") => data out <= temp25 A(conv integer( address(2 downto 0) ));</pre>
608
               when ("00011010") => data out <= temp26 A(conv integer( address(2 downto 0) ));</pre>
               when ("00011011") => data out <= temp27_A(conv_integer( address(2 downto 0) ) );</pre>
609
               when ("00011100") => data_out <= temp28_A(conv_integer( address(2 downto 0) ) );</pre>
610
611
                when ("00011101") => data out <= temp29 A(conv_integer( address(2 downto 0) ));</pre>
                when ("00011110") => data out <= temp30 A(conv integer( address(2 downto 0) ));</pre>
612
                when ("00011111") => data_out <= temp31_A(conv_integer( address(2 downto 0) ) );</pre>
613
                when ("00100000") => data out <= temp32 A(conv integer( address(2 downto 0) ));</pre>
614
                when ("00100001") => data_out <= temp33_A(conv_integer( address(2 downto 0) ));</pre>
615
616
                when ("00100010") => data_out <= temp34_A(conv_integer( address(2 downto 0) ) );</pre>
                when ("00100011") => data_out <= temp35_A(conv_integer( address(2 downto 0) ));</pre>
                when ("00100100") => data_out <= temp36_A(conv_integer( address(2 downto 0) ) );</pre>
618
619
                when ("00100101") => data_out <= temp37_A(conv_integer( address(2 downto 0) ) );</pre>
620
                when ("00100110") => data_out <= temp38_A(conv_integer( address(2 downto 0) ) );</pre>
621
                when ("00100111") => data_out <= temp39_A(conv_integer( address(2 downto 0) ));</pre>
                when ("00101000") => data out <= temp40 A(conv integer( address(2 downto 0) ));</pre>
622
623
                when ("00101001") => data out <= temp41 A(conv integer( address(2 downto 0) ) );</pre>
624
               when ("00101010") => data out <= temp42 A(conv integer( address(2 downto 0) ) );</pre>
625
                when ("00101011") => data out <= temp43 A(conv integer( address(2 downto 0) ));
                 when ("00101100") => data out <= temp44 A(conv integer( address(2 downto 0) ));</pre>
626
                 when ("00101101") => data out <= temp45 A(conv integer( address(2 downto 0) ));
627
628
629
                 when others => data out <= smailly mat(conv integer( address(2 downto 0) ));
630
        end case ;
631
         end process ;
         END behave ;
632
```




Display Test Bench

```
LIBRARY ieee;
 1
       USE ieee.std logic 1164.all;
 3
       USE ieee.std logic arith.all;
       USE IEEE.std_logic_unsigned.all;
     ENTITY display tb IS
     END ENTITY ;
 7
 8
 9
     ARCHITECTURE test_bench OF display_tb IS
11
     COMPONENT display IS
     PORT (
12
      temp_number : in STD_LOGIC_VECTOR ( 7 doWnto 0 );
13
       address : IN STD_LOGIC_vector (2 downto 0) ;
data_out : OUT STD_LOGIC_vector (15 downto 0)
14
     : OUT STD_LOGIC_vector (15 doWnto 0)
15
16
17
18
     SIGNAL temp_number :STD_LOGIC_VECTOR ( 7 doWnto 0 );
SIGNAL address :STD_LOGIC_vector (2 doWnto 0);
                          :STD_LOGIC_vector (2 doWnto 0) ;
:STD_LOGIC_vector (15 doWnto 0) ;
20
      SIGNAL data out
21
      SIGNAL i
                           :STD_LOGIC;
22
23
   BEGIN
24
25
              uut : display
26
              PORT MAP (
27
                  temp number => temp number ,
28
                  address => address,
                              => data_out
29
                  data_out
30
                                ) ;
31
     上中
32
              PROCESS
33
34
              BEGIN
35
              temp_number <= "000000000";
              for i in 0 to 43 loop
37
                 temp_number <= temp_number+1 ;
38
                 WAIT FOR 1 sec ;
39
              end loop;
               END PROCESS;
40
     上中
41
42
              PROCESS
43
              BEGIN
44
              address <= "00000000"
45
              for i in 0 to 6 loop
46
                 address <= address+1 ;
                 WAIT FOR (1/24) sec ;
47
48
               end loop;
49
               END PROCESS;
50
     END ARCHITECTURE ;
51
52
53
```



בדיקת סימולציה





-תיאור מפגשים-

מפגש 1: תכנון הפרויקט עייי תרשים מלבנים כללי.

מפגש 2: הכרת האלטרה והתצוגה.

מפגש 3: פתרון בעיות התצוגה עייי הוספת רכיבים.

מפגש 4: הכרת חיישן הטמפרטורה.

מפגש 5 : הכרת A/D.

. A/D לימוד צורת חיבור חיישן הטמפרטורה ל

מפגש 7: הכרת הרכיב האופטי.

מפגש 8: הכרת הרכיב הממתג.

מפגש 9: פתרון בעיות הרכיב האופטי והרכיב הממתג עייי הוספת רכיבים.

מפגש 10: תכנון תוכנה כללית עם חלוקה ליחידות.

מפגש 11: יצירת תרשים זרימה ליחידת compare.

.out_number מפגש 12: יצירת תרשים זרימה ליחידת

מפגש 13: יצירת תרשים זרימה ליחידת divider.

מפגש 14: יצירת תרשים זרימה ליחידת counter_data.

מפגש 15: יצירת תרשים זרימה ליחידת display.

מפגש 16: יצירת תרשים זרימה ליחידת top_level.

מפגש 17: כתיבת התוכנה ליחידת counter.

מפגש 18: כתיבת התוכנה ליחידת compare.

מפגש 19: כתיבת התוכנה ליחידת out_number.

מפגש 20: כתיבת התוכנה ליחידת divider.

מפגש 21: כתיבת התוכנה ליחידת counter_data.

מפגש 22: כתיבת התוכנה ליחידת display.

מפגש 23: כתיבת התוכנה ליחידת top_level.

מפגש 24: מימוש פיזי עייי הלחמה וחיווטים של רכיבי התצוגה.

A/D מפגש 25: מימוש פיזי עייי הלחמה וחיווטים של רכיבי חיישן הטמפרטורה ורכיב

מפגש 26: מימוש פיזי עייי הלחמה וחיווטים של רכיב הRelay והרכיב האופטי.

מפגש 27: סיכום תרשים מלבני מפורט.

מפגש 28: מימוש פיזי סופי כולל צריבת התוכנה.



לסיכום...

החכמנו, למדנו ונהנינו.

היה מגניב וכיף לראות את הלימודים התיאורטיים מתממשים ומתרחשים.

מחכות לפרויקט הבא...(:

