



FPGA开发板使用手册

HX1P35A-安路

杭州康芯电子有限公司

开发板使用注意事项：

- 1、USB口插拔时，首先关闭电源开关，轻轻插拔，并且不要频繁插拔，以免造成接口损坏！
- 2、开发板不用时，要关闭电源！
- 3、需外接设备和连线时，首先关闭电源，确保外设接插正确，再打开电源！
- 4、开发板上的裸露的金属针、孔等，不要随意用手触摸，以免静电导致芯片烧坏和污迹粘上氧化！
- 5、开发板上的器件不要随意卸装，以免装配失误导致开发板故障！
- 6、开发板发生故障、水迹、异常或无电时，请立即切断电源！
- 7、平时开发板不用时，及时收纳，以免落入灰尘，引起故障和寿命；平时准备一个吹尘器，板表面或很久没有使用时，清理灰尘！
- 8、开发板应存放于干燥地方，以免潮湿，再开机时引起故障！

目 录

一、开发板特色	4
二、开发板功能及构成及功能介绍	4
①FPGA	5
②50M时钟源	6
③40芯GPIO扩展口J1	6
④以太网接口	8
⑤电源开关	8
⑥12V电源输入	9
⑦USB接口	9
(1) 开发板供电系统	9
(2) USB-JTAG编程口	10
(3) USB转UART	11
⑧MIPI_CSI接口	12
⑨HDMI接口	13
⑩40芯GPIO扩展口J2	14
⑪数码管	16
⑫8组双色LED发光管	17
⑬固化 FLASH	19
⑭4组LED发光管	19
⑮蜂鸣器	20
⑯乒乓开关	21
⑰SPI FLASH	21
⑱4组按键	22
⑲TF卡槽	23
⑳内核DDR差分时钟源	24

一、开发板特色

- 1、HX1P35C板核心芯片采用了安路的PH1P系列，采用先进的工艺、包含丰富的逻辑单元、高速串行的I/O、丰富的存储资源和IP资源；
- 2、采用板载USB-JTAG，USB和电源适配器供电：转换成：5V、3.3V、1.8V、1.5V，0.95V电源；
- 3、该板含有基础学习的资源，4按键、4开关、8个数码管、8双色LED、4个独立LED；
- 4、USB转UART、TF卡、HDMI，千兆网口、MIPI，蜂鸣器；
- 5、2组SPI FLASH 128bit；
- 6、标配了2组40芯IO扩展口，每组36个IO口（即18对差分IO），扩展接口兼容市场上大多数扩展板。

二、开发板构成及功能介绍




图2-1 开发板系统实物图

- | | |
|-------------------------------|-------------------|
| ①FPGA:安路 PH1P 系列 PH1P35MDG324 | ⑪8 组数码管 |
| ②50M 时钟源 | ⑫8 组双色 LED 发光管 |
| ③40 芯 GPIO 扩展口 JP1 | ⑬固化 FLASH N25Q128 |
| ④千兆网口 | ⑭4 组 LED |
| ⑤电源开关 | ⑮蜂鸣器 |
| ⑥12VDC 座 | ⑯6 组乒乓开关 |
| ⑦USB-JTAG | ⑰SPI FLASH |
| ⑧MIPI 口 | ⑱4 组按键 |
| ⑨HDMI 接口 | ⑲TF 卡槽 (背) |
| ⑩40 芯 GPIO 扩展口 JP2 | ⑳内嵌DDR时钟 |

下通过图2-1实物图标识来了解这个开发平台所能实现的功能。

①、FPGA

国产FPGA安路：PH1P系列:PH1P35MDG324，LUTs:38189，DFFs:42434，MCU:RISC_V，MIPI DPHY: 2，具体资源查看使用手册。此型号为 BGA 封装，324 个脚。FPGA 引脚的定义，如使用 FPGA 都是非 BGA 封装的，比如 144 引脚，208 引脚的 FPGA 芯片，他们的引脚定义是由数字组成，比如 1 到 144，1 到 208 等等，而当我们使用 BGA 封装的芯片以后，引脚名称变为由字母+数字的形式，比如 H4，J13 等等，因此我们在看原理图的时候，看到的字母+数字这种形式的，就是代表了 FPGA 的引脚。图 2.2 为核心板所用的 FPGA 芯片实物图。



图2.2 FPGA实物图

PH1P系列资源如下,相关技术详见相关技术手册。

表一：PH1P系列资源对比

Device	PH1P100		PH1P35	PH1P50	
	PH1P100SBG676、 PH1P100SBG677、 PH1P100SBG484、 PH1P100GEG324		PH1P35MBG484、 PH1P35MDG324、 PH1P35MHG324、 PH1P35MEG324、 PH1P35MEG324A	PH1P50SBG484、 PH1P50GEG324	PH1P50MEG324A
LUT4s	129, 024		38, 189	61, 632	61, 632
DFFs	143, 360		42, 432	68, 480	68, 480
Dis-RAM (Kbits)	1600		507	600	600
ERAM	20K	300	108	174	174
	Total (Kbits)	6, 000	2, 160	3, 480	3, 480
DSP ¹	220		40	120	120
PLL	12		6	10	10
TVS	1		1	1	1
ADC	-		-	1	1
MCU	-		1	1	1
MIPI DPHY	-		2	-	2

②、50M时钟源

图2-3即为我们上述提到的给开发板提供时钟源的**50M**有源晶振电路。晶振输出连接到FPGA的全局输入时钟管脚，可以用来驱动FPGA内的用户逻辑电路，用户可以通过配置FPGA内部的PLL（锁相环）来分频倍频。




图 2-3 50M晶振连接原理图

引脚分配

时钟信号	FPGA 引脚
CLK	C4

③、40芯GPIO扩展口J1

开发板预留2个扩展口，每个扩展口有40个信号。其中，5V电源1路，3.3V电源1路，地2路，IO脚72路。IO口连接到FPGA引脚上，电平为3.3V。切勿直接跟5V设备直接连接，以免烧坏FPGA。如果要接5V设备，需要接电平转换芯片。扩展口和FPGA连接的pcb走线全部采用差分等长走线，以方便扩展模块。扩展口J1其原理图如图2-4所示。




图2-4 J1 40芯扩展接口原理图

注意：在锁定扩展口的引脚时，要根据实物的缺口方向，J1的第一脚在正方向右下1为第一脚位号，对照图2-4的原理图锁定引脚。

J1 扩展口引脚分配表 (根据引脚位号对照引脚)

脚位号与信号名	FPGA 引脚	脚位号与信号名	FPGA 引脚
1(GPIOA_0)	C18	2(GPIOA_1)	D15
3(GPIOA_2)	E12	4(GPIOA_3)	E16
5(GPIOA_4)	E17	6(GPIOA_5)	F13
7(GPIOA_6)	F14	8(GPIOA_7)	F18
9(GPIOA_8)	G17	10(GPIOA_9)	H17
11	VCC5V	12	GND
13(GPIOA_10)	H18	14(GPIOA_11)	J13
15(GPIOA_12)	J14	16(GPIOA_13)	J15
17(GPIOA_14)	J16	18(GPIOA_15)	J18
19(GPIOA_16)	D9	20(GPIOA_17)	K17
21(GPIOA_18)	K16	22(GPIOA_19)	K15
23(GPIOA_20)	K13	24(GPIOA_21)	L15
25(GPIOA_22)	L16	26(GPIOA_23)	P10
27(GPIOA_24)	P9	28(GPIOA_25)	P8
29	3.3V	30	GND
31(GPIOA_26)	R7	32(GPIOA_27)	R6
33(GPIOA_28)	T5	34(GPIOA_29)	U7
35(GPIOA_30)	U6	36(GPIOA_31)	U5
37(GPIOA_32)	U4	38(GPIOA_33)	V7
39(GPIOA_34)	V6	40(GPIOA_35)	V4

④、以太网接口

以太网 (Gigabit Ethernet, 简称GbE) 是一种遵循IEEE 802.3标准系列的计算机网络技术, 传输速率达到1Gbps (1000Mbps), 是以太网技术的高速版本, 也是现在主流的有线局域网技术之一。

千兆以太网采用和传统10/100M以太网同样的CSMA/CD协议、帧格式和帧长, 能实现在原有低速以太网基础上平滑升级。它支持多种传输介质, 如光纤、5类及以上非屏蔽双绞线等。

此板网口采用了以太网YT8511控制芯片 (查看相关手册), 接口端HR911130A, 相关资料在已提供资料包里查看。图2-5是YT8511控制器件原理图。




图2-5 以太网接口原理图

以太网接口引脚图

信号名称	FPGA引脚	信号名称	FPGA引脚
MDC0	V9	MDIO0	U10
RESET_N	V8	TXCLK	U9
RXD0	N9	TXD0	R11
RXD1	T7	TXD1	P11
RXD2	T8	TXD2	T10
RXD3	T9	TXD3	R12
TXEN	R10	RXC_DV	N8

⑤、电源开关

开发板电源输入下面会介绍过，通过USB或电源适配器供电，转换成不同的电压满足整个开发板上电源需求，通过总开关，接通和断开开发板各部件的供电系统，开发板上的电源开关原理图2-6。




图2-6 开发板的电源开关

⑥、12V电源输入

整块板利用两路供电：USB供电和电源适配器供电，也可独立供电，电源适配器电压为直流12V,电流为1A，经过稳压芯片获得5V电源，和另一路USBVCC通过MOS三极管，输出VCCOUT，经过电源开关给整个板子供电VCC_5V。




图2-7 电源适配器和USB供电产生5V电源

⑦、USB接口

此USB接口有三个作用：（1）开发板供电口；（2）FPGA编程口；（3）USB转UART。下面做分别介绍：

（1）开发板供电系统：

开发板上提供的多种不同电压的电源。通过电脑USB或电源适配器供电，转换成VCC_5V电源经过电源芯片分别产生+3.3V，+1.8V，+1.5V，+0.95V电源，满足FPGA的BANK电压和内核电压及外围器件

需要，5V转换成不同电源原理图如下2-8。




图2-8 电源转换原理图

开发板上的电源拓扑图2-9如下：





图2-9 开发板的电源拓扑

(2) USB-JTAG编程口

JTAG编程口:USB-JTAG Cable, type-C接口形式。Type-C是USB接口的一种连接介面，不分正反两面均可插入，大小约为8.3mm×2.5mm，和其他介面一样支持USB标准的充电、数据传输、显示输出等功

能，也可当着电源供电用。Type-C由USB Implementers Forum制定，Type-c接口连接如图 2-10 所示。



2-10 type-c接口

一端接电脑。另一端Type-c 连接开发板，对FPGA进行下载编程，兼电源输入口，FPGA 的配置和调试模式：JTAG 模式。JTAG 接口的作用是将编译好的程序(.bit)下载到FPGA中，或加载到掉电保护的FLASH中，掉电以后就不会丢失，重新上电后FPGA会读取FLASH中的bin配置文件并运行。

图 2-11是 JTAG 口的原理图部分，其中涉及到 TCK,TDO,TMS,TDI 这四个信号。这四个信号直接由FPGA引脚引出，FPGA DONE，编程过程的指示灯。




图 2-11 原理图中 JTAG 接口部分

JTAG接口部分引脚表

信号名称	FPGA引脚	信号名称	FPGA引脚
FPGA_TCK	R13	FPGA_TDI	R13
FPGA_TMS	L14	FPGA_TDO	T13

(3) USB转UART

Type-c USB接口，一个对FPGA编程下载，另一功能USB转UART功能，图2-11连接FPGA的RXT、TXT原理图2-12。




图2-12 串口接口原理图

串口引脚分配表：

引脚名称	FPGA 引脚
RXD	J1
TXD	H1

⑧、MIPI_CSI接口

MIPI（移动产业处理器接口）是由MIPI联盟开发的开放标准，为移动处理器提供高性能、低功耗的串行通信接口，主要应用于摄像头、显示屏等领域。主要特点：

- 高性能：能够处理高速数据传输，满足现代移动设备的需求。
- 低功耗：设计优化，适合电池供电的移动设备。
- 低成本：简化设计，降低制造成本。

应用领域：

- 摄像头接口：广泛用于手机摄像头，实现高效图像数据传输。
- 显示屏接口：支持高分辨率屏幕的数据传输。
- 其他应用：包括射频模块等需要高速数据传输的组件。

技术规格：

- D-PHY和C-PHY：用于近距离传输，距离可达15厘米。
- A-PHY v1.0：支持长达15米的传输距离，数据速率高达16Gbps。

MIPI标准在移动设备领域，特别是在摄像头和显示屏连接方面，发挥着重要作用。

安路科技PH1P35 集成了 2 组 MIPI 硬核模块，支持标准《MIPI Alliance Standard for D-PHY Specification》,版本 2.0。每组 MIPI 硬核模块可以设置为输入或者 输出，最大支持 4 Lane，搭配用户逻辑可以配置为串行摄像头接口，或者串行显示接口。

PH1P MIPI 硬核模块功能特性：

MIPI 硬核模块具有如下性能特征：

- 支持高速模式（High-Speed, HS）和低功耗模式（Low-Power, LP）动态切换。
- 内部串行收发器支持 1: 8 和 1: 16 模式。
- 低功耗模式（Low-Power, LP）支持双向传输。

- 支持动态 Skew 调节, 自动 Skew 校准。
- 输入输出电气参数可编程配置。

除了用于 MIPI 模式, MIPI 硬核模块还可配置为 LVCMOS 和 LVDS 模式, 使得使用方式更为灵活和丰富。

HX1P35板上MIPI_CSI 用42脚FPC连接方式作为摄像头接入口, 其中40组数据线差分对形式连接, 原理图2-13如下, TI TXS0104EPWR 是一款4通道双向电压电平转换器, 用于在不同电压域(如 1.8V/3.3V/5V) 间自动双向转换数字信号, 支持开漏与推挽两种驱动, 无需方向控制信号。具体参见手册。




图2-13 MIPI CSI 接口原理图

MIPI_CSI高速度串行摄像头接口引脚分配:

信号名称	FPGA引脚	信号名称	FPGA引脚
MIPI_CSI_D0_P	V14	MIPI_CSI_D0_N	U14
MIPI_CSI_D1_P	V15	MIPI_CSI_D1_N	U15
MIPI_CSI_D2_P	V17	MIPI_CSI_D2_N	U17
MIPI_CSI_D3_P	U18	MIPI_CSI_D3_N	V18
MIPI_CSI_I2C_FSCL	K3	MIPI_CSI_I2C_FSDA	J3
MIPI_CSI_FCLK	L3	MIPI_CSI_FPWDNB	L2
MIPI_CSI_CK_P	V16	MIPI_CSI_CK_N	U16

⑨、HDMI接口

HDMI接口即高清晰度多媒体接口，是一种数字化视频/音频接口技术，可同时传送音频和影像信号，支持全数字化传输、音视频同步、高带宽（如HDMI 2.1达48Gbps）及多种接口类型（Type A/C/D）。以下是关于它的详细介绍：特点：

全数字化传输：相比传统模拟信号接口，HDMI直接传输数字信号，避免了信号转换损失，确保画质和音质无损。

开发板的HDMI接口采用直连FPGA的方式来实现，接口19P贴片式，通过FPGA内部的IP核进行HDMI信号的识别，可以作为输入或输出。HDMI接口原理图如图2-14所示。




图2-14 HDMI接口1原理图

HDMI输入引脚表

信号名称	FPGA引脚	信号名称	FPGA引脚
HDMI1_D2_P	H14	HDMI1_D0_P	G16
HDMI1_D2_N	H13	HDMI1_D0_N	H16
HDMI1_D1_P	F17	HDMI1_SCL	E15
HDMI1_D1_N	E18	HDMI1_SDA	F15
HDMI1_HPD	B17	HDMI1_CLK_N	D18

HDMI1_CLK_P

C17

⑩、40芯GPIO扩展口J2

开发板预留2个扩展口J1/J2, 这是在板右边J2口, 信号与JP1一样, 这里不在重述, 其原理图如图2-15所示。




图2-15 JP1 40芯口的引脚原理图

注意：在锁定扩展口的引脚时，要根据实物的缺口方向，J1的第一脚在正方向左上1为第一脚位号，对照图2-14的原理图锁定引脚。

J2 扩展口引脚分配表：

脚位号与信号名	FPGA 引脚	脚位号与信号名	FPGA 引脚
1(GPIOA_0)	V2	2(GPIOA_1)	V1
3(GPIOA_2)	U2	4(GPIOA_3)	U1
5(GPIOA_4)	T4	6(GPIOA_5)	T3
7(GPIOA_6)	T2	8(GPIOA_7)	R5
9(GPIOA_8)	R3	10(GPIOA_9)	R2
11	VCC5V	12	GND
13(GPIOA_10)	R1	14(GPIOA_11)	P6
15(GPIOA_12)	P5	16(GPIOA_13)	P4
17(GPIOA_14)	P3	18(GPIOA_15)	P1
19(GPIOA_16)	N7	20(GPIOA_17)	N4
21(GPIOA_18)	N3	22(GPIOA_19)	N2
23(GPIOA_20)	N1	24(GPIOA_21)	M5
25(GPIOA_22)	M4	26(GPIOA_23)	M2
27(GPIOA_24)	M1	28(GPIOA_25)	L4

29	3.3V	30	GND
31(GPIOA_26)	K2	32(GPIOA_27)	K1
33(GPIOA_28)	H2	34(GPIOA_29)	D4
35(GPIOA_30)	C8	36(GPIOA_31)	B5
37(GPIOA_32)	A5	38(GPIOA_33)	B14
39(GPIOA_34)	B10	40(GPIOA_35)	A10

⑪、数码管

数码管是很常见的一种显示设备，可采用共阴或共阳两种，一般分为七段数码管和八段数码管，两者区别就在于八段数码管比七段数码管多一个“点”。我们采用的数码管为2组4位一体的八段数码管，共阳数码管的段结构图 2-16所示。




图 2-16 数码管的段结构

我们使用的是共阳极数码管，当某一字段对应的引脚为低电平时，相应字段就点亮，当某一字段对应的引脚为高电平时，相应字段就不亮。

LED有段码和位码之分，所谓段码就是让LED显示出“8.”的八位数据，一般情况下要通过一个译码电路，将输入的4位2进制数转换为与LED显示对应的8位段码。位码也就是LED的显示使能端，对于共阳极的LED而言，高电平使能。要让8个数码管动态扫描显示，要将所有数码管的相同段并联在一起，通过选通信号分时控制各个数码管的公共端，循环点亮多个数码管，并利用人眼的视觉暂留现象，只要扫描的频率大于50Hz，将看不到闪烁现象，就像是8个数码管同时工作。

2组4位一体数码管的相同的段都接在了一起，一共是8个引脚，然后加上8个控制信号引脚，一共是16个引脚，如图 2-17所示，其中DIG[0..7]是对应数码管的a,b,c,d,e,f,g,h(点DP)，SEL[0..7]是八个数码管的八个控制引脚，高电平有效，当控制引脚为高电平时，对应的数码管有了供电电压，这样数码管才能点亮，否则无论数码管的段如何变化，也不能点亮对应的数码管。

注意：8个双色LED的16个引脚和数码管的16个引脚（8个数码段和8个位控制）复用，SW6选择开关来选择双色LED工作还是数码管工作，拨上为接通数码管工作，拨下为接通双色LED工作。引脚分配与⑫一起给出分配表。




图 2-17 8组动态扫描数码管及选择开关

⑫、8组双色LED发光管

开发板提供了8个双色LED发光二极管。每个发光管是双色，分别是红色和绿色，也就是8组相当于16个LED,要锁定16个IO脚，8组LED发光管原理图如图 2-18，当FPGA的引脚输出逻辑为“0”时，LED熄灭。输出逻辑为“1”时，LED被点亮。16个引脚和数码管复用（请看⑪）。




图 2-18双色LED发光管

LED、数码管引脚分配：*DIG*属于数码管的段控制，*SEL0*属于数码管的位选信号

双色LED引脚名称	数码管引脚名称	FPGA引脚
LED6红	DIG0 (a段)	C9
LED6绿	SEL0(左起第1个数码)	G15
LED7红	DIG1 (b段)	C11
LED7绿	SEL1(左起第2个数码)	G14
LED8红	DIG2 (c段)	B11
LED8绿	SEL2(左起第3个数码)	A17
LED9红	DIG3 (d段)	E7
LED9绿	SEL3(左起第4个数码)	A18
LED10红	DIG4 (e段)	E6
LED10绿	SEL4(左起第5个数码)	B16
LED11红	DIG5 (f段)	B6
LED11绿	SEL5(左起第6个数码)	A15
LED12红	DIG6 (g段)	B7

LED12绿	SEL6(左起第7个数码)	B15
LED13红	DIG7 (h段)	E5
LED13绿	SEL7(左起第8个数码)	A14

⑬、固化 FLASH

开发板上使用了一片美光的串行NOR闪存QSPI FLASH N25Q128, 大小为128Mb, N25Q128 的擦写周期多达10W次, 具有20年的数据保存期限, 支持电压为1.7~2.0V, N25Q128 支持标准的SPI, 还支持双输出/四输出的SPI, 最大SPI时钟可以到 108Mhz (双输出时相当于 216Mhz, 四输出时相当432M), 此FLASH用于FPGA配置。原理图如图2-19所示。




图2-19 QSPI Flash 原理图

配置芯片引脚分配:

N25Q128引脚名称	FPGA 引脚	N25Q218引脚名称	FPGA 引脚
QSPI_CS	D14	QSPI_HOLD(D3)	A13
QSPI_SDO(D1)	D16	QSPI_SCLK	N6
QSPI_WP(D2)	C16	QSPI_SDI(D0)	E13

⑭、4组LED发光管

贴片LED, 又称SMD LED, 是一种可直接通过表面贴装技术焊接到电路板的发光二极管, 具有小型化、高集成度、高效率及散热性能优异等特点, 广泛应用于消费电子、照明、显示等领域。以下是关于它的详细介绍:

•特点: 具有极致小型化与高集成度、高效率与卓越亮度、优异的散热性能等优势, 且适合自动化生产, 能提高生产效率, 降低人工成本。

•内部结构: 核心是LED芯片, 当电流通过时, 电子和空穴复合释放光子发光。金线连接芯片与外部电极传输电流, 支架由高导电、高散热材料制成, 承载芯片并传导热量, 封装胶密封内部结构, 荧光粉用于将芯片发出的光转化为白光。

•封装尺寸: 常见的有0402、0603、0805、1206、2835、3030、5050等。不同的封装尺寸对应不同的功率和应用场景, 如0402常用于微型设备指示灯, 5050则常用于LED灯带、全彩显示屏等。

•工作原理：电流通过化合物半导体，使电子与空穴结合，过剩的能量以光的形式释放，从而达到发光的效果。

•应用场景：广泛应用于消费电子，如手机背光、笔记本电脑键盘灯等；照明领域，如室内的LED灯带、吸顶灯，户外的景观灯、路灯等；显示与装饰领域，如LED广告牌、汽车氛围灯等；还有特种领域，如植物生长灯、医疗设备指示灯等。

开发板板载了4个LED发光管，(LED1~LED4)，高电平点亮。4个LED原理图如图 2-20所示。




图2-20 4个LED原理图

4个独立LED引脚分配：

信号名称	FPGA引脚	信号名称	FPGA引脚
LED1	D10	LED2	E10
LED3	C6	LED4	D6

⑮、蜂鸣器

蜂鸣器通过一个三极管进行控制，当BUZZER为低电平时，三极管导通，蜂鸣器响；当BUZZER为高电平时，三极管截止蜂鸣器不响。为了控制蜂鸣器噪音，我们在蜂鸣器跟 FPGA 之间加入了乒乓开关SW5，乒乓可以拨上断开，拨下为接通。原理图如图2-21。




图 2-21 蜂鸣器及控制开关原理图

蜂鸣器引脚分配:

引脚名称	FPGA 引脚
BUZZER	C12

⑩、乒乓开关

开发板包含了6个乒乓开关，其中SW1-SW4是作为与FPGA的IO输入信号，拨上为上为“1”，拨下为“0”；如图2-22。SW5是蜂鸣器开关，SW6选择开关来选择双色LED工作还是数码管工作，在上文介绍过。




图 2-22 4组乒乓开关原理图

乒乓开关引脚:

开关引脚信号	FPGA 引脚	开关引脚信号	FPGA 引脚
SW1	A4	SW2	B4
SW3	E11	SW4	D11

⑪、SPI FLASH

GD25Q128是北京兆易创新推出的高性能非易失性闪存器件，存储容量128Mbit，支持SPI-Quad I/O接口，工作电压2.7V至3.6V，-40℃至85℃工作温度，擦写寿命100000次，数据保留期20年。

- 基本信息：内存组织为16M x 8，采用表面贴装型封装。
- 技术参数：支持高达133MHz的时钟频率，访问时间为7ns，写周期时间的字和页分别为70μs和2.4ms。
- 封装形式：有SOP8、USON8、WSO8等多种封装形式可选。
- 功能特性：支持标准SPI、双SPI和四SPI接口，双路I/O数据传输速率最高266Mbit/s，四路I/O数据传输速率最高532Mbit/s，具备软件/硬件写保护功能和高级安全功能，还支持XiP操作。
- 应用领域：广泛应用于嵌入式系统、消费电子、工业自动化、通讯设备、汽车电子等领域。

原理图如图2-23:




图 2-23 FLASH GD25WQ128原理图

SPI FLASH GD25WQ128引脚分配表:

信号名称	FPGA引脚	信号名称	FPGA引脚
FLASH_CSN	R8	FLASH_DQ3	U11
FLASH_DQ1(DIN)	U12	FLASH_DQ0(MOSI)	V12
FLASH_DQ2	V11	FLASH_GCLK	R15

⑩、4组按键

板载4组轻触按键，轻触按键开关靠内部弹性部件（如金属弹片或导电橡胶）形变实现电路通断，分金属弹片型（按压导通、松开复位）和导电橡胶型（电阻较大）两种类型。

1. 金属弹片型：未按压时，内部拱形金属弹片处于自然状态，与底部接点分离，电路断开；按压按钮时，弹片受力形变向下接触接点，让开关引脚导通，部分还会发出“咔嚓”声提示；松开后弹片靠弹性复位，电路断开。

2. 导电橡胶型：结构和核心逻辑和前者类似，只是用导电橡胶替代金属弹片，按压时导电橡胶形变接触电路板接点使电路导通，松开后橡胶复位断开电路，不过它的接触电阻比金属弹片型大很多。

开发板板载了4个金属弹片型独立按键，(KEY1~KEY4)。按键按下为低电平，松开为高电平，4按键的原理图如图 2-24所示。




图 2-24 4个独立按键原理图

按键引脚分配:

信号名称	FPGA引脚	TF信号名称	FPGA引脚
------	--------	--------	--------

KEY1	D5	KEY2	A9
KEY3	B9	KEY4	C7

⑱、TF卡槽

TF卡槽, 正式名称为Micro SD卡槽, 用于插入和固定TF卡 (Micro SD存储卡), 支持SDIO和SD/MMC协议, 广泛应用于智能手机、相机等设备。

以下是关于它的详细介绍:

- 功能: 通过金属触点与TF卡连接, 实现设备与存储卡之间的数据传输和供电, 从而让设备能够读取、写入或存储数据到TF卡中。

- 物理结构: 通常采用弹簧式卡扣设计, 插入TF卡时会有“咔嗒”声固定, 按压则弹出, 即Push - Pop机制。引脚类型有贴片式 (SMT) 和插件式 (DIP) 两种, 贴片式焊接在PCB板上, 插件式则是穿孔安装。其尺寸约为11mm×15mm, 以适应TF卡的迷你规格。

- 接口标准: 支持SDIO (数据输入/输出) 和SD/MMC协议, 能兼容不同速度等级的TF卡, 如Class 10、UHS - I等。

- 应用场景: 广泛应用于智能手机、平板电脑、数码相机、MP3播放器、行车记录仪、无人机、工控设备等需要可拆卸存储的电子设备中。

- 选型注意事项: 电气方面, 需确认电压匹配 (如3.3V或1.8V) 和电流承载能力。机械规格上, 要根据设备需求选择贴片式或插件式, 超薄设备需选用L型卡座。此外, 优质卡座需通过≥10,000次插拔测试。

TF卡(Secure Digital Memory Card)有两种模式, 一种是SD模式, 一种是SPI模式, SD模式包含SPI模式功能, 此板采用功能更全面的SD卡模式。引脚结构图如图 2-25所示, 原理图如图2-26所示。

TF卡 (SD模式) : 1-data2; 2-data3; 3-cmd; 4-vdd; 5-clk; 6-vss; 7-data0; 8-data1。

TF卡 (SPI模式) : 1-rsv; 2-cs; 3-di; 4-vdd; 5-sclk; 6-vss; 7-do; 8-rsv。




图2-25 TF卡引脚示意图




图 2-26 TF卡原理图

注意: TF卡槽在开发板背面。

TF 卡槽引脚分配

TF信号名称	FPGA引脚	TF信号名称	FPGA引脚
SD_DAT3 (CS)	B12	SD_DAT2	A12
SD_DAT1	D8	SD_DAT0(MISO)	E8
SD_CLK	A7	SD_CMD(MOSI)	A8

②0、内核DDR差分时钟源

DDR内核外接了一个差分晶振，时钟：100MHz。

差分晶振：

差分晶振是一种基于差分信号输出的晶体振荡器，主要用于为电子系统提供高精度的时钟信号，包括稳定的时钟信号、高速数据传输支持及时钟恢复和同步电路。

- 提供稳定的时钟信号：在数字电路系统，如现场可编程门阵列（FPGA）或复杂可编程逻辑器件（CPLD）中，差分晶振是稳定时钟信号的关键来源。例如，在数据中心的服务器主板上，FPGA用于加速数据处理，差分晶振提供的稳定时钟信号可确保数据在不同模块间准确无误地传输与处理。

- 支持高速数据传输：随着通信技术向高速率发展，如10G以太网、串行高级技术附件（SATA）等高性能协议的广泛应用，对时钟信号的质量要求愈发严苛。差分晶振通过输出相位相反的差分信号，为数据的编码、调制与解调过程提供精确的时间参考，确保高速数据传输速率下信号的完整性和准确性。

- 用于时钟恢复和同步电路：在数据通信系统中，接收端需要从接收到的信号中恢复出时钟信号，以实现数据的正确采样和同步，差分晶振常用于此类时钟恢复和同步电路。如在光纤通信系统的光接收机中，差分晶振能够帮助接收端从微弱且可能失真的光信号转换后的电信号中，精确恢复出时钟信号，保障数据通信的可靠性。

此板外接差分晶振：美国进口SIT9121, LVDS3.3V，具体见手册。连接原理图如下2-27：




图 2-27 差分晶振原理图

DDR时钟引脚分配分配

引脚信号	FPGA引脚	引脚信号	FPGA引脚
LVDS_N	L5	LVDS_N	K5



名称：杭州康芯电子有限公司

地址：杭州市莫干山路1418-36号2幢6楼

网址：WWW.KX-SOC.COM

电话：0571-88914587

邮编：310010

2026年1月