



1 器件简介

随着科技的发展，现有的数字产品已经不能满足人们在通信基础设施、医疗电子、工业控制等行业的需求，设计出更高的处理带宽，更广的应用范围、更低的使用功耗的芯片成为芯片厂商的追求。

安路科技 SALPHOENIX®1P（以下简称 PH1P）系列 FPGA 采用先进的工艺、包含丰富的逻辑单元、高速串行的 I/O、丰富的存储资源和 IP 资源，定位低成本、高性能可编程逻辑市场。

针对高带宽应用场景，PH1P 能够在保持低功耗的前提下，提供同类最佳的收发器和信号处理功能。PH1P 能够满足通信基础设施、医疗、工业、消费电子等尺寸、重量、功耗和成本敏感型市场，给开发人员提供更优的解决方案。

安路科技提供丰富的设计工具帮助用户有效地利用 PH1P 平台实现复杂设计。业界领先的综合和布局布线工具，同时提供各种 IP 资源，方便用户直接调用调试，解决了复杂逻辑带来的资源不足的问题，为用户设计高质量产品提供有力保障。

2 器件特性

■ 可配置逻辑模块

- 自主高效的双 LUT5 结构
- 双端口分布式存储器
- 支持算术逻辑运算
- 快速进位链逻辑
- 专用移位寄存器

■ 支持分布式和嵌入式存储器

- 嵌入块存储器容量为 20Kbits
 - 简单双口模式支持位宽 16K*1 到 512*40
 - 真双口模式支持位宽 16K*1 到 1K*20
 - 专用 FIFO 控制逻辑
 - 支持 ECC 模式
- 支持分布式存储器支持 64*8 和 32*16 两种模式配置

■ 高性能数字信号处理单元

- 可支持两输入预加器、三输入加法器、乘法器和算术逻辑单元
- 扩展功能：多位宽运算，级联快速互连实现宽位宽的加法、乘法、逻辑运算

■ 源同步输入/输出接口

- HR I/O 支持 SERDESx1、SERDESx2、SERDESx3.5、SERDESx4、SERDESx5、DDRx1、DDRx2
- HD I/O 支持 DDRx1
- DDR I/O 支持 SERDESx1、SERDESx2、SERDESx3.5、SERDESx4、SERDESx5、DDRx1、DDRx2



■ 高性能，灵活的输入/输出缓冲器

- 可配置支持以下单端标准

HR I/O BANK

- LVTTTL33
- LVCMOS (3.3/2.5/1.8/1.5/1.2V)
- HSTL_I (1.8/1.5V)
- HSUL12
- SSTL18_I
- SSTL (1.5/1.35/1.2V)
- SSTL15_R
- POD12

HD I/O BANK

- LVCMOS (3.3/2.5/1.8/1.5V)
- LVTTTL33

DDR I/O BANK

- LVCMOS (1.8/1.5/1.2V)
- HSTL_I (1.8/1.5V)
- SSTL18_I
- SSTL (1.5/1.35/1.2V)
- SSTL15_R
- POD12
- HSUL12

- 可配置支持以下差分标准

HR I/O BANK

- LVDS (2.5/1.8V)
- SUB_LVDS (1.8V)
- MINI_LVDS (2.5V)
- DIFF_HSTL_I (1.8/1.5V)
- DIFF_HSUL12
- DIFF_SSTL18_I
- DIFF_SSTL (1.5/1.35/1.2V)
- DIFF_SSTL15_R



- DIFF_POD12
- TMDS33
- LVDS33 只支持输入

DDR I/O BANK

- DIFF_HSTL_I (1.8/1.5V)
- DIFF_SSTL18_I
- DIFF_SSTL (1.5/1.35/1.2V)
- DIFF_SSTL15_R
- DIFF_POD12
- DIFF_HSUL12
- LVDS18 只支持输入
- 可配置弱上拉/下拉模式
- HR I/O 支持 True LVDS 输出和输入，支持差分输入带片内 100 欧姆端接电阻
- HR I/O 支持热插拔

■ 时钟资源

- 提供高效灵活的层次化时钟
 - 32 路全局时钟网络 (GCLK) 驱动全局
 - 多区域时钟 (MLCLK) 驱动相邻区域
 - 区域时钟 (LCLK) 驱动本区域
 - I/O 时钟 (IOCLK) 为高速 I/O 接口提供高性能时钟
- 支持 PLLs 用于频率相位合成
 - 单个支持 7 路时钟输出 (支持取反输出)
 - 占空比调整
 - 相位调整
 - 支持小数分频
 - 动态相位调整
 - 动态配置
 - 时钟展频 (SSC)
 - CLOCK ALIGNER 支持相位对齐

■ ADC

- 支持 12-bit, 1MSPS 的模数转换
- 支持内部/外部参考



- 支持单端/差分
- 支持多路输入

■ 配置模式

- 从动串行 (Slave Serial)
- 主动串行 (Master Serial)
- 主动 SPI x1/x2/x4
- 主动并行 x8/x16 (Master Parallel)
- 从动并行 x8/x16/x32 (Slave Parallel)
- JTAG 模式

■ HXT

- 多达 8 通道的高速串行收发器
- 集成一个 PCI Express 的硬核, 支持 GEN1/2/3, 支持 X1、X2 和 X4 模式
- 支持 1000BASE-KZ、10GBASE-KX4、1000BASE-KR、10GBASE-KR4、SGMII、QSGMII、XAUI、RXAUI、CEI、CPRI、OBSAI、JESD204B、SRIO 等多种协议

■ MIPI DPHY

- 2 组 MIPI DPHY, 每组最大支持 1 clk Lane + 4 data Lane 模式
- TX 内置专用 PLL
- MIPI IO 不使用时, 可复用为其他电平: LVDS 或 LVCMOS

RX 特性

- 内嵌 HS_RX、LS_RX、LP_TX
- HS_RX 主要支持 MIPI D-PHY HS 模式, 支持 LVDS
- HS_RX 支持 1: 8、1: 16 的串并转换
- LS_RX 主要支持 MIPI D-PHY LP 模式, 支持 LVCMOS18、LVCMOS12
- 内嵌 LP_TX 主要支持 MIPI D-PHY LP 反向传输模式
- 支持动态 skew 调节、自动 skew 校准 (HS RX)

TX 特性

- 内嵌 HS_TX、LS_TX、LP_RX
- HS_TX 主要支持 MIPI D-PHY HS 模式, 支持 LVDS18
- HS_TX 支持 8: 1、16: 1 的并串转换
- LS_TX 主要支持 MIPI D-PHY LP 模式, 支持 LVCMOS18
- 内嵌 LP_RX 主要支持 MIPI D-PHY LP 反向传输模式

**■ RISC_V MCU 硬核**

- 支持 RV32 I/M/A/F/C/P/B 指令集
- 三级流水设计
- 32KB ICache, 32KB DCache, 16KB DLM
- 支持 JTAG 调试
- 支持快速中断响应和定时器
- 通用外设 QSPI0/1、UART0/1、GPIOx8、I2C
- 支持 DMA
- 支持 AHB 和 APB 总线与 FPGA 逻辑进行通信访问

■ External Memory Interface

- 支持 DDR2/3/4 存储接口
- 最大支持 72-bit DQ

■ Integrated Memory Interface

- 支持高速存储接口

■ SEU 检错和纠错

- 支持单 bit 检错和纠错
- 支持双 bit 检错
- 支持单 bit 和双 bit 错误注入

■ BSCAN

- 兼容 IEEE-1149.1

■ 内置 TVS 电压温度检测模块

- 集成高精度 TVS 电压温度检测模块，支持电压和温度的实时监测

■ 增强安全设计保护

- 每个芯片拥有唯一的 64 位 DNA

■ 封装形式

- SBG676 27mm x 27mm, 1mm pitch
- SBG677 27mm x 27mm, 1mm pitch
- MBG484 23mm x 23mm, 1mm pitch
- MDG324 15mm x 15mm, 0.8mm pitch
- MHG324 15mm x 15mm, 0.8mm pitch
- SBG484 23mm x 23mm, 1mm pitch
- MEG324 15mm x 15mm, 0.8mm pitch



- GEG324 15mm x 15mm, 0.8mm pitch



3 器件特性一览表

表 3-1 PH1P 器件资源列表

Device		PH1P100	PH1P35	PH1P50	
		PH1P100SBG676、 PH1P100SBG677、 PH1P100SBG484、 PH1P100GEG324	PH1P35MBG484、 PH1P35MDG324、 PH1P35MHG324、 PH1P35MEG324、 PH1P35MEG324A	PH1P50SBG484、 PH1P50GEG324	PH1P50MEG324A
LUT4s		129, 024	38, 189	61, 632	61, 632
DFFs		143, 360	42, 432	68, 480	68, 480
Dis-RAM (Kbits)		1600	507	600	600
ERAM	20K	300	108	174	174
	Total (Kbits)	6, 000	2, 160	3, 480	3, 480
DSP ¹		220	40	120	120
PLL		12	6	10	10
TVS		1	1	1	1
ADC		–	–	1	1
MCU		–	1	1	1
MIPI DPHY		–	2	–	2

注：

1. 仅 PH1P35、PH1P50 器件支持可选符号位的 dual 9x9 功能



表 3-2 PH1P 器件封装类型

Device		PH1P100				PH1P35					PH1P50		
		PH1P100 SBG676	PH1P100 SBG677	PH1P100 SBG484	PH1P100 GEG324	PH1P35 MBG484	PH1P35 MDG324	PH1P35 MHG324	PH1P35 MEG324A	PH1P35 MEG324	PH1P50 SBG484	PH1P50 MEG324A	PH1P50 GEG324
Package	Type	SBG676	SBG677	SBG484	GEG324	MBG484	MDG324	MHG324	MEG324	MEG324	SBG484	MEG324	GEG324
	Size (mm)	27x27	27x27	23x23	15x15	23x23	15x15	15x15	15x15	15x15	23x23	15x15	15x15
	Pitch (mm)	1.0	1.0	1.0	0.8	1.0	0.8	0.8	0.8	0.8	1.0	0.8	0.8
External Memory Interface	DDR2 (Mbps)	–	–	–	–	800	800	800	800	800	–	–	–
	DDR3 (Mbps)	800	800	800	800	800	800	800	800	800	800	800	800
	DDR4 (Mbps)	800	800	800	800	800	800	800	800	800	800	800	800
	Max DQ Width ⁴	x72	x72	x72	x48	x48 ⁵	x16	x16	x16	x16	x72	x32	x48
Integrated Memory Interface	Speed (Mbps)	–	–	–	–	–	1066	1066	–	–	–	–	–
	DQ Width	–	–	–	–	–	x16	x16	–	–	–	–	–
PCIe	Speed	GEN1/2	GEN1/2	GEN1/2	–	–	–	–	–	–	GEN1/2/3	–	–
	Channels	4	4	4	–	–	–	–	–	–	4	–	–
HXT	Channels	8	8	4	–	–	–	–	–	–	4	–	–
	Max Data rate (Gbps)	10.3125	10.3125	10.3125	–	–	–	–	–	–	10.3125	–	–
I/O	Total ²	301	301	286	211	311	180	180	217	217	251	209	211
	(HR ³)	301 (144) ¹	301 (144)	286 (137)	211 (100)	50 (24)	50 (24)	50 (24)	50 (24) /	50 (24) /	250 (120)	188 (93) /	210 (100)



Device		PH1P100				PH1P35					PH1P50		
		PH1P100 SBG676	PH1P100 SBG677	PH1P100 SBG484	PH1P100 GEG324	PH1P35 MBG484	PH1P35 MDG324	PH1P35 MHG324	PH1P35 MEG324A	PH1P35 MEG324	PH1P50 SBG484	PH1P50 MEG324A	PH1P50 GEG324
	/HD	/0	/0	/0	/0	/141	/106	/106	97/	97/	/1	1/	/1
	/DDR	/0	/0	/0	/0	/100 (48)	/4 (2)	/4 (2)	50 (24) /	50 (24) /	/0	0/	/0
	/MIPI)	/0	/0	/0	/0	/20 (10)	/20 (10)	/20 (10)	20 (10)	20 (10)	/0	20 (10)	/0

注：

1. 300 (144)表示：用户可用 I/O 数量（用户可用真差分对数量）
2. PH1P 系列配置管脚 CCLK 进入用户模式后可复用为普通 I/O，仅支持 LVCMOS 电平，但不支持 ISERDES、OSERDES、IDDR、ODDR 功能, I/O Total 数量包括该引脚。使用 MCU 模块，CCLK 不能复用为普通 I/O。
3. 所有 HR I/O 都支持 DDR 功能。
4. 指一个 DDR 接口支持的最大 DQ 位宽，不同器件根据 I/O 数量可支持多个 DDR 接口。
5. 支持最大 48bit 大带宽时，请联系安路技术支持工程师。



4 订购信息

表 4- 1 器件号缩写

器件名称	类别	查找表容量	封装类型	温度等级
PH1	P	100	SBG676	I

■ 产品系列

- PH1 PH1 系列

■ 类别

- P 逻辑器件

■ 查找表容量

- 100 100K 查找表
- 35 35K 查找表
- 50 50K 查找表

■ 封装类型：<类型><#>

- SBG676 27mm x 27mm, 1mm pitch
- SBG677 27mm x 27mm, 1mm pitch
- MBG484 23mm x 23mm, 1mm pitch
- MDG324 15mm x 15mm, 0.8mm pitch
- MHG324 15mm x 15mm, 0.8mm pitch
- SBG484 23mm x 23mm, 1mm pitch
- MEG324 15mm x 15mm, 0.8mm pitch
- GEG324 15mm x 15mm, 0.8mm pitch
- # 引脚数（676 指 676 个引脚；PH1P100SBG677 中的 677 仅用于区别与 PH1P100SBG676 器件的 SERDES 供电电源差异，实际为 676 个管脚）

■ 温度等级

- I 工业等级（TJ = -40 - 100 °C）
- A 汽车等级（TJ = -40 - 125 °C）

■ 速度等级


- 3 中速

■ 吸湿敏感等级

- MSL3



5 器件命名





版本信息

日期	版本	说明
2023/09/21	0.1	首次发布初版本
2024/03/12	0.2	- 全文新增器件 PH1X100SBG676、PH1P35MBG484、PH1S35MEG324 - 第 2 章器件特性中更新封装形式 - 在第 3 章器件特性一览表中，更新表 3-1，表 3-2 - 更新第 4 章订购信息，第 5 章器件命名 - 更新第 2 章器件特性 - 在源同步输入/输出接口中新增 HD、DDR I/O - 在高性能，灵活的输入/输出缓冲器中新增 HD、DDR I/O - 在时钟资源中新增 CLOCK ALIGNER 支持相位对齐功能 - 新增 MIPI DPHY、RISC_V MCU 硬核、Integrated Memory Interface
2024/05/09	0.3	- 更新器件名称 PH1X100SBG676 修改为 PH1P100SBG677 PH1S35MEG324 修改为 PH1P35MDG324 - 更新表 3-2 PH1P 器件封装类型中 I/O 数量，新增注释 3 和 4 - 删除 MIPI 串并转换，并串转换
2024/05/31	0.4	- 全文删除锁存器 - 在 1.1 节中，更新 MIPI DPHY 相关描述 - 更新 Integrated Memory Interface 相关描述 - 更新表 3-2 External Memory Interface PH1P35MBG484 器件 Max DQ Width，更新注释 2，新增注释 5
2024/08/19	0.5	- 新增器件 PH1P35MHG324 - 在表 3-1 PH1P 器件资源列表中新增参数 TVS，更新注释 1 - 更新表 3-2 PH1P 器件封装类型，更新表 3-2 PH1P 器件封装类型注释 2、5 - 更新表 4-1 器件号缩写中温度等级 - 在第 4 章订购信息中新增速度等级 - 更新第 5 章器件命名
2024/10/18	0.6	- 第 2 节器件特性中，更新分布式和嵌入式存储器中的特性说明 - 第 2 节器件特性中，更新高性能，灵活的输入/输出缓冲器的特性说明 - 第 2 节器件特性中，更新 MIPI DPHY 的特性说明 - 第 2 节器件特性中，更新 External Memory Interface 的特性说明，删除 DDR4，并全文更新



日期	版本	说明
		5. 第 2 节器件特性中, 更新 SEU 检错和纠错的特性说明 6. 在第 4 章中, 更新封装类型 7. 在第 4 章中, 删除温度等级中速度等级 2, 并全文更新 8. 新增器件 PH1P50SBG484 a) 第 2 节器件特性中, 更新 HXT 的特性说明, 支持 GEN3 b) 第 2 节器件特性中, 新增 ADC c) 在表 3-1 PH1P 器件资源列表中新增器件 PH1P50SBG484, 更新注释 1: 新增 PH1P50 器件 d) 在表 3-2 PH1P 器件封装类型中新增 PH1P50SBG484 e) 在第 4 章订购信息中新增 PH1P50SBG484 f) 在第 5 章器件命名中新增 PH1P50SBG484
2024/11/27	0.7	1. 新增 PH1P100SBG484 器件 2. 更新表 3-2 PH1P 器件封装类型 3. 在第 2 章器件特性中, 在 External Memory Interface 中新增 DDR4
2024/12/27	1.0	1. PH1P100SBG676 器件首次发布正式版 2. 在第 2 章中, 源同步输入/输出接口中新增 HR IO、DDR IO 中新增支持 IODDR 功能, 并全文更新 3. 在第 2 章中, 高性能, 灵活的输入/输出缓冲器中 DDR IO 中新增 SSTL15_R、DIFF_SSTL15_R 4. 在第 2 章中, 更新 MIPI DPHY 功能特性 5. 更新表 3-2 PH1P 器件封装类型以及注 2
2025/4/27	1.1	1. 新增器件 PH1P100GEG324、PH1P35MEG324、PH1P35MEG324A、PH1P50MEG324A、PH1P50GEG324, 并全文更新 2. 在 1 器件简介章中的高性能, 灵活的输入/输出缓冲器模块中, 新增 SUB_LVDS、MINI_LVDS 电平



版权所有©2025 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：<https://www.anlogic.com>）自行查询下载，也可联系安路科技的销售人员咨询获取。