



Soft_FIFO IP 用户手册

上海安路信息科技股份有限公司

IPUG_012 (v3.1) 2026 年 01 月



目 录

目 录	I
1 IP 概述	1
1.1 主要特性	1
1.2 资源	1
1.3 时序	2
2 IP 说明	3
2.1 参数说明	3
2.2 端口列表	4
3 IP 应用	6
3.1 复位操作	6
3.2 信号时序图	6
3.3 不同位宽关系	8
3.4 不同配置 Soft FIFO 实际深度	10
4 设计步骤	11
4.1 例化流程	11
4.1.1 配置参数	11
4.1.2 配置流程	12
4.1.3 输出文件	14
4.2 约束	14
4.2.1 时序约束	14
5 注意事项	15
版本信息	16



免责声明	17
------------	----



1 IP 概述

FIFO(First Input First Output)，即先入先出队列。在系统设计中，可通过使用 FIFO 存储器处理大量数据流、匹配具有不同传输率的系统，提高系统性能。Soft_FIFO IP 是一个经过验证的功能完整的软 FIFO，支持 FIFO 的基本功能，能满足用户的基本需求。Soft_FIFO IP 支持多种参数配置，包括：自定义位宽、深度、RAM 类型、状态标志以及读写的位宽比例等。

1.1 主要特性

Soft_FIFO IP 包括以下特性：

1. 支持同步以及异步时钟模式可配置；
2. 支持不对称的读写位宽，最高支持读写侧位宽比从 16:1 或 1:16¹；
3. 数据位宽由器件 RAM 资源限制，支持最大读写位宽为 1024；
4. 支持 ERAM 和 DRAM 可选，且 ERAM 的类型和综合策略可选；
5. 支持 full_flag、empty_flag 标志位输出和可配置的 afull、aempty 标志位输出；
6. 支持输出寄存器模式可配置；
7. 支持 show ahead 模式可配置；
8. 支持 wrusedw（已写入数据量）和 rdusedw（可读数据量）输出；
9. 支持读写握手信号。

注：

1. 不对称读写位宽仅支持 2n: 1 (n=4、3、2、1、0、-1、-2、-3、-4)。除上述比例外不支持其他比例的不对称读写位宽，如 5:1 等。如果有其它读写位宽比例使用的需求，请使用 Universal Gearbox IP。

1.2 资源

Soft_FIFO 的资源与时序与例化的参数相关。在版本 TD 6.0，器件为 PH1A180，异步时钟，读写宽度为 8，深度为 1024，未使能 show ahead 模式的 ERAM/DRAM 资源占用情况，见表 1-1。

表 1-1 资源占用表

RAM 模式	资源占用情况			
	LUT	Register	SLICE	ERAM
ERAM	101	184	139	1
DRAM	272	221	332	0



1.3 时序

在不同配置模式下，在 TD 6.2 148820 PH1A400 器件下，soft fifo 支持的读写时钟 f_{max} 见下表 1-2（时序约束见注意事项）。

表 1-2 时序资源关系表

位宽及深度	RAM ¹	写侧时钟 $f_{(max)}$	读侧时钟 $f_{(max)}$
读写位宽 8bit，深度 1024(未使能 show ahead)	ERAM	572.7Mhz	568.8Mhz
读写位宽 8bit，深度 1024(未使能 show ahead)	DRAM	528.8Mhz	489.9Mhz
读写位宽 8bit，深度 1024(使能 show ahead)	ERAM	436.7Mhz	386.7Mhz
读位宽 8bit，写位宽 16bit，读深度 1024，写深度 512(未使能 show ahead)	ERAM	532.7Mhz	566.5Mhz
读位宽 8bit，写位宽 16bit，读深度 1024，写深度 512(未使能 show ahead)	DRAM	545.8Mhz	515.7Mhz

注：

1. 由于 DRAM 用 mslice 搭建，因此 DRAM 的时序性能比 ERAM 的差；

表格 1-2 示例的读写侧时钟 $f_{(max)}$ 仅提供参考，具体约束需要根据具体的工程决定。表 1-2 约束的写侧时钟大于读侧时钟，也可约束读侧时钟可大于写侧时钟。



2 IP 说明

2.1 参数说明

Soft FIFO IP 的具体 PARAMETER 定义见表 2-1。

表 2-1 端口参数描述

信号	默认值	描述
COMMON_CLK_EN	0	可选择：0、1； 0：异步时钟； 1：同步时钟。
MEMORY_TYPE	0	可选值：0、1、2、3、4、5、6； 0：ERAM (area)； 1：ERAM (fast timing)； 2：ERAM (9K, area)； 3：ERAM (32K, area)； 4：ERAM (9K, timing) ¹ ； 5：DRAM； 6：ERAM 144K (仅在 PH2A 器件上有效)。
RST_TYPE	0	可选择：0、1、2； 0：无复位； 1：异步复位； 2：同步复位。
DATA_WIDTH_W	8	写位宽；
ADDR_WIDTH_W	10	写深度；
DATA_WIDTH_R	8	读位宽；
ADDR_WIDTH_R	10	读深度；
DOUT_INITVAL	8' d0	复位值；
OUTREG_EN	"NOREG"	可选值："NOREG"、"OUT_REG" "NOREG"：未使能输出寄存器； "OUT_REG"：使能输出寄存器。
SHOW_AHEAD_EN	0	可选择：0、1； 0：未使能 SHOW AHEAD 模式； 1：使能 SHOW AHEAD 模式；
AL_FULL_NUM	10	将满水线
AL_EMPTY_NUM	10	将空水线
RDUSEDW_WIDTH	10	读侧内部可读数据计数位宽
WRUSEDW_WIDTH	10	写侧内部已写入数据计数位宽



信号	默认值	描述
ASYNC_RST_SYNC_RELS	0	可选值：0、1； 0：未使能异步复位同步释放模式； 1：使能异步复位同步释放模式(复位在异步模式下使能)。
SYNC_STAGE	2	可选值：2、3、4、5、6、7、8； 异步模式下跨时钟域打排寄存器级数。

注：

1. 9K 和 32K 仅支持小器件。

2.2 端口列表

Soft_FIF0 IP 的具体端口定义见下表 2-2。

表 2-2 Soft_FIF0 端口定义

端口名称	方向	描述
wrst	input	Soft_FIF0 的复位信号，高电平有效，内部采用异步复位。
rrst	input	Soft_FIF0 的复位信号，高电平有效，内部采用异步复位。
srst	input	Soft_FIF0 的复位信号，高电平有效，内部采用同步复位。
rst	input	Soft_FIF0 的复位信号，高电平有效，内部采用异步复位同步释放。
clk	input	同步时钟下的时钟输入信号，上升沿触发。
clkw	input	异步时钟下的写侧输入时钟，上升沿触发。
clkr	input	异步时钟下的读侧输入时钟，上升沿触发。
we	input	写使能信号，高电平有效。
di[W1 ¹ -1:0]	input	数据输入信号。
re	input	读使能信号，高电平有效。
dout[W2 ¹ -1:0]	output	数据输出端口。
valid	output	数据有效指示信号，高电平有效。
overflow	output	指示数据写溢出。
underflow	output	指示数据读溢出。
wr_success	output	指示数据写入数据成功。
full_flag	output	Soft_FIF0 满指示信号，高电平有效。
empty_full	output	Soft_FIF0 空指示信号，高电平有效。
afull	output	almost full 指示信号，高电平有效。
aempty	output	almost empty 指示信号，高电平有效。
wrusedw[D1 ¹ -1:0]	output	同步至写时钟域的已写入数据量 ² 。
rdusedw[D2 ¹ -1:0]	output	同步至读时钟域的可读数据量 ³ 。



注：

1. 写位宽 W1 为表 2-1 的参数 ADDR_WIDTH_W、读位宽 W2 为表 2-1 的参数 ADDR_WIDTH_R、D1 为表 2-1 的参数 WRUSEDW_WIDTH、D2 为表 2-1 的参数 RDUSEDW_WIDTH;
2. 已写入数据量：按写位宽为 W1 bit 计算的数据量；
3. 可读数据量：按读位宽 W2 bit 计算的数据量。

3 IP 应用

Soft_FIF0 IP 端口的时序如下图所示。

3.1 复位操作

Soft_FIF0 IP 具有多种复位模式, 同步时钟和异步时钟支持的复位模式如下:

1. 同步时钟: 同步复位、异步复位同步释放、无复位;
2. 异步时钟: 异步复位, 异步复位同步释放, 无复位。

请注意无复位模式在工作过程中无法对 FIF0 进行复位。

Soft_FIF0 IP 采用异步复位同步释放进行复位处理时, 在复位信号无效后四个时钟周期释放。异步复位模式下, 在读写时钟域进行单独复位, 读写操作必须在读写侧复位释放后进行。同步复位模式下, 复位信号必须持续至少一个时钟周期 (异步复位模式下为读写侧最小时钟)。复位信号对内部地址、信号标志、dout 输出进行复位, 不会对内部存储单元进行复位。

3.2 信号时序图

在 normal 模式、同步时钟或异步时钟模式下写侧标志信号如下图 3-1 和图 3-2 所示。




图 3-1 异步 FIFO 数据溢出




图 3-2 同步 FIFO 数据溢出

如图 3-1 和图 3-2，在 full_flag 信号拉高后一个周期 wr_success 拉低及 overflow 溢出信号拉高，数据 33 未写入 FIFO。异步 FIFO 和同步 FIFO 的实际数据深度不同，导致 FIFO 写满(full_flag 拉高)后 wrusedw 信号值不同。

在 normal 模式、同步时钟或异步时钟模式下读侧标志信号如下图所示。




图 3-3 FIFO 读操作

如图 3-3 所示，在 FIFO 的 empty_flag 为 0 时，re 信号拉高后，下一周期 valid 信号拉高，指示 dout 数据输出信号有效。在 empty 信号拉高后，rdusedw 信号为 0，下一周期 underflow 信号拉高指示下溢，valid 信号拉低指示数据无效。

对于 afull 信号，指示 FIFO 内部剩余有效数据量与 AL_FULL_NUM 的关系。当剩余有效数据量大于 AL_FULL_NUM 时拉高，反之则拉低。在 normal 模式、AL_FULL_NUM 配置为 10，异步时钟模式下 afull 标志信号如下图所示。




图 3-4 异步时钟 afull 信号

如图 3-4 所示，异步时钟 FIFO 在 wrusedw 为 10 时拉高，在检测到 wrusedw 小于 10 时拉低。

在 normal 模式、同步时钟或异步时钟模式下，写入 4 个读侧数据后 re 信号有效。aempty 信号必须在界面设置 Almost empty num 的值。图中 aempty 信号 Almost empty num 为 4。如下图 3-5 所示，在 rdusedw 大于 4 时拉低，小于 4 时拉高。




图 3-5 aempty 端口时序

wrusedw 和 rdusedw 所报出的值永远少于 FIF 中实际可读的数据已保证 FIF0 永远不会溢出。

在同步或异步时钟模式下未使能 SHOW AHEAD 模式、使能输出寄存器模式。re 信号使能后 dout 比 normal 模式下延迟一个时钟输出。时序如下图 3-6 所示。




图 3-6 输出寄存器模式时序

在同步时钟模式下使能 SHOW AHEAD 模式。dout 数据比正常模式提前一个时钟输出。时序如下图 3-7 所示。




图 3-7 SHOW AHEAD 模式时序

如图 3-7, 写入数据” D1”、” D2”、” D3”, empty_flag 拉低, valid 信号拉高, 第一个数据” D1” 自动出现在输出端口。在 re 信号拉高后, 可直接拿取端口数据, 数据比 normal 模式提前 1 拍输出, 减少输出延时。在 SHOW AHEAD 使能时, 输出寄存器不会影响数据提前输出, 与以前版本的 SHOW AHEAD 功能不同。

3.3 不同位宽关系

当 FIF0 读位宽 (8 bit): 写位宽 (2 bit)=4: 1 时, 写入 4*2bit 数据后读出。写入数据顺序为 2' b 00→ 2' b 01→2' b 10→2' b 11, 先写入的 2' b00 放置低位, 最后写入的 2' b11 放置高位。读写顺序如下图 3-8 所示。

具体写入数据量与读出数据量的关系如下:

1. 当写入数据小于 8bit 时, 读不出数据 (empty 信号=1);
2. 当写入数据的个数 (wr_num) 不为 4 的整数倍, 则读空情况下, FIF0 内部仍有 wr_num%4 个 2bit 剩余;




图 3-8 数据关系（读位宽:写位宽=4：1）

如图 3-9，在读位宽（2 bit）：写位宽（8 bit）=1：4 情况写入数据 8'b 11100111，读出数据顺序 2'b 11→2'b 01→2'b 10→2'b 11。




图 3-9 数据关系（读位宽:写位宽=1：4）

图 3-10 是图 3-8 所对应的时序图，图 3-11 是图 3-9 所对应时序图。




图 3-10 数据关系时序（读位宽:写位宽=4：1）




图 3-11 数据关系时序（读位宽:写位宽=1：4）



3.4 不同配置 Soft FIFO 实际深度

Soft FIFO 的实际深度和界面选择的配置不一定一致，相关配置与实际深度的对应关系如下表 3-1 所示。

表 3-1 Soft FIFO 实际深度表

界面选择配置	实际深度
同步时钟，未使能 showahead 实际深度	write/read depth
同步时钟，使能 showahead 实际深度	write/read depth + 1
异步时钟，未使能 showahead 写侧实际深度	write depth - 1
异步时钟，未使能 showahead 读侧实际深度	read depth - (read depth / write depth)
异步时钟，使能 showahead 实际深度	write/read depth + 1



4 设计步骤

4.1 例化流程

4.1.1 配置参数

Soft_FIFO IP 支持全系列的安路 FPGA 器件（除 ELF、AL3 外）。Soft_FIFO IP 的生成界面的可选参数见表 4-1 和表 4-2。Soft_FIFO IP 所有的配置都可以通过 GUI 界面配置。

表 4-1 GUI 界面参数

参数名	选择	默认值	描述
Ram Option	ERAM/DRAM/ERAM_144K	ERAM	选择 Soft_FIFO 的 RAM 类型
CLKMOD	ASYNCR / SYNC	ASYNCR	同步 FIFO 或者异步 FIFO
Data Port Option	Write Width	8	FIFO 写位宽
	Write Depth	8	FIFO 读位宽
	Read Width	256	FIFO 写深度
	Read Depth	256	FIFO 读深度
Show Ahead Option	Enable/Disable	Disable	提前输出使能控制
Out Reg	Enable/Disable	Disable	输出寄存器使能控制
Almost num	Almost full num	8	afull 的边界值
	Almost empty num	7	aempty 的边界值
Reset Option	Reset Type	ASYNCR Reset	选择 Soft FIFO core 的复位方式
	Dout Reset Value(hxe)	0	数据输出复位值

对于 Implement Option 选项不同器件有不同的可选范围，见表 4-2。对于 Implement Option 中的 Area Opt 和 Timing Opt 做出一些解释。9k 或者 20k 的 Timing Opt 比 Area Opt（综合策略）在时序性能上要好。在 auto 模式下，TD 会优先使用 9k 来完成对 Soft_FIFO IP 的使用。

表 4-2 Implement Option

器件	Implement Option
EF3	EMB9K(Area Opt) /EMB9K(Timing Opt)
EF2	EMB9K(Area Opt) /EMB9K(Timing Opt) /EMB32K /AUTO
SF1	EMB9K(Area Opt) /EMB9K(Timing Opt)
EG4	EMB9K(Area Opt) /EMB9K(Timing Opt) /EMB32K /AUTO
PH1A/DR1/PH1P/PH2A/SF2	EMB20K(Area Opt) / EMB20K(Timing Opt)

4.1.2 配置流程

下面以 TD 6.2 为例说明 Soft_FIFO IP 的生成过程。

打开 TD 软件，分别点击 Tools → IP Generator → Primitive IP → Memory → Soft_FIFO，双击进入后 Soft_FIFO IP 的配置界面。

Component Name 在进入 Soft_FIFO IP GEN 界面后依旧可以修改。

Soft_FIFO IP 配置界面包含 2 个 Tab 选项，分别为：

1. Basic Tab
2. Local Ports Tab。




图 4-1 Soft_FIFO IP 用户界面 (Basic)

Basic Tab 具有 Ram Option、Implement Option、Clock Mode、Interface Type 四个选项，如图 4-1。

- Ram Option: 可以选择不同的 RAM 类型，包含 3 个可选项 (ERAM/DRAM/ERAM_144K)。
- Implement Option: 包含 6 个选项，由 Device 拥有的器件资源决定 Implement Option 具体的可选项。如图 3-1 所示，EF2 器件具有 9k 和 32k 资源，即包括 4 个可选项。

- **CLKMODE**: 时钟类型选项包含 2 个可选项 (ASYNC/SYNC)，可选同步时钟和异步时钟。
- **Addr Domain Across Control**: 在异步时钟模式下读写地址格雷码跨时钟同步拍数。

在选好 Basic Tab 后选择 Local Ports Tab 界面，如下图 4-2 所示。

Local Ports Tab 包括 Data Port Option、Show Ahead Option、Out Reg、Almost num、Reset Option 五个配置选项。

- **Data Port Option**: 选择 Soft_FIFO IP 的位宽和深度，位宽限制由器件资源决定，位宽和深度超出资源后报错；
- **Show Ahead Option**: 使能后第一个数据提前输出，Show Ahead 模式支持 ERAM、DRAM、同步时钟、异步时钟；
- **Out Reg**: 数据输出增加一级寄存器，可使时序性能提升。Out Reg 模式支持 ERAM、DRAM、同步时钟、异步时钟；
- **Almost num (Almost full num 和 Almost empty num)**: 用于配置 afull 信号和 aempty 信号的 assert 和 deassert 门限，可配置范围与读写深度相关（使用注意事项见第 4 章）；
- **Reset Option**: 选择复位模式及 Ram 的输出复位值。




图 4-2 Soft_FIFO IP 用户界面 (Local Ports)



4.1.3 输出文件

完成上述配置后，无报错的情况下点击 OK 按钮生成 IP 相关文件。具体文件如下表 4-3：

表 4-3 IP 输出文件列表

文件	备注
<username>.v	IP 工具生成的 wrapper.v 文件
<username>.xml	IP Gen 界面配置参数记录文件
<soft_fifo_xxx>.v	Soft FIFO IP 核
<username>.tcl	IP 时序约束文件

注：

1. 其中 xxx 代表 IP Tool 工具生成的随机数。

4.2 约束

4.2.1 时序约束

在异步 Soft_FIFO 模式下，IP GEN 在该 FIFO IP 的同级目录下生成时序约束文件，文件后缀名.tcl。

当前版本的 Soft_FIFO IP 自动获取用户顶层时序约束，在 IP 例化后，用户无需修改时序约束。IP 的自带时序约束文件由 IPC 文件调用，用户不必单独加入用户工程，且时序约束文件约束路径不可更改。



5 注意事项

1. `afull` 和 `aempty` 信号是可编程信号，由 `Almost num` 的数值决定信号的边界。当 `Almost full num` 大于 `Almost empty num` 时，`afull` 信号和 `aempty` 信号与通常理解的 `Almost full` 和 `Almost empty` 相同；当 `Almost full num` 等于或小于 `Almost empty num` 时，`aempty` 信号 `assert` 的时间点先于 `afull` 信号，与通常理解的 `Almost full` 和 `Almost empty` 不同；
2. 当前版本的 FIFO IP，用户 SDC 文件中，不可直接约束 Soft_FIFO IP 读写时钟的 `set_clock_groups` 或者 `set_fault_path` 命令，更不能使用 `set_cross_domain_timing self / domain` 不分析异步时钟或者异步时钟域。否则 Soft_FIFO IP 内部的格雷码跨时钟域约束 `set_max_delay` 命令无效，FIFO 逻辑可能存在时序风险。若用户工程中除 Soft_FIFO 外，驱动 FIFO 的读写时钟还存在其它的跨时钟域设计，可在用户 SDC 文件加入 `set_max_delay -from [get_clocks A] -to [get_clocks B] -datapath_only 100` 来放松时序 (A/B 是驱动 FIFO 的读写时钟名称)；
3. IP 会限制单个 FIFO 的位宽和深度，请注意多次例化时的器件资源是否会超出（大工程和小器件请注意）。



版本信息

日期	DOC 版本	IP 版本	修订记录
2022/6/8	1.0	1.0	首次发布中文版
2022/7/29	1.1	1.1	修改了约束相关内容
2022/11/1	1.2	1.2	修改了位宽 4:1 的时序图
2024/7/29	2.0	2.1	1. 将 Soft_FIFO IP 核的名字修改为 Soft FIFO; 2. 将 Soft FIFO 的资源占用表和时序资源关系表合并为资源占用与时序性能表; 3. 删除 1.3 节, 将内容合并到 1.2 小节; 4. 修改了 IP 的端口列表, 新增 wr_rst_done 端口; 5. 修改了复位后写操作图, 新增 wr_rst_done 的端口行为; 6. 修改了 full、empty、afull 和 aempty 信号的时序图和相关内容: a) full、empty、afull 信号拉高时与 v1.2 相同; b) aempty 信号拉高时相对于 v1.2 延后一拍; c) full、empty 信号拉低时相对于 v1.2 延后一拍; d) afull 信号拉低时相对于 v1.2 延后三拍; e) aempty 信号拉低时相对于 v1.2 延后两拍; f) rdusedw、wrusedw 信号相对于 v1.2 延后一拍; 7. 修改了 SHOW AHEAD 模式时序图和使能 SHOW AHEAD 和输出寄存图; 8. 更新了 TD 软件的 Soft FIFO IP 用户界面和相关内容。
2025/5/20	3.0	3.0	1. 更新了 SHOW AHEAD 逻辑相关行为。 2. 增加了读写握手信号。 3. 增加了同步复位和无复位模式。 4. 增加了输出端口复位初始值。 5. 将读写位宽比例从 8:1 增加到 16:1。
2026/1/6	3.1	3.0	1. 更新 3.3 不同位宽关系一节中对位宽的描述。



版权所有©2026 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：<https://www.anlogic.com>）自行查询下载，也可联系安路科技的销售人员咨询获取。