



安路科技SALFPGA® 选型手册

先进可编程逻辑技术探索者



V202503

芯无止境 超越未见

上海安路信息科技股份有限公司

销售咨询: sales@anlogic.com 媒体咨询: mkt@anlogic.com

上海市浦东新区中科路1867号C座8/11-12层
021-61633787

本选型手册中的SALDRAGON®、SALPHOENIX®、SALEAGLE®、SALELF®、FPSoc®、SALSWIFT®、TangDynasty®、FutureDynasty®等系列产品名称均已由上海安路信息科技股份有限公司(“安路科技”)完成商标注册,安路科技对该商标享有有效的注册商标专用权。本手册仅为宣传和推广安路科技的产品之用,其著作权归安路科技所有。本手册所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。由于本公司持续的产品升级造成的内容变更,恕不另行通知,以上内容最终解释权归上海安路信息科技股份有限公司。



官方微信



官方网站



愿景

成为全球可编程逻辑器件一流的供应商

企业介绍

上海安路信息科技股份有限公司 (688107.SH)，创立于2011年11月，是国内领先的集成电路设计企业。公司具备FPGA芯片硬件和FPGA编译软件的自主研发能力，专注于研发通用可编程逻辑芯片技术及系统解决方案。于2021年在上交所科创板成功上市，成为A股首家专注于FPGA业务的上市公司。

公司根植本土，面向世界，矢志改变行业格局，以成为全球可编程逻辑器件一流的供应商为愿景。

专家团队

公司创始人及核心团队由来自行业高级技术管理人才及资深集成电路硬件和软件人员组成。公司拥有一支技术精湛、追逐创新的研发团队，研发人员毕业于国内外著名高校。

业务范围

现场可编程逻辑器件芯片 (Field Programmable Gate Array, FPGA) 及配套开发软件工具的研发与销售。公司出品的SALPHOENIX®高性能产品系列、SALEAGLE®高效率产品系列、SALELF®低功耗产品系列以及SALDRAGON®等系统级FPSoC®产品系列，以精良的品质成功应用于工业控制、消费电子、医疗设备、网络通信、汽车电子等领域。

核心价值观

以人为本 永不止步 领先卓越 开明公正 全力以赴 务实求新 客户成功
Appreciation Never Stop Leading Ahead Open and Fair Go All Out Innovation and Pragmatism Customer Success

ANLOGIC

企业里程碑

- 2024**
SALPHOENIX®1P系列系列FPGA芯片发布
荣膺2023年度上海科技进步奖二等奖
- 2023**
SALDRAGON®系列FPSoC®发布
首批上海市创新型企业总部
设立国家博士后科研工作站
- 2022**
SALPHOENIX®2系列FPGA芯片完成研发
SALFPGA®芯片累积发货量超1亿颗
荣膺上海市重点产品质量攻关成果一等奖
- 2021**
成功登陆科创板，成为A股首家专注于FPGA业务的上市公司
荣膺国家专精特新“小巨人”
获得上海市企业技术中心认证
SALSWIFT®系列FPSoC®量产
- 2020**
SALPHOENIX®1系列FPGA芯片量产
上海市科技进步奖
上海市专利工作试点示范单位
- 2019**
获得集成电路大基金战略投资
SALELF®3 系列FPGA芯片量产
第1000万颗FPGA芯片下生产线，中高端 PH100K器件研发完成
获得知识产权管理体系认证
- 2018**
产品进入主流设备市场，公司经营规模开始扩大
- 2017**
获得CEC华大半导体和上海科创投融资
获得高新技术企业证书
发布SALELF®2 系列，第一颗高性能、低功耗SoC FPGA
- 2016**
SALELF®系列FPGA芯片量产
- 2015**
获得杭州士兰微集团和深圳创维集团联合投资
SALEAGLE®系列FPGA芯片量产，成功进入工业控制市场
- 2014**
第一代安路芯片诞生，配套软件发布
获得中信资本投资
- 2013**
软硬件合并测试成功
获得集成电路设计企业认定证书
- 2012**
核心团队加入，开启产品的自主研发
- 2011**
安路科技创立

SALDRAGON® 高效能FPSoC® 产品系列

P5 |




- 软、硬件可编程 FPSoC® 平台
- 两款产品, 满足不同CPU核心需求
 - DR1M: 双核ARM Cortex-A35处理器 主频: 1GHz
 - DR1V: 单核RISC-V64位处理器 主频: 800MHz
- 逻辑资源: 95KLUT4s
- 集成NPU, 加速边缘计算
- 集成JPU, JPEG编/解码
- 集成MIPID-PHY 硬核, 高带宽视频输入 2.5Gbps/Lane
- 支持DDR3和DDR4存储接口, 1333Mbps
- 支持AES-256、ECDSA-256、SHA256, 支持国密算法SM2,3,4,
- 支持EMMC, QSPI32, QSPI24, SD等多种 Boot方式
- 支持AEC-Q100车规标准
- 支持400/ 484多种封装

市场应用: 机器视觉、工业控制、能源电力、汽车电子

SALPHOENIX1A® 高性能产品系列

P6 |




- 高性能可配置逻辑模块
- 高性能数字信号处理单元
- 高性能, 灵活的输入/输出缓冲器
- SERDES最大支持12.5Gbps的通道速率, 支持多种协议
- 集成 PCI Express 硬核支持 Gen1/2/3, 支持 X1、X2 和 X4 模式
- 支持DDR3和DDR4存储接口, 最大支持1866Mbps
- 支持SEU检错和纠错

市场应用: 能源电力、机器视觉、LED显示、通信、工业控制

SALPHOENIX1P® 高性能产品系列

P7 |



- RISC-V 硬核, 2× MIPI DPHY 硬核, 支持2.5Gbps/Lane
- 内置512Mbits~1Gbits大容量高速内存
- 支持DDR2/3/4接口、HXT、PCIe Gen3×4 等多类单端、差分以及子类电平标准接口
- 支持LVCMOS18~33、LVDS、subLVDS、LVDS-E, LVDS 速率 1.25G~1.5Gbps
- 支持AEC-Q100 车规标准
- 支持324/484/676/677 多种封装

市场应用: LED显示、视频处理、机器视觉、工业控制

SALEAGLE® 高效率产品系列

P8 |




- 等效23.4K LUTs 逻辑资源
- 最大用户IO数量为215
- 最大支持800Mbps高速LVDS接口
- 内置64M bit SDR SDRAM 或 128M bit DDR SDRAM

市场应用: 工业控制、通信、显示驱动、电子消费

SALELF® 低功耗产品系列

P9 |



- 等效1520-11776 LUTs逻辑资源
- 最大用户IO数量为475
- 最小封装尺寸4.2x4.2mm
- 内置LDO, 支持单电源供电
- 内嵌Flash, 上电快速启动

部分型号内置硬核Cortex M3核

市场应用: 通信、LED显示驱动、工业显示屏、智能手机、IoT物联网设备

SALSWIFT® 低功耗产品系列

P12 |



- 硬核MIPI DPHY 2x4 lanes, 最高线速率2.2Gbps
- 内置DSC Decode 硬解码
- 内置RISC-V硬核处理器
- 内置PSARM控制器硬核
- 内置64~128Mb PSRAM
- BGA81 封装器件(4.5x4.5 mm, 0.4 pitch), 支持商业级和扩展商业级
- BGA121封装器件(9x9 mm, 0.8pitch), 支持工业级
- 内嵌Flash, 上电快速启动

市场应用: 视频接口扩展、嵌入式系统、工业控制、消费电子

DR1系列器件延续安路**FPSoC**®家族,集成了硬核处理器系统双核ARM Cortex-A35或者64位RISC-V、FPGA可编程逻辑和AI引擎,形成了硬核高性能ARM v8处理器产品或高性能RISC-V 64bit处理器两个产品系列,并且具备安路FPGA的灵活性、低功耗、软硬件可编程、可扩展SoC平台的优势。

• DR1器件资源列表 (PS)

Device	DR1M90GEG484/DR1M90MEG484	DR1V90GEG484/DR1V90MEG484
处理器核	64位双核ARMv8 Cortex-A处理器核	64位单核RISC-V处理器核
浮点单元	NEON™ 每个处理器的单/双精度浮点	P/F/D 指令扩展
最大频率（MHz）	1000(-2)	800
缓存	L1:32 KB 指令,每个处理器32 KB 数据	L1:32 KB 指令，每个处理器32 KB 数据
	L2:512 KB	ITCM: 256KB
		DTCM ¹ : 256KB
片上RAM	256KB	
SDRAM	16/32-bit DDR3/DDR3L/DDR4	
外部静态内存支持	Quad-SPI, NAND	
安全	支持AES256/SM4, SHA256/SM3, ECDSA256/SM2等安全算法, 对bitfile, FSBL, 用户软件等进行加密和签名认证	
外设接口	2x UART,2x CAN 2.0B/FD, 2x I2C,2x SPI, 4x 32-bit GPIO	
带内置DMA的外设接口	2x USB 2.0,2x Tri-mode Gigabit Ethernet, 2x SD4.2/SDIO/eMMC5.1 控制器	
PS-PL间接口（主要的接口及中断）	2x AXI 32-bit Master, 2x AXI 32-bit Slave, 2x AXI 64-bit/32-bit Memory (HP), AXI 64-bit ACP, 16 个中断	2x AXI 32-bit Master, 2x AXI 32-bit Slave, 2x AXI 64-bit/32-bit Memory (HP), 32-bit AHB, 16个中断
DMA 通道	8(4 路专用于可编程逻辑)	
JPU	JPEG 基线编码器/解码器	
NPU	512x MAC, 0.4T算力, 256KB SRAM	
定时器	ARM通用定时器	RISC-V 定时器
	2x 系统级Triple-timer计数器	2x 系统级Triple-timer计数器
	2x 看门狗定时器	2x 看门狗定时器
PS IO ²	54	54

注：1.DTCM(数据高速缓存)可共享ITCM的存储空间，最大支持511KB
2.PS I/O数量不包含DDR相关管脚

• DR1器件资源列表 (PL)

Device	LUTs	DFFs	DRAM (Kbits)	ERAM		DSP	PLL	TS	ADC	MIPI DPHY-RX	MAX user IO
				20K	Total (Kbits)						PL IO ³ /MIPI IO
DR1M90GEG484	94464	104960	1340	280	5600	240	8	1	1	-	201/(96)/0 ²
DR1M90MEG484	94464	104960	1340	280	5600	240	8	1	1	2	175/(84)/20
DR1M90GEG400	94464	104960	1340	280	5600	240	8	1	1	-	126/(60)/0
DR1V90GEG484	94464	104960	1340	280	5600	240	8	1	1	-	201/(96)/0
DR1V90MEG484	94464	104960	1340	280	5600	240	8	1	1	2	175/(84)/20
DR1V90GEG400	94464	104960	1340	280	5600	240	8	1	1	-	126/(60)/0

注：1.PL I/O 中，包含 RSV_NC 引脚。该引脚支持复用 I/O，但不能使用 IDDR 和 ODDR 模块
2.201 (96) /0 表示：I/O 的用户可用数量（PL I/O 真差分对数量）/MIPI I/O 的数量

• DR1封装类型

Device	Package			MAX USER I/O ¹		
	Type	Size(mm)	Pitch(mm)	PS ²	PL ³	MIPI DPHY-RX
DR1M90	GEG484	19×19	0.8	54	201	-
	GEG400	17×17	0.8	54	126	-
	MEG484	19×19	0.8	54	175	20
DR1V90	GEG484	19×19	0.8	54	201	-
	GEG400	17×17	0.8	54	126	-
	MEG484	19×19	0.8	54	175	20

注：1.DR1M90MEG484/DR1V90MEG484的MAX USER I/O中包含20个MIPI IO
2.PS I/O数量不包含DDR相关管脚
3.PL IO中，包含RSV_NC引脚。该引脚支持复用I/O，但不能使用IDDR和ODDR模块。

PH1A系列器件能够在保持低功耗的前提下,提供同类最佳的收发器和信号处理功能,能够满足通信基础设施、医疗、工业、视频图像等性能、成本敏感型市场,给开发人员提供更优的解决方案。

SALPHOENIX1A®	FPGA可配置逻辑	双LUT5结构
		双端口分布式存储器式RAM
		专用的FIFO控制逻辑
	时钟资源	提供高效灵活的层次化时钟
	IO资源	支持多种单端和差分标准
		LVDS线速率达1.25Gbps以上
		输入输出DDR寄存器
	高性能DSP	HRIO支持热插拔
		可支持两输入加法器、三输入加法器、乘法器和算术逻辑单元
	SERDES	多达 16 通道的高速串行收发器
		线速率范围 1.2Gbps - 12.5Gbps
	DDR_PUB	集成一个 PCI Express 的硬核，支持 Gen1/2/3，支持 X1、X2和X4模式
	存储与安全	DDR3 1866、DDR4 1866
	加载	每个芯片拥有唯一的 64 位 DNA
SS、SP、MSPI、JTAG		

• PH1A-FPGA-系列选型表

Device	LUT4s	DFFs	Dis-RAM (Kbits)	ERAM		DSP	PLL	MIPI DPHY-RX	MAX user IO (HR/HP/MIPI)
				20K	Total (Kbits)				
PH1A60	70,848	78,720	780	158	3,160	120	12	-	211/0/0
PH1A90	115,776	128,640	1,680	272	5,440	240	12	2	170/90/20
PH1A100	127,872	142,080	1,741	280	5,600	212	12	0	316/-/-
PH1A180	210,240	233,600	3,300	646	12,920	600	16	2	226/150/20
PH1A400	417,024	463,360	5,500	914	18,280	840	20	-	350/150/0

• PH1A-FPGA-封装类型

Device	Package			Serdes		PCIe	DDR				I/O			
	Type	Size (mm)	Pitch (mm)	Channels	Max Data rate (Gbps)		DDR3 (Mbps)	DDR4 (Mbps)	PPC	Max Width	HR	HP	MIPI DPHY-RX	Total
PH1A60	GEG324	15×15	0.8	-	-	-	-	-	-	-	211 (100)	-	-	211
PH1A90	SBG484	23×23	1.0	4	12.5	GEN/1/2/3	1,066	1,066	1	×40	170 (81)	90 (43)	20 (10)	280
	SEG324	15×15	0.8	8	10.3125	GEN/1/2	1,066	1,066	1	×16	98 (47)	50 (24)	-	148
	SEG325	15×15	0.8	4	10.3125	GEN/1/2	1,066	1,066	1	×32	70 (33)	90 (43)	20 (10)	180
PH1A100	GCG324	15×15	0.8	-	-	-	-	-	-	-	-	-	-	214
	GSG324	15×15	0.8											214
	SFG676	27×27	1.0	8	6.25	GEN1/2								316
	SFG676X	27×27	1.0	8	10.3125									316
PH1A180	SFG676	27×27	1.0	8	12.5	GEN/1/2/3	1,866	1,866	1	×72	226 (108)	150 (72)	20 (10)	396
PH1A400	SFG676	27×27	1.0	8	12.5	GEN/1/2/3	1,866	1,866	2	×72	250 (120)	150 (72)	-	400
	SFG900	31×31	1.0	16	12.5		1,866	1,866	2	×72	350 (168)	150 (72)	-	500

注：1.211 (100) 表示：用户可用I/O数量(用户可用真差分对数量)
2.PH1A100GSG324A已通过汽车AEC Q100 认证器件
3.PH1A60、PH1A90、PH1A180的CCLK可以复用为普通IO，I/O Total 和HR数量包括该引脚

PH1P 系列是具备高集成度, 高性价比的复杂可编程逻辑器件, 采用先进的工艺、包含丰富的逻辑单元、高速串行的I/O、丰富的存储资源和IP资源。针对高带宽应用场景, PH1P能够在保持低功耗的前提下, 提供同类最佳的收发器和信号处理功能。PH1P能够满足全国产化需求、LED显示、视频处理、机器视觉、工业控制等功耗和成本敏感型市场, 给开发人员提供更优的解决方案。

SALPHOENIX1P®	FPGA可配置逻辑	自主高效的双LUT5结构
		双端口分布式存储器
		专用FIFO控制逻辑
	时钟资源	提供高效灵活的层次化时钟
	IO资源	支持多种单端和差分标准
		LVDS线速率达1.25Gbps以上
		支持DDR2/3/4接口, 速率800~1333Mbps, 定向支持LPDDR4
	高性能DSP	可支持两输入预加器、三输入加法器、乘法器和算术逻辑单元
	HXT	多达8通道的高速串行收发器
		线速率高达10.3125Gbps
		集成一个PCI Express的硬核, 支持Gen 1/2/3, 支持×1、×2和×4 模式
	硬核资源	RISC-V硬核, 2× MIPI DPHY硬核, 支持2.5Gbps/Lane
	大容量存储器	合封512Mbits / 1Gbits 大容量高速存储器
	安全设计保护	每个芯片拥有唯一的64位DNA

• PH1P器件资源列表

Device	LUT4s	DFFs	Dis-RAM (Kbits)	ERAM		DSP	PLL	TVS	ADC	MCU	MIPI DPHY
				20K	Total (Kbits)						
PH1P100	129,024	143,360	1600	300	6,000	220	12	1	-	-	-
PH1P35	38,189	42,432	507	108	2,160	40	6	1	-	1	2

• PH1P器件封装类型

Device		Package			External Memory Interface				Integrated Memory Interface		PCIE		HXT		I/O	
		Type	Size (mm)	Pitch (mm)	DDR2 (Mbps)	DDR3 (Mbps)	DDR4 (Mbps)	Max DQ (Width ¹)	Speed (Mbps)	DQ Width	Speed	Channels	Channels	Max Data rate (Gbps)	Total ²	(HR ³ /HD/DDR/MIPI)
PH1P100	PH1P100 SBG676	SBG676	27x27	1.0	-	800	800	x72	-	-	GEN1/2	4	8	10.3125	301	301(144) ¹ /0/0/0
	PH1P100 SBG677	SBG677	27x27	1.0	-	800	800	x72	-	-	GEN1/2	4	8	10.3125	301	301(144)/0/0/0
PH1P35	PH1P35 MBG484	MBG484	23x23	1.0	800	800	800	x48 ⁵	-	-	-	-	-	-	311	50(24)/141/100(48)/20(10)
	PH1P35 MDG324	MDG324	15x15	0.8	800	800	800	x16	1066	x16	-	-	-	-	180	50(24)/106/4(2)/20(10)
	PH1P35 MHG324	MHG324	15x15	0.8	800	800	800	x16	1066	x16	-	-	-	-	180	50(24)/106/4(2)/20(10)

注:
1.300(144)表示:用户可用I/O数量(用户可用真差分对数量)
2.PH1P系列配置管脚 CCLK进入用户模式后可复用为普通I/O, 仅支持LVGMOS电平, 但不支持ISERDES、OSERDES、IDDR、ODDR功能, I/O Total 数量包括该引脚。使用MCU模块, CCLK不能复用为普通I/O。
3.所有HR I/O都支持DDR功能。
4.指一个DDR接口支持的最大DQ位宽, 不同器件根据I/O数量可支持多个DDR接口。
5.支持最大48bit大带宽时, 请联系安路技术支持工程师。

EG4 是安路科技推出的“猎鹰”系列产品, 具有低功耗、低成本、高性能等特点。丰富的逻辑资源、DSP、BRAM、高速差分IO等资源, 强大的引脚兼容替换性能。

SALEAGLE®4	器件工艺	55nm低功耗工艺、静态功耗低至5mA
	FPGA可配置逻辑	优化的LUT4/LUT5组合设计
		双端口分布式存储器式RAM
		专用的FIFO控制逻辑
	时钟资源	16个全局时钟、PLL、IOCLK
	IO资源	支持多种不同的单端和差分标准
		输入输出DDR寄存器
		IO支持热插拔
		LVDS线速率达800Mbps
	嵌入式乘法器	M18x18, 优化级联结构
	存储与安全	内嵌Flash、DNA、SDR SDRAM 64Mb SIP/ DDR SDRAM 128Mb
	加载	JTAG、MSPI、SS、SP

SALEAGLE®4系列					
Device		EG4A20	EG4X20	EG4S20	EG4D20
Logic Resources	LUTs	19600	19600	19600	19600
	DFFs	19600	19600	19600	19600
分布式RAM(Kb)		156.8	156.8	156.8	156.8
ERAM	9Kb	64	64	64	64
	32Kb	16	16	16	16
	Total Eram(Kb)	1088	1088	1088	1088
DSP		29	29	29	29
PLL		4	4	4	4
ADC		1	1	1	1
内嵌SDR SDRAM (Mb)		-	-	64	-
内嵌DDR SDRAM (Mb)		-	-	-	128
Max User Single End IO Num.		196	193	215	135
Package	Ball Pitch (mm)	Body Area (mm²)	Total User IO/ LVDS IO (个/对)		
QFN 88	0.4	10x10	71/17	-	71/17 -
QFP 176	0.4	20x20	-	-	- 135/41
BGA 256	1.0	17x17	196/90	193/89	193/91 -
CG 324	0.8	15x15	-	-	215/104 -
QFP 144	0.5	20x20	-	107/47	- -

EF2系列FPGA产品是安路科技推出的“小精灵”系列第二代产品。
包含内嵌MCU的SoC FPGA产品。采用55nm低功耗工艺，具有多功能配置、高性能、内部资源丰富等特点。在通信、LED显示驱动、工业显示屏、智能手机、IoT物联网设备等领域具有广泛的适应性。

SALELF®2/3	器件工艺	55nm低功耗工艺
	FPGA可配置逻辑	优化的LUT4/LUT5组合设计
		双端口分布式存储器式RAM
		专用的FIFO控制逻辑
	时钟资源	16个全局时钟、PLL、IOCLK
	IO资源	支持多种单端和差分标准
		LVDS线速率达1Gbps以上
		输入输出DDR寄存器
		MIPI
	硬核资源	IO支持热插拔
		2LaneAST
	存储与安全	内嵌Flash、DNA
	加载	JTAG、MSPI、SS、SP

SALELF®2系列						
Device		EF2L15	EF2L25	EF2L45	EF2M45	EF2S45
Logic Resources	LUTs	1520	2520	4480	4480	4480
	DFFs	1520	2520	4480	4480	4480
分布式RAM(Kb)		12	20	35	35	35
ERAM	9Kb	6	9	12	12	12
	32Kb	3	4	6	6	6
	128Kb	1	1	1	1	1
	256Kb	1	1	1	1	1
	Total Eram(Kb)	534	593	684	684	684
DSP		8	12	15	15	15
PLL		1	1	1	1	1
内嵌FLASH(Mb)		4	4	4	4	4
内嵌PSRAM(Mb)		-	-	-	64	64

SALELF® 2系列							
Device			EF2L15	EF2L25	EF2L45	EF2M45	EF2S45
CortexM3			-	-	-	1	-
Max User Single End IO Num.			206	206	206	113	56
Package	Ball Pitch (mm)	Body Area (mm²)	Total User IO/ LVDS IO (个/对)				
LGA 42	0.35	4.2x4.2	-	29/11	-	-	-
QFP 48	0.5	7x7	-	-	-	35/14	-
BGA 81	0.4	4.2x4.2	-	-	-	56/23	56/23
QFP 100	0.5	14x14	80/32	-	-	-	-
BGA 132	0.5	8x8	-	-	104/48	-	-
QFP 144	0.5	20x20	113/49	-	113/49	113/49	-
BGA 256	1	17x17	206/95	206/95	206/95	-	-

EF3器件是安路科技“小精灵”系列的第三代产品。
EF3器件采用先进的55nm低功耗工艺，优化功耗与性能，并可以通过低成本实现较高的功能。定位通信、工业控制和服务器市场，最多支持475个 I/O，满足客户板级IO扩展应用需求。

EF3-FPGA-系列选型表

Series	Device	LUTs	DFFs	Dis-RAM (Kbs)	ERAM		DSP	PLL	Flash	MAX user IO
					9K	Total (Kbits)				
L	EF3L15	1520	1520	12	12	108	8	1	4Mb	207
	EF3L40	4800	4800	38	15	135	8	2	8Mb	279
	EF3L45	4480	4480	35	12	108	15	1	4Mb/16Mb	207
	EF3L50	5304	5304	42	31	279	-	2	8Mb	206
	EF3L70	7952	7952	63	36	324	-	2	8Mb	206
	EF3L90	9280	9280	73	30	270	16	2	8Mb	335
	EF3LA0	11776	11776	92	68	612	-	2	8Mb	475

EF3-FPGA-封装类型

Packages	EF3L15/45	EF3L40	EF3L50	EF3L70	EF3L90	EF3LA0
caBGA256(14×14,0.8mm Pitch)	207/(31+65)		206/(41+58)	206/(41+58)		
caBGA324(15×15,0.8mm Pitch)		279/(35+104)			279/(35+104)	
caBGA332(17×17,0.8mm Pitch)		279/(34+105)				
caBGA400(17×17,0.8mm Pitch)					335/(41+126)	
caBGA484(19×19,0.8mm Pitch)						383/(47+144)
caBGA642(23×23,0.8mm Pitch)						475/(47+141)

注：1.335/ (41+126) 表示：用户可用IO数 (用户可用True LVDS对+用户可用Emulated LVDS对)
2.JTAGEN和TCK, TMS, TDI, TDO引脚功能互斥，当JTAGEN引脚作为普通IO时，TCK, TMS, TDI, TDO不支持作为普通IO，表中IO数量不包含JTAGEN引脚

EF4 系列器件是安路科技的第四代 FPGA 产品,通过车规相关测试并获得 AEC-Q100 Grade2 车规认证,采用 55nm 低功耗工艺,可广泛应用于各类汽车应用。EF4L90CG324A器件包含更多的逻辑单元、RAM、DSP等硬核、丰富的IO接口和IP资源,能够为车载客户提供高可靠性,高安全性,高能效性和高性价比的解决方案,可满足智能座舱多屏显示、智能车灯、电控等汽车市场应用需求。

SALELF®4	器件结温Tj	-40~125℃
	灵活的逻辑结构	规模为 9280 LUTs
		最大用户 IO 数量达 279
	高性能低功耗工艺	55nm 低功耗工艺
	内置 Flash	内置 8Mb Flash, 无需外部配置器件
	支持分布式和嵌入式存储器	最大支持 73Kbits 分布存储器
		最大支持 270Kbits 嵌入式存储器
		内置嵌入式存储模块, 多种组合模式, 可配置为单口、真双口、简单双口
	可配置逻辑模块	专用 FIFO 控制逻辑
		优化的 LUT4/LUT5 组合设计
		双端口分布式存储器
		支持算数逻辑运算
		快速进位链逻辑
	源同步输入/输出接口	输入/输出单元包含 DDR 寄存器, 支持 DDRx1、DDRx2 模式
		可配置支持以下单端标准:LVTTL33、LVCMOS(3.3/2.5/1.8/1.5/1.2V)、PCI33
	高性能, 灵活的输入/输出缓冲器	可配置支持以下差分标准: LVDS (3.3/2.5V)、LVPECL 输入
		支持 True LVDS 输出, 所有 BANK 均支持单端和差分输入
		支持热插拔
		可配置上拉/下拉模式
		片内 100 欧姆差分电阻
	时钟资源	16 路全局时钟
		每 BANK 2 路针对高速 I/O 接口设计的 IOCLK
		优化全局时钟的快速时钟
		多功能 PLLs 用于频率综合:支持 7 路时钟输出/分频系数 1 到 128/动态配置/占空比调整
	配置模式	MSPI 模式
		从模式并行 x8 (SP)
		从模式串行 (SS)
		JTAG 模式 (IEEE-1532)
	BSCAN	兼容 IEEE-1149.1
	增强安全设计保护	每个芯片拥有唯一的 64 位 DNA
	封装形式	caBGA324
	认证	EF4L90CG324A 已通过汽车AEC Q100 认证器件

• EF4-FPGA-系列器件资源列表

Device	LUT4s	DFFs	Dis-RAM (Kbits)	ERAM		DSP	PLL	Flash (Mb)
				9K	Total (Kbits)			
EF4L90	9280	9280	73	30	270	16	2	8

• EF4 系列器件封装类型

Device	MAX user IO(个)	TRUE LVDS (对)	EMULATE LVDS(对)	Package		
				Type	Size(mm)	Pitch(mm)
EF4L90CG324A	279	71	68	caBGA324	15×15	0.8

SF1 内置高性能RISC-V处理器硬核、DSC硬解码模块、PSRAM及PSRAM硬核控制器。定位视频接口扩展、嵌入式系统、工业控制、消费电子等市场。

SALSWIFT®	器件工艺	55nm低功耗工艺
	FPGA可配置逻辑	优化的LUT4/LUT5组合设计
		双端口分布式存储器式RAM
		专用的FIFO控制逻辑
	时钟资源	16个全局时钟、PLL、IOCLK
	IO资源	支持多种单端和差分标准
		LVDS线速率达1.2Gbps
		输入输出DDR寄存器
		MIPI
		IO支持热插拔
	硬核资源	MIPI DPHY 2x4 lanes, DSC硬解码, RISC-V硬核, PSRAM控制器硬核
	大容量存储器	64Mb/128Mb
	存储与安全	内嵌Flash、DNA
	加载	JTAG、MSPI、SS、SP

• SF1器件资源列表

Device	LUT4s	DFFs	Dis-RAM (Kbits)	ERAM		DSP	PLL	MCU	DSI	DSC	MAX user IO (个)
				9K	Total (Kbits)						
SF1	5824	5824	46	26	234	10	2	1	2	1	59

• SF1器件封装类型

Device	Package			Hard IP				User IO /LVDS (个/对)
	Type	Size	Pitch	DSI	PSRAM¹	MCU	DSC	
SF1S60	VG81	4.5×4.5mm	0.4mm	2	2	1	1	31/15
SF1S60	CG121	9×9mm	0.8mm	2	2	1	1	59/29
SF1N60	VG81	4.5×4.5mm	0.4mm	2	2	-	-	31/15

注 1:VG81封装, 每片PSRAM容量为32Mbits;CG121封装器件, 每片PSRAM容量为64Mbits


	IP Core	IPUG	EF2	EF3	EF4	EG4	PH1A100	PH1A	SF1	DR1
通用接口	SPI v1.0	IPUG108	√	√	√	√	√	√	√	√
	UART v1.0	IPUG112	√	√	√	√	√	√	√	√
	PCI32 v1.0	IPUG134	√	√	√	√	√	√	√	√
	PCIE SGMII v3.1	APUG069					√	√		
	eSPI Slave v1.0	IPUG153	√	√	√	√	√	√	√	√
存储	LTP1	IPUG170	√	√	√	√			√	
	PH1A DDR3/4 SDRAM v3.0	UG915						√		
以太网	TEMAC v2.0	IPUG102	√	√	√	√	√	√	√	√
	Async SGMII over LVDS v1.0	IPUG131						√		
	SGMII over SERDES v1.0	IPUG133					√*1	√*2		
	QSGMII v1.0	IPUG114					√*1	√*2		
	XGMAC v2.0	IPUG116					√	√		√
	XAUI/RXAUI v1.0	IPUG109					√*1	√*2		
	10GBase-R/KR v1.0	IPUG115					√*1	√*2		
通用信号处理	AXI Ethernet Lite	IPUG187					√*1	√*2		√
	Divider v1.1	IPUG100	√	√	√	√	√	√	√	√
	CRC v1.0	IPUG105	√	√	√	√	√	√	√	√
	ECC v1.0	IPUG106	√	√	√	√	√	√	√	√
	CORDIC v1.0	IPUG104	√	√	√	√	√	√	√	√
	DDS v1.0	IPUG117	√	√	√	√	√	√	√	√
	CIC v1.0	IPUG121	√	√	√	√	√	√	√	√
	FIR v1.0	IPUG122	√	√	√	√	√	√	√	√
	FFT v1.0	IPUG123	√	√	√	√	√	√	√	√
	Floating Point v1.0	IPUG124	√	√	√	√	√	√	√	√
	Convolution Encoder v1.0	IPUG125	√	√	√	√	√	√	√	√
	Viterbi Decoder v1.0	IPUG126	√	√	√	√	√	√	√	√
	RS Encoder v1.0	IPUG129	√	√	√	√	√	√	√	√
	RS Decoder v1.0	IPUG130	√	√	√	√	√	√	√	√
	DES v1.0	IPUG136	√	√	√	√	√	√	√	√
	AES v1.0	IPUG137	√	√	√	√	√	√	√	√
	Complex Multiplier v1.0	IPUG138	√	√	√	√	√	√	√	√
	SQRT v1.0	IPUG139	√	√	√	√	√	√	√	√
	DFT v1.0	IPUG144	√	√	√	√	√	√	√	√
	G.709 FEC v0.2	IPUG164						√		
工业控制	CAN v1.0	IPUG132	√	√	√	√	√	√	√	√
	SRIO v1.0	IPUG135					√*1	√*2		
有线高速	ASCOMM 8B10B v1.0	IPUG146					√*1	√*2		
	ASCOMM 64B66B v1.0	IPUG145					√*1	√*2		
	PIPE v1.0	IPUG163						√*2		
无线通信	JESD204B v1.0	IPUG118					√*1	√*2		
	CPRI v1.0	IPUG128					√*1	√*2		
	LVDS7:1 v1.2	IPUG101	√	√	√					
视频接口&图像处理	VGA v1.0	IPUG127	√	√	√	√	√	√	√	√
	3G-SDI v1.0	IPUG147					√*1	√*2		
	DP/eDP TX v1.0	IPUG148					√*1	√*2		
	DP/eDP RX v1.0	IPUG149					√*1	√*2		
	HDMI TX v1.4b	APUG092	√	√	√	√	√	√	√	
	HDMI RX v1.4b	APUG087	√	√	√	√	√	√	√	
	HDMI TX v2.0	APUG093						√		
	HDMI RX v2.0	APUG088						√		√
	VDMA	IPUG196					√	√		√
	Scaler v1.0	IPUG195	√	√	√	√	√	√	√	√
	Lite/Medium RISC-V v1.0	IPUG120	√	√	√	√	√	√	√	√
外围总线	AXI Matrix v1.1	IPUG150	√	√	√	√	√	√	√	√
	AXI ERAM Controller v1.0	IPUG151	√	√	√	√	√	√	√	√
	AXI Clock Converer v1.0	IPUG155	√	√	√	√	√	√	√	√
	AXI Width Converter v1.0	IPUG156	√	√	√	√	√	√	√	√
	AXI Data FIFO v1.0	IPUG157	√	√	√	√	√	√	√	√
	AXI Protocol Converter v1.0	IPUG158	√	√	√	√	√	√	√	√
	AXI Register Slice v1.0	IPUG159	√	√	√	√	√	√	√	√
	AXI2AHB-Lite v1.0	IPUG162	√	√	√	√	√	√	√	√
	AXI-Lite2APB v1.0	IPUG167	√	√	√	√	√	√	√	√
	AXI UART	IPUG188	√	√	√	√	√	√	√	√
	AXI IIC	IPUG175	√	√	√	√	√	√	√	√
	AXIS clock converter	IPUG180	√	√	√	√	√	√	√	√
	AXIS switch	IPUG177	√	√	√	√	√	√	√	√
	AXIS register slice	IPUG182	√	√	√	√	√	√	√	√
	AXIS data fifo	IPUG178	√	√	√	√	√	√	√	√
	AHBLite2AXI	IPUG189	√	√	√	√	√	√	√	√
	AXI QSPI	IPUG176	√	√	√	√	√	√	√	√
	AXIS data fifo	IPUG178	√	√	√	√	√	√	√	√
	AXI GPIO v1.0	IPUG171	√	√	√	√	√	√	√	√
	AXI4 Stream Data Width Converter v1.0	IPUG174	√	√	√	√	√	√	√	√
	DR1 PS BFM VIP v1.0	IPUG190								√
VIP	DR1 PS BFM VIP v1.0	IPUG190								√
调试	CWC v3.0	/	√	√	√	√	√	√	√	√
其他	Universal Gearbox	IPUG197	√	√	√	√	√	√	√	√

注：*1:PH1A100系列里带SERDES的器件。*2:PH1A系列里带SERDES的器件

		Reference Design Name	APUG	EF2	EF3	EG4	PH1A100	PH1A	SF1	DR1
接口	通用接口	基于无源晶体的低成本FPGA时钟源	APUG006	✓	✓	✓	✓	✓	✓	
		I2C_Slave_to_SPI_Master_Bridge_Reference_Design	APUG002	✓	✓	✓	✓	✓	✓	
		i2c_multi_drive_and_distribution_solution_reference_design	APUG005	✓	✓	✓	✓	✓	✓	
		I2C_Slave_Upgrade_FPGA_FLASH_Reference_Design	APUG063	✓	✓	✓	✓	✓	✓	
		PH1A_LVDS_Source_Synchronization_Example_Design	APUG083					✓		
	MIPI	DSI TX:RGB to MIPI Video Mode	APUG007	✓	✓	✓	✓	✓	✓	
		MIPI DSI Video Host Example Design	APUG043	✓	✓	✓	✓	✓	✓	
		MIPI D-PHY Transmitter(TX)	APUG042	✓	✓	✓	✓	✓	✓	
		MIPI D-PHY Receiver(RX) Over Lvds	APUG074	✓	✓	✓	✓	✓	✓	
		MIPI D-PHY Receiver(RX) Over EF2 MIPIIO	APUG075	✓						
		MIPI D-PHY Receiver(RX) Over PH1A MIPIIO	APUG076					✓		
		SF1_MIPI_DSIRX_2_DSITX_Reference_Design	APUG085						✓	
	视频接口	audio_video_reception_of_hdmi_protocol_with_lvds_io	APUG034	✓	✓	✓	✓	✓	✓	
		HDMI1.4b Receiver V1.0	APUG087	✓	✓	✓	✓	✓	✓	✓
		HDMI2.0 Receiver V1.0	APUG088				✓	✓		✓
		HDMI1.4b Transmitter V1.0	APUG092	✓	✓	✓	✓	✓	✓	✓
		HDMI2.0 Transmitter V1.0	APUG093				✓	✓		✓
		V-By-One_60Hz应用参考设计	APUG064					✓		
		V-By-One 120Hz Bridge应用参考设计	APUG070					✓		
		3G-SDI IP应用参考设计	APUG030					✓		
	通信	PH1A100_PCl_e_EP_and_RC_quick_start_reference_design	APUG016				✓			
		PCl_e_block_DMA_reference_design	APUG033				✓	✓		
		SerDes_GUI_IP_quick_start_reference_design_using_TD5.0	APUG015				✓			
		SerDes_oversampling_reference_design	APUG019				✓	✓		
		Fast_Ethernet_over_SerDes_reference_design	APUG020				✓	✓		
		SerDes_dynamic_rate_change_reference_design	APUG037				✓	✓		
		Serdes_BurstDataRecovery_Design	APUG025				✓	✓		
		ASCOMM_64B66B	APUG052				✓	✓		
		PCl_e_and_other_protocol_SerDes_lanes_combination_reference_design	APUG053				✓	✓		
		JESD204B IP Demo	APUG036				✓	✓		
		CPRI IP_Demo	APUG047				✓	✓		
		PCl_e_native_to_AXI_Stream_bridge_reference_design	APUG032				✓			
		PH1A_series_PCl_e_EP_and_RC_quick_start_reference_design	APUG039					✓		
		design_guide_for_extending_SerDes_GUI_IP_data_rates	APUG040				✓	✓		
		SerDes_GUI_IP_quick_start_reference_design_using_TD5.5_and_above	APUG041				✓	✓		
		SerDes_dynamic_rate_change_between_GE_and_10GE	APUG045				✓	✓		
		PCl_e_SGDMA_Reference_Design	APUG069				✓	✓		
		Ascomm8B10B_reference_design_V1.0	APUG072				✓	✓		
		SRIO_reference_design_V1.0	APUG062				✓	✓		
PCl_e_native_to_AXI_Stream(RQ,RC,CQ,CC)_bridge_reference_design		APUG050					✓			
以太网	64B66B_64B67B_Gearbox	APUG056				✓	✓			
	GMII_and_RGMII_Interface_Conversion_Reference_Design	APUG014	✓	✓	✓	✓	✓	✓		
	UDP_Communication_Protocol_Reference_Design	APUG013			✓	✓	✓	✓		
	10_100_1000Mbps_Ethernet_reference_design	APUG008			✓	✓	✓	✓		
	Fast_Ethernet_PHY_Communication_Reference_Design	APUG031	✓	✓	✓	✓	✓	✓		
	应用SERDES IP实现100Mbps以太网	APUG020				✓	✓			
	10G_NET_REF_design_basedon_XGMAC_and_10GBASE-R	APUG044				✓	✓			
	10G_NET_REF_design_basedon_XGMAC_and_XAU1_or_RXAU1	APUG061				✓	✓			
	PCI IP参考设计	APUG060	✓	✓	✓	✓	✓	✓		
	CAN IP参考设计	APUG055	✓	✓	✓	✓	✓	✓		
	器件底层	ast_hardcore_loop_commucation_reference_design_for_ef2_family	APUG009	✓						
		PH1系列FPGA DSP参考设计用户手册	APUG057				✓	✓		
音视频	90_degree_video_inline_rotation_display_with_multi_resolution	APUG018	✓	✓	✓	✓	✓	✓		
	iis_encoder_and_decoder_reference_design	APUG035	✓	✓	✓	✓	✓	✓		
存储	DDR3 Memory Controller_Reference_Design	APUG051					✓			
	high_performance_sdram_read_write_reference_design	APUG011	✓	✓	✓	✓	✓	✓		
	sdram_read_write_with_local_bus_reference_design	APUG010	✓	✓	✓	✓	✓	✓		
密码安全	spi_flash_controller_read_write_reference_design	APUG003	✓	✓	✓	✓	✓	✓		
	encryption_fpga_application_business_with_regular_id_or_dna	APUG001	✓	✓	✓	✓	✓	✓		
嵌入式	EF2 MCU 串行配置	APUG012	✓							
	EF3LA0_I2C_HardCore_Configuration_Reference_Design	APUG066		✓						
	EF3LA0_SSPI_HardCore_Configuration_Reference_Design_V1.0	APUG067		✓						
	mcu_self_upgrade	APUG068	✓							
	RISCV_System_Demo 软核系统构建指南	APUG022		✓	✓	✓	✓	✓		
	RISC-V Softcore Firmware Development manual 软核指南	APUG023		✓	✓	✓	✓	✓		
SOC	DDR_DualAccess_1.1	APUG029					✓			
	DR1系列FPSoC_OpenAMP应用指南	APUG1201							✓	
	安路科技DR1系列Secure Boot应用指南	APUG1202							✓	
	DR1系列Multiboot及Fallback应用指南	APUG1203							✓	
	安路科技DR1系列ACP应用指南	APUG1204							✓	
	NPU参考设计文档	APUG1205							✓	
	DR1_Base_Reference_Design	APUG1208							✓	
	DR1_Baremetal_AMP	APUG1211							✓	
	DR1_Processor_System_BFM应用指南	APUG1213							✓	
	DR1M处理器系统ECC应用指南	APUG1214							✓	

SALPHOENIX® 1A系列评估板

PH1A60




- Micro SD扩展卡槽
- LED*8/轻触按键*4/拨码开关*1
- 2组用户扩展接口, 包括2对伪差分 and 11对LVDS接口, LVDS最高支持速率为1.25Gbps
- 1组全配置接口, 可扩展为GPIO
- 板载单端25MHz和差分100MHz晶振时钟源
- 128Mb串行FLASH 133MHz
- JTAG/UART

应用场景: IP 测试/功能验证

订购零件号
PH1A60GEG324_MINI_V2.0

PH1A90




- 2GB DDR3L X32 /1066Mbps
- 2*(4Lane+1Clk) MIPI RX接口, 单Lane
- 2.5Gbps
- FMC_HPC高速扩展接口
- 1路DIP2.54针排扩展接口
- HDMI OUT视频接口
- 数码管接口
- 1路RGMII千兆以太网接口
- JTAG/UART

应用场景: IP 测试/功能验证/配置验证

订购零件号
AP106_V1.0
PH1A90SBG484

PH1A180




- DDR3L X64 /1866Mbps
- PCIE Gen3 X4接口
- 2*(4Lane+1Clk) MIPI RX接口, 单Lane 2.5Gbps
- 2Bank/4Lane 1.2Gbps -12.5Gbps
- FMC_HPC高速扩展接口
- 1路DIP2.54针排扩展接口
- HDMI OUT视频接口
- 2路RGMII千兆以太网接口
- JTAG/UART/CAN

应用场景: IP 测试/功能验证

订购零件号
AP102_V2.0
PH1A180SFG676

PH1A400




- 2GB DDR3L X64 /1866Mbps
- PCIE Gen3 X4接口
- 2路SFP+ 12.5Gbps 接口
- FMC_HPC高速扩展接口
- 2路FEP 1.25Gbps LVDS高速扩展接口
- HDMI IN/OUT视频接口
- 2路RGMII千兆以太网接口
- JTAG/UART/SD

应用场景: IP 测试/功能验证/配置验证

订购零件号
AP104_V2.0
PH1A400SFG900

SALPHOENIX® 1P系列评估板


PH1P100



- TYPE-C UART、JTAG、FMC LPC高速IO扩展接口、PCIe 2.0 X4、RJ45 X2, HDMI
- 128Mbits NOR Flash
- DDR3L X2 (256Mb X16 X2, 1066Mbps)
- 板载时钟发生器芯片 X1, CEP用户扩展接口, RTC时钟, IIC EEPROM, Micro SD卡接口等

订购零件号
AP107_V2.0
PH1P100SBG676


PH1P100



- TYPE-C UART、JTAG、FMC LPC高速IO扩展接口、PCIe 2.0 X4、RJ45 X2, HDMI
- 128Mbits NOR Flash
- DDR3L X2 (256Mb X16 X2, 1066Mbps)
- 板载时钟发生器芯片 X1, CEP用户扩展接口, RTC时钟, IIC EEPROM, Micro SD卡接口等

订购零件号
AP108_V2.0
PH1P100SBG677


PH1P35



- TYPE-C UART、JTAG、RJ45 X2、CAN、MIPI CSI/DSI、
- 128Mbits NOR Flash
- CEP、FEP用户扩展接口, RTC时钟, IIC EEPROM, Micro SD卡接口等

订购零件号
AP111_V2.0
PH1P35MDG324

PH1P35




- TYPE-C UART、JTAG、RJ45 X2、CAN、MIPI CSI/DSI
- 128Mbits NOR Flash
- CEP、FEP用户扩展接口, RTC时钟, IIC EEPROM, Micro SD卡接口等；

订购零件号
AP112_V2.0
PH1P35MHG324

SALDRAGON® 系列评估板

DR1M90



订购零件号

AD101_V2.0


DR1M90GEG484

- 2GB DDR3L X32 /1866Mbps
- FMC_HPC高速扩展接口
- HDMI OUT视频接口

- 4路PL RGMII千兆以太网接口
- 1路PS RGMII千兆以太网接口
- JTAG/UART/SD

应用场景:IP 测试/功能验证/配置验证

DR1V90



订购零件号

AD102_V2.0


DR1V90GEG484

- 2GB DDR3L X32 /1866Mbps
- FMC_HPC高速扩展接口
- HDMI OUT视频接口

- 4路PL RGMII千兆以太网接口
- 1路PS RGMII千兆以太网接口
- JTAG/UART/SD

应用场景:IP 测试/功能验证/配置验证

DR1M90



订购零件号

AD103_V2.0


DR1M90MEG484

- 2GB DDR3L X32 /1866Mbps
- FMC_HPC高速扩展接口
- HDMI OUT视频接口
- 4路PL RGMII千兆以太网接口

- 1路PS RGMII千兆以太网接口
- JTAG/UART/SD
- MIPI-CSI/8lane

应用场景:IP 测试/功能验证/配置验证

DR1V90



订购零件号

AD104_V2.0


DR1V90MEG484

- 2GB DDR3L X32 /1866Mbps
- FMC_HPC高速扩展接口
- HDMI OUT视频接口
- 4路PL RGMII千兆以太网接口

- 1路PS RGMII千兆以太网接口
- JTAG/UART/SD
- MIPI-CSI/8lane

应用场景:IP 测试/功能验证/配置验证

SALEAGLE® 系列评估板




- Clcok_25MHz时钟
- TYPE_C供电接口
- POWER_LED指示灯
- JTAG调试口
- PROGN复位按键
- DONE_LED指示灯
- 4路按键
- 1路4位拨码开关
- 8bit_LED指示灯
- 2位七段数码显示管
- 用户扩展接口
- 16M-bit NOR FLASH
- Micro SD 卡
- 配置接口

应用场景:IP 测试/功能验证

订购零件号

EG4S20BG256_MINI_V2.0




- TYPE_C供电接口
- DIP2.54针排扩展接口(差分+单端)
- JTAG/UART
- 数码管/LED显示
- 轻触按键
- 1路4位拨码开关

应用场景:IP 测试/功能验证

订购零件号

EG4A20BG256_MINI_V2.0

SALELF® 系列评估板




- Clcok_25MHz时钟
- TYPE_C供电接口
- POWER_LED指示灯
- JTAG调试口
- PROGN复位按键
- DONE_LED指示灯
- 4路按键
- 1路4位拨码开关
- 8bit_LED指示灯
- 2位七段数码显示管
- 用户扩展接口
- Micro SD 卡
- 配置接口
- 4路ADC模数转换通道
- 内核SWD调试口

应用场景:IP 测试/功能验证

订购零件号

EF2L45BG256B_MINI_V2.0




- TYPE_C供电接口
- DIP2.54针排扩展接口(差分+单端)
- JTAG/UART
- 拨码开关
- Micro SD卡

应用场景:IP 测试/功能验证

订购零件号

EF2M45LG48B_MINI_V2.0




- LVDS和单端IO接口
- 配置接口
- 轻触按键和指示灯
- Type-C供电接口

应用场景:MIPI视频接口/功能验证/IP测试

订购零件号

EF3LA0CG484B_MINI_V2.0




- TYPE_C供电接口
- DIP2.54针排扩展接口(差分+单端)
- JTAG/UART
- 轻触按键
- 数码管/LED显示
- 1路4位拨码开关

应用场景:IP 测试/功能验证

订购零件号

EF3L90CG400B_MINI_V2.0

SALSWIFT® 系列评估板



- 2组 硬核MIPI-DSI接口,支持DSI标准Version 1.2
- 每组DSI支持4Lane,单Lane速率2.2Gbps,支持扩展至8lane
- 1组 软核 IO模拟MIPI接口,可配置为DSI或CSI接口
- IIC-OLED
- 硬核SPI接口—预留SPI接口,TFT_LCD屏调试接口
- JTAG/SD/Buzzer

应用场景:MIPI视频接口/功能验证/IP测试

订购零件号

SF102_V2.0

SF1S60CG121I


米联客系列评估板



订购零件号
MLK-S200-EG4D20

FPGA型号:EG4D20EG176


- 内置8M*16bits SDRAM (16MB)
- 16Mbits QSPI FLASH
- 开发板集成1路TF卡槽
- 开发板集成1路以太网接口;支持10/100/1000 Mbit/s
- 同时支持UART、HDMI、CEP、FEP、RS485等接口



订购零件号
MLK-S201-AP106

FPGA型号:PH1A90SBG484


- DDR3/DDR3L 128MB*16bit*2@1066Mbps
(2片共512MB,单片256MB) (数据带宽1066Mbps*32bit)
- 128Mbits QSPI FLASH
- 开发板集成1路以太网接口;支持10/100/1000 Mbit/s
- 同时支持UART、HDMI、CEP、FMC、RS485等接口



订购零件号
MLK-S202-AP102

FPGA型号:PH1A180SFG676

- DDR3/DDR3L 128MB*16bit*4@1600Mbps
(4片共1GB,单片256MB) (数据带宽1066Mbps*64bit)
- 256Mbits QSPI FLASH
- 开发板集成1路TF卡槽
- 开发板集成2路以太网接口;支持10/100/1000 Mbit/s
- 同时支持UART、HDMI、CEP、FMC、CAN/RS485等接口



订购零件号
MLK-S203-AP104

FPGA型号:PH1A400SFG900

- DDR3/DDR3L 256MB*16bit*4@1600Mbps
(4片共2GB,单片512MB) (数据带宽1600Mbps*64bit)
- 256Mbits QSPI FLASH
- 开发板集成1路TF卡槽
- 开发板集成2路以太网接口;支持10/100/1000 Mbit/s
- 同时支持UART、HDMI、CEP、FMC、FEP、PCIE3.0、SFP、SMA等接口


米联客系列评估板



订购零件号
核心板订购型号:MLK-CA03-PH1A90
底板订购型号:MLK-F201-CA03-PH1A90

FPGA型号:PH1A90SBG484


- 核心板集成2片DDR3,共512MB,单片256MB,数据带宽1066Mbps*32bit
- 核心板集成1片128Mbit FLASH, 用于固化程序, 存放数据
- 底板集成1路TF卡槽
- 底板集成2路以太网接口, 支持10/100/1000 Mbit/s
- 同时支持UART、HDMI、EEPROM/RTC、PCIE3.0、SFP、MIPI等接口



订购零件号
核心板订购型号:MLK-CK201-PH1A400
底板订购型号:MLK-H1-CK201-PH1A400

FPGA型号:PH1A400SFG900


- 核心板集成4片DDR3共2GB,单片512MB, 数据带宽1600Mbps*64bit
- 核心板集成1片256Mbit FLASH, 用于固化程序, 存放数据
- 底板集成1路TF卡槽
- 底板集成4路以太网接口, 支持10/100/1000 Mbit/s
- 同时支持UART、HDMI、FMC、EEPROM/RTC、SFP、PCIE3.0、SATA等接口



订购零件号
MLKPAI-FS01-DR1M90M/DR1V90M

DR1M90MEG484、DR1V90MEG484

- DDR3/DDR3L 256MB*16bit@1333Mbps(单片512MB) (数据带宽 1333Mbps*16bit)
- 256Mbits QSPI FLASH
- 开发板PS侧集成2路TF卡槽
- 开发板PS侧集成1路以太网接口;支持10/100/1000Mbit/s
- 开发板PS侧集成1路USB2.0接口
- 开发板集成1路USB串口, 内有PS和PL各一路
- 开发板PL侧集成1路HDMI输出1080P@60
- 开发板一路 MIPI-RX 接口@2*(4Lane+1CLK)@2.5Gbps
- 开发板I2C接口集成EEPROM和RTC
- 开发板两组GPIO共96/48对差分




订购零件号
核心板订购型号:MLK-CZ06-DR1M90G/DR1V90G
底板订购型号:MLK-L1-CZ06-DR1M90/DR1V90

FPGA型号:DR1M90GEG484、DR1V90GEG484

- 核心板集成2片DDR3共1GB, 单片512MB, 数据带宽1333Mbps*32bit
- 核心板集成1片FEMDRW008G-88A39 (8Gb)
- 核心板集成256Mbit FLASH, 用于固化程序, 存放数据
- 底板PS侧集成1路TF卡槽
- 底板PS侧集成1路以太网接口;底板PL侧集成4路以太网接口;支持10/100/1000 Mbit/s
- 同时支持USB、UART、HDMI、CEP、CAN/RS485、EEPROM/RTC等接口

米联客系列评估板



FPGA型号:DR1M90GEG484、DR1V90GEG484

- DDR3/DDR3L 256MB*16bit@1333Mbps(单片 512MB)(数据带宽 1333Mbps*16bit)
- 256Mbits QSPI FLASH
- 开发板PS侧集成2路TF卡槽
- 开发板PS侧集成1路以太网接口;支持10/100/1000Mbit/s
- 开发板PS侧集成1路USB2.0接口
- 开发板集成1路USB串口, 内有PS和PL各一路
- 开发板PL侧集成1路HDMI输出1080P@60
- 开发板一路 MIPI-RX 接口
- 开发板I2C接口集成EEPROM和RTC
- 开发板两组GPIO共96/48对差分

订购零件号

MLKPAI-FS03-DR1M90G/DR1V90G



FPGA型号:PH1A400SFG900

- DDR4 256MB*16bit*4@1866Mbps(2048MB 64bits 数据位宽)
- 256Mbits QSPI FLASH
- 底板集成 4 路以太网接口, 支持 10/100/1000 Mbit/s
- 同时支持UART、HDMI、FMC、EEPROM/RTC、PCIE3.0、SFP、SATA等接口

订购零件号

核心板名称:MLK-CK202-PH1A400
底板名称:MLK-H1-CK202-PH1A400



FPGA型号:PH1A180SFG676

- DDR3 1GB(单片512MB*2片), 数据带宽1066Mbps*32bit
- 256Mbits QSPI 型号为GD25Q256DYIGR
- 底板集成2路以太网接口;支持10/100/1000 Mbit/s
- 同时支持UART、CEP、CAN/RS485、EEPROM/RTC、HDMI、FMC、PCIE、MIPI等接口

订购零件号

核心板名称:MLK-CK203-PH1A180
底板名称:MLK-H10-CK203-PH1A180




FPGA型号:PH1A180SFG676

- DDR4 1GB(单片512MB*2片), 数据带宽1600Mbps*32bit
- 256Mbit QSPI, 型号为GD25Q256DYIGR
- 底板集成2路以太网接口;支持10/100/1000 Mbit/s
- 同时支持UART、CEP、CAN/RS485、EEPROM/RTC、HDMI、FMC、PCIE、MIPI等接口

订购零件号

核心板名称:MLK-CK204-PH1A180
底板名称:MLK-H10-CK204-PH1A180



FPGA型号:EG4D20EG176

- 内置8M*16Mbit DDR SDRAM
- 16Mbits QSPI FLASH, 型号为W25Q16DVSNIQ
- 开发板集成1路以太网接口;支持10/100/1000 Mbit/s
- 同时支持HDMI、CEP-GP10、EEPROM/RTC, 通过一个TYPEC实现板载JTAG、UART和开发板供电

订购零件号

核心板名称:MLKPAI-FC01-EG4D
底板名称:MLKPAI-F01

ANFPGA®-LINK在线下载器

上海安路提供的ANFPGA -LINK在线下载器, 一端通过USB2.0数据线计算机, 另一端通过2.54mm间距、10pin扁平线连接目标器件, 结合上海安路自主研发的TD软件, 有3种工作模式, 分别是:

- Download界面加载
- Device Chain级联加载
- ChipWatcher在线调试

在线下载器, 通过Vref提供参考电平, 与目标器件的电平保持一致, 在线下载器如下图所示:



订购零件号


AL-LINK-V3.0

ANFPGA®-LINK-PRO离线下载器

ANFPGA-LINK-PRO离线下载器是ANFPGA-LINK在线的增强版, 还有以下功能:

- 支持AL-LINK-V3.0所有功能
- 支持离线加载, 目标文件可存放在离线下载器, 配置时可脱离计算机
- 离线支持EF2系列器件位流加密

离线下载器, 通过Vref提供参考电平, 与目标器件的电平保持一致, 在线下载器如下图所示:



订购零件号

AL-LINK-PRO-V3.0

ANFPGA®-LINK-FT 在线下载器




上海安路提供的ANFPGA-LINK-FT调试器是ANFPGA-LINK调试器的增强版。在支持传统FPGA与FPSoC PL端码流、下载、Device Chain级联和ChipWatcher波形抓取的同时，亦支持以下功能：

- 安路 FPSoC 系列的处理器系统端程序下载
- 处理器系统的交互式调试
- USB 串口功能，支持软 / 硬处理器系统的串口调试和信息交互
- 远程服务主机连接本机调试应用

订购零件号
AL-LINK-FT-V1.0

TangDynasty®(TD)软件是安路科技自主研发的FPGA集成开发环境，支持业界标准的设计输入，包含完整的电路优化流程，具有丰富的分析与调试工具，并提供良好的第三方设计验证工具接口，为所有基于安路科技FPGA产品的应用设计提供有力支持。TD软件一直秉持着内外兼修的理念，内部核心算法引擎坚持自主研发，为安路FPGA结构量身打造；外部交互界面则以简洁可靠，操作便捷为基本设计原则，力争为所有用户提供最好的亲和度。



特点

- 一切从用户角度出发：界面简洁、行为智能、运行高效
- 支持Windows、Linux操作系统
- 支持Verilog、VHDL、SystemVerilog及混合输入
- 支持使用TCL脚本运行Flow，可减少用户界面操作
- 时序约束工具：支持标准SDC，完善的时序报告、时钟交互报告、时钟树报告
- 物理约束工具：支持IO与单元位置指定，以及多种区域约束模式
- IP工具：完善的内置基础IP、支持用户自定义IP
- 下载工具：支持JTAG级联，生产SVF、AJE文件，便于MCU模拟JTAG完成加载
- 调试工具：支持在线逻辑分析与信号抓取，RAM数据实时读写，以及内部信号引至IO读取

FutureDynasty®(FD)软件是安路科技自主开发的FPSoC®集成开发环境,目前已支持Softcore、SF1、DR1、PH1P35等多种平台的项目创建,用户可根据FD提供的模板,无须配置项目参数,快速创建相应的工程,实现ARM、RISC-V 工程的编译与调试。



特点

- 支持C/C++嵌入式软件开发
- 支持ARM、RISC-V两种架构设计
- 支持多种平台及配套模板
- 支持OpenOCD + GDB和QEMU调试系统
- 支持自动化配置编译选项和调试选项

芯无止境 超越未见

- 先进可编程逻辑技术探索者 -