



上海安路信息科技股份有限公司
SHANGHAI ANLOGIC INFOTECH CO., LTD.

FAE 培训

I/O特性、加载、Flash操作

◆ I/O特性

◆ 加载

◆ Flash操作

IO特性 - Pull Type & PCI Clamp配置

◆ Pull Type通常有几个配置项


- Pull Up: 弱上拉
- Pull Down: 弱下拉
- None: 无上、下拉
- Keeper: Bus Hold, 弱电流自保持

◆ PCI Clamp

- ON: 使能PCI Clamp
- OFF: 关闭PCI Clamp

◆ 备注:

- FPGA位流生效后, Pull Type只能工作在其中一个配置, 不能动态调整
- FPGA位流生效后, PCI Clamp=ON /OFF, 不能动态调整
- Pull Type、PCI Clamp选项可分别配置, 同时生效
- 不是所有的IO都具备这几个选项, 要看Datasheet和IO使用指南文档



I/O特性 - Pull Type等效电阻

◆ I/O内部的上下拉不是真实的电阻，是通过电流源来模拟的。电流源的范围是35uA~250uA，典型值为100uA。

◆ 上、下拉的等效电阻的阻值可以用V/I换算得到

- 例如VCCIO=3.3V、使能内部上拉、外部10KΩ下拉，管脚电压=1.2V
- 电流源压差：3.3-1.2=2.1V
- 计算电流源的电流：1.2V/10K=120uA
- 计算内部上拉阻值：2.1V/120uA=17.2KΩ

◆ 外部下拉电阻的阻值选择，必须<VIL或者>VIH

- 选择外部下拉阻值要注意和内部上拉的分压，确保是有效的低电平，例如LVCMOS33 VIL<0.8V

✗ 比如外部下拉电阻10KΩ，计算PAD得到的分压范围，其最大值2.5V>VIL(0.8V)，不可靠

- 最大：250uA*10KΩ=2.5V，最小：35uA*10KΩ=0.35V

✓ 比如外部下拉电阻1KΩ，计算PAD得到的分压范围，其最大值0.25V<VIL(0.8V)，可靠

- 最大：250uA*1KΩ=0.25V，最小：35uA*1KΩ=0.035V

◆ 备注：外部上拉、内部下拉的计算方法类似。有强驱的情况下，一般不考虑上下拉分压。




表 3-1- 15 ELF2 器件 IOBE 单端 I/O

标准	V _{IL} (V)		V _{IH} (V)	
	最小	最大	最小	最大
LVTTL33/ LVCMOS33	-0.3	0.8	1.9	V _{CCIO} +0.3

I/O特性 - PCI Clamp使用

- ◆ 每个PCI信号的特性阻抗为60~100欧姆，负载电容不得超过10pf，IC的IO Pad应能够承受-3.5V的下冲和+7.1V的信号过冲。FPGA IO的PCI Clamp用来吸收信号过冲，防止损坏芯片。
- ◆ 芯片断电以及加载成功前，PCI Clamp处于关闭。
- ◆ 在线重新加载也会有PCI Clamp先关闭再打开过程。
- ◆ 内部PCI Clamp只有在芯片加载成功后才打开，加载成功前不能输入5V信号。如果在芯片启动前即有5V输入，则需要在外部增加一个二极管。
- ◆ FPGA器件单独掉电过程中，如果IO有高电平输入，会通过PCI Clamp串到VCCIO，导致VCCIO不能掉到0V，这种情况下需要关闭PCI Clamp。
- ◆ PCI Clamp使用建议
 - PCI接口应用需要使能
 - FPGA单独掉电时IO仍有输入信号，这些IO的PCI Clamp需要关闭
 - PCI Clamp长期导通电流需要小于10mA




图 2-8- 6 5V 输入驱动 ELF2 器件

IO特性 - EF2/EF3 IOBB & IOBE


- ◆ 安路EF2器件的IO有两种类型IOBB、IOBE
- ◆ 安路EF3L15、EF3L45器件的IO有两种类型IOBB、IOBE
- ◆ IOBB是基本型，IOBE是增强型
- ◆ 备注：
 - IOBB 管脚的驱动电流是不可调的，如果做输出为了避免信号过冲，建议靠近FPGA的管脚串接33Ω电阻，阻值可根据实际情况调整
 - IOBE 管脚的驱动电流、SlewRate是可调的
 - EF3L90、EF3L40的IO都是IOBE类型
 - EG4的IO都是IOBE类型，In/Out Delay范围更大一些

	EF2/EF3 IOBB	EF2/EF3 IOBE
单端I/O	支持	支持
差分I/O输入	支持，无匹配电阻	支持，有匹配电阻
差分I/O输出	伪差分	真、伪差分
输出驱动能力	不可调	可调
Slew Rate	不可调	可调
Pull Type	支持	支持
PCI Clamp	无	有
Hysteresis	无	有
OverDriven	有	无
In Delay (ns)	0.336~0.671	0.322~1.209
Out Delay (ns)	-	0.069~0.279

I/O特性 - 常见的差分电平


◆ 常见的差分电平有LVDS、LVPECL、CML

- 从驱动模式来讲：三者都输入电流驱动，适用于高速应用
- 从耦合方式来讲：三种电平都支持DC耦合或AC耦合
- 从功耗上来讲：LVDS的摆幅只有350mV, 因此其功耗最小，CML与LVPECL摆幅较大，CML略低于LVPECL
- 从工作速率将：CML与LVPECL逻辑翻转快支持极高速率 (>10Gbps)，LVDS无法支持极高速率 (<2Gbps)
- 从端接模式来讲：CML输出直接可以互联，LVDS需要在输入端接100欧电阻，LVPECL外围电路最复杂
- 从标准规范来讲：只有 LVDS电平在国际上有统一的标准。



◆ 差分电平的主要参数

- V_{ocm} (共模电压) = $(V_p + V_n) / 2$
- V_{o_se} (单端摆幅) = $|V_p - V_n|$
 - 单端探头测出的摆幅数值
- V_{o_diff} (差分摆幅) = $2 * |V_p - V_n|$
 - 差分探头测出的摆幅数值
- V_{icm} : 输入的共模电压范围
- V_{i_se} 、 V_{i_diff} : 输入信号的摆幅范围




I/O特性 - 差分I/O

- ◆ EF2、EF3、EG4的I/O分为真差分、伪差分两种类型

	接收			发送		
	支持	外部电阻	速率	支持	外部电阻	速率
真差分	Yes	No	400MHz	Yes	No	400MHz
伪差分	Yes	Yes	400MHz	Yes	3电阻	166MHz

- ◆ 备注

- I/O的真、伪差分的分布和竞品不完全一致
- 安路FPGA内部匹配100 Ω ，单端摆幅 $|V_p-V_n|$ 不能大于500mV，否则需要使用外部电阻匹配
- 不同标准的差分电平，一般不能DC耦合直连。
- 差分电平的对接，主要考虑耦合、匹配、共模电压、摆幅等



I/O特性 - I/O在各个阶段的状态

- ◆ 芯片上电到加载完成，分为几个阶段，不是每个阶段的I/O状态都受控
- ◆ 如果客户的应用需求是，芯片上电到加载完成，I/O都需要维持低电平，而三态+上拉的状态可能会导致PAD出现高电平脉冲。
- ◆ 备注：
 - HSWAPEN只能控制加载过程中的I/O是否上拉。除了普通I/O，还有少部分配置功能I/O，其具体状态需要查看《硬件设计指南》文档
 - 如果部分I/O需要在整个阶段维持确定电平，建议外部增加上拉、或下拉电阻
 - 竞品X02、X03的上电到加载完成，I/O是三态+下拉，和安路器件不一致

表 2- 2 EF2 系列 FPGA Configuration Pin Termination

		芯片上电完成后程序加载前	加载中	加载完成后用户模式
EF2 & EF3L15/45	普通IO (HSWAPEN=0)	三态	三态+上拉	用户配置
	普通IO (HSWAPEN=1)	三态	三态	用户配置
EF3L40/90	普通IO (HSWAPEN=0)	三态+上拉	三态+上拉	用户配置
	普通IO (HSWAPEN=1)	三态+上拉	三态	用户配置
EG4	普通IO (HSWAPEN=0)	三态	三态+上拉	用户配置
	普通IO (HSWAPEN=1)	三态	三态	用户配置

Pin	配置成功前		配置成功后
	HSWAPEN=0(enable)	HSWAPEN=1(disable)	
PROGRAMN	Pull-up to Vccio	Pull-up to Vccio	软件 ProgPin 设置
INITN	Pull-up to Vccio	Pull-up to Vccio	软件 InitPin 设置
DONE	Pull-up to Vccio	Pull-up to Vccio	软件 DonePin 设置
SCLK	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
CSN	Pull-down to Gnd	Pull-down to Gnd	User I/O
TMS TCK TDO TDI JTAGEN	Pull-up to Vccio	Pull-up to Vccio	软件 JtagPin 设置
D[7:2]	Pull-up to Vccio	Pull-up to Vccio	User I/O
D[1]	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
D[0]/DIN	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
CSON/DOUT	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
Others	Pull-up to Vccio	High-Z	User I/O

I0特性 - EG4加载过程I0不可控

- ◆ EG4器件上电不可控问题的根源在于有一些I0 的输出控制不受GOE 的控制，这造成EG4 在使用这些I0 时，在配置阶段输出不可控的（输出强0、强1）问题。

- 下图左侧为正常I0 输出示意图，在配置阶段goe=0, 输出被阻止。
- 下图右侧为不可控I0，在配置阶段不受goe控制，在电路搭建过程中有可能产生输出。
- ts 的控制逻辑直接来自fabric，和用户的设计相关。

- ◆ TD4.6.5.23347 及之后版本已解决这个问题。

- 将可能会出现问题的管脚在I0 constraints 中将PackReg 设置为LIMITED
- 设置完成后还需要将auto_clear_en 的状态设置为1 （disable）




图 1-1 正确 I0 输出示意图




图 1-2 N9 类似 I0 输出示意图

EG4X20BG256（18 I0s）、EG4A20BG256（16 I0s）

EG4X20BG256	EG4A20BG256
M15	L7
M16	M6
L12	P1
K15	P2
P16	C14
L13	G5
K1	A5
R15	A13
L14	C6
T13	F7
L16	A7
L1	A3
T6	B4
P11	A4
L10	D6
M10	D5
N9	
P9	

I/O特性 - 全局时钟GCLK管脚


- ◆ EF2、EF3、EG4系列器件内部有16条全局时钟网络
 - 管脚名称包含“GCLK”的 I/O有专用路径进入全局时钟网络
 - EG4X 的 GCLKIO (T/R/B/L) 的同一侧的0/4, 1/5, 2/6, 3/7编号。即0和4只用其中一个, 1和5只用其中一个, 2和6只用其中一个, 3和7只用其中一个。
 - EF2、EF3器件的 GCLKIO (B) 的同一侧的0/4, 1/5编号不要同时使用。即0和4只用其中一个, 1和5只用其中一个。

- ◆ 系统主时钟、数据接口的随路时钟, 建议连接到GCLK, 有下列优点

- 专用时钟路径, 延时路径短且不会随意变动
- 时钟在FPGA内部的抖动会更小
- 时钟信号的占空比有保证



- ◆ 备注

- 如果工程里时钟超过16条, 这种情况下不是所有的GCLK I/O都一定能进入全局时钟网络。
- GCLK I/O仅适用于信号直接进入全局时钟网络, 而输出时钟时使用普通I/O即可。



IO特性 - PROGRAM & JTAG使用

- ◆ PROGRAMN、INITN、DONE需要外部上拉，这几个管脚复用为GPIO可能导致加载等问题。
 - 如果复用为GPIO，不建议作为输入，但是可以作为输出管脚使用同时外部上拉。
- ◆ JTAG_EN, TDI, TDO, TMS要求通过10K电阻上拉，TCK使用10K下拉，不接下载线也能保证有确定电平，浮空状态容易引入干扰。
- ◆ TDI, TDO, TMS, TCK, JTAGEN可复用为GPIO：
 - 当TDI, TDO, TMS, TCK配置为GPIO时，JTAGEN需要配置为专用IO。JTAGEN=1可以将TDI, TDO, TMS, TCK强制切换为JTAG IO。



IO特性 - 静电防护 & 热插拔

◆ ESD静电防护

- 静电会产生正向、反向的瞬时过冲，ESD电路起到钳位分流作用，并保护后级电路
- PLD器件的ESD能力普遍不强，对外接口如果需要增强ESD防护能力，需要外部增加ESD保护电路，或者用ESD能力强的Buffer隔离
- ESD电路会有寄生电容，寄生电容会影响电平的上升和下降速度

◆ 支持热插拔，FPGA器件的IO设计必须满足以下要求：

- 器件在加电以前可以被驱动，并且不能对器件本身造成损害。
- 在加电以前及上电加载的过程中IO漏电流小（FPGA器件的热插拔参数是DC电流小于1mA），不会拉低其它信号，必须始终保持系统的正常运行。
- 外部输入到器件I/O管脚的信号不能通过器件的内部通道对器件的VCCIO和VCCINT电源产生激励。

◆ 通常FPGA的本身功能不会受系统加电顺序的影响，FPGA片上热插拔特征可以用来缓解多电压系统设计中上、下电的顺序问题。热插拔使用注意事项：

- 不是所有IO都支持热插拔，具体要参考Datasheet热插拔部分
- 相关IO的PCI Clamp、Pull Up要关闭，防止掉掉电过程外部信号串到VCCIO

VESDHB	人体模型静电放电电压		±1500	V
VESDCM	机器模型静电放电电压		±500	V


表 3-1- 10 热插拔规格

Symbol	参 数	最 大	单 位
I _{IOFIN(DC)}	DC电流，每个I/O	1	mA
I _{IOFIN(AC)}	AC电流，每个I/O	8'	mA

1. 信号上升时间等于或大于 10μs。

I/O特性 - 多电压输入

- ◆ EF2、EF3 器件I/O 支持在3.3V 或者2.5V VCCIO BANK 输入1.0V/1.8V
 - 外置Vref 参考电平输入（高电平为1.0V 时参考电平为0.5V，高电平为1.8V时参考电平为0.9V）
 - 任何一个Bank 都可以设置参考电平，输入的参考电平只对该Bank 有效。
 - 一个Bank可以同时设置两个参考电平。
 - Vref 电平不可超过bank 电压的一半；激励信号应该大于等于Vref 电平的两倍。
- ◆ 备注：多电压支持仅针对输入。如果输出需要多电压，可以用高阻+外部上拉到（1.0V/1.8V或其它电压）的方式



Name	Direction	Bank	Location	I/OStandard	DriveStrength	PullType	PreEmphasis	DiffRdyn	SlewRate	DiffResistor	PCIClamp	H ^
5 ref_voltage	input	bank3	V1	VREF1_DRIVE	NA	NONE	NA	NA	NA	NA	NA	NA
6 rst_n	input	bank1	L19	LVCN0525(d...	NA	PULLUP	NA	NA	NA	NA	OFF	OFF
7 test_signal	input	bank3	V2	LVCN0518V33	NA	NONE	NA	NA	NA	NA	NA	NA

```
set_pin_assignment { ref_voltage } { LOCATION = V1; IOSTANDARD = VREF2_DRIVER; }  
set_pin_assignment { test_signal } { LOCATION = V2; IOSTANDARD = LVCN0518V33; VREF = VREF2; }
```

IO特性 - StateHoldIO

◆ StateHoldIO特性



- 普通升级并立刻刷新的模式，IO会有三态过程，不能保持原有的IO输出电平，可能会对系统其它电路产生影响。StateHoldIO的目标是写入新逻辑位流以及到新逻辑运行的整个过程中，IO保持原先的运行状态，输出电平不会发生变化，达到无缝升级。

◆ StateHoldIO的实现方式

- 通过JTAG后台模式将bit位流写入Flash，此过程FPGA保持运行状态，IO不会发生变化
- 通过JTAG直接将bit位流写入SRAM。生成的SVF的界面必须勾选“State hold IO”，将包含RSDR指令，先锁定所有输出IO的电平，然后再写SRAM
- 运行步骤2同时生成的*_bypass.svf文件，输出IO释放给内部逻辑控制

◆ 备注：

- StateHoldIO特性目前只能通过JTAG接口实现
- 早期的TD软件不支持此特性，需要更新版本，目前DL1.5可以支持
- 客户嵌入式JTAG升级代码需要使用AJE



I/O特性 - 其它注意事项

- ◆ 和竞品做兼容设计，Bank和I/O的分配可能不完全一致，注意看兼容设计指南和管脚比对文件
- ◆ 外部电路的下拉电阻阻值建议选用1K Ω
- ◆ I/O端口不能直接接地或者VCCIO，如有此类连接，中间需要串接电阻
- ◆ 部分管脚不支持热插拔，需要查看Datasheet热插拔部分
- ◆ I/O需要满足SSO要求，详见“FPGA SSO 限制规则说明”
- ◆ 差分I/O，接入单端时钟，差分I/O的另一端不能低于-0.3V的过冲
- ◆ I/O高电平信号早于VCCIO，会导致EF2、EF3、EG4内部上拉打开（与用户配置无关）。下列场景需要注意：
 - ADC输入通道，FPGA内部上拉会影响电压检测结果。解决方法是外部接1K下拉电阻
 - 数字输入信号，通过外部下拉到低电平，下拉电阻要接1K下拉电阻，不能用10K下拉

加载 - 加载模式

◆ FPGA加载模式

- EF2、EF3由Flash的位流（TD软件参数）来配置，绝大部分情况选择MSPI模式（从内部Flash加载）
- EG4、PH1由专用MSEL管脚（外部上下拉）来配置，常用模式有：MSPI、从动串行、从动并行
- 不管选择哪种加载模式，JTAG口都可以用来加载FPGA，一般建议板上预留JTAG插座，支持JTAG菊花链

◆ FPGA启动加载的方式

- 上电触发POR
- Programn管脚输入低脉冲
- JTAG输入Refresh指令
- FPGA逻辑代码调用Multi-Boot原语，给rebootn端口送入低电平

◆ FPGA加载成功的判断方式



- Done管脚拉高
- 通过FPGA内部逻辑是否在工作来判断，比如读写一个寄存器

表 1 EG4X 配置模式及引脚

配置模式						
配置引脚名	类型	SS	SP	MSP I	MP	JTAG
		从动串行 Slave serial	从动并行 Slave Parallel	标准 SPI	主动并行 Master Parallel (X8)	
				Master SPI Standard		
M[1:0]	复用	11	10	01	00	XX

◆ MSPI主动串行外设接口模式

- 位流存储于SPI接口Flash内
- FPGA工作在主模式，主动从Flash内读取位流
- EG4、PH1器件需要外挂Flash芯片，通过专用管脚配置为MSPI模式
- EF2、EF3合封Flash Die，合封的Flash容量都能够保存两个位流。加载模式的配置参数保存在Flash起始部分。



加载 - MSPI模式加载速度

◆ MSPI加载速度可调整参数及其计算公式

- MSPIx1、 MSPIx2、 MSPIx4
- EF2、EF3器件MCLK可选频率：2.5~24MHz
- EG4器件MCLK可选频率：2.5~16MHz
- 计算加载时间公式：加载时间 = 位流长度/时钟频率/加载位宽

◆ 备注

- MCLK是由FPGA内部OSC分频得到，配置的MCLK也跟随OSC的频率偏差，EF2、EF3、EG4器件的OSC频率偏差为30%，即加载时间也会有30%的偏差。
- 早期的TD软件的频率可选范围大，为了批量的可靠性，最高的几个频率选项已禁用

表 1 Flash 加载时间测试

位流长度 (Kbit)	时钟频率 (M)	加载位宽	实测加载时间 (ms)	计算加载时间 (ms)
159*8	2.5	4	126.8	127.2
159*8	2.5	2	250.8	254.4
159*8	2.5	1	498.8	508.8

Option	Description	Selection
1 hswapen	io pull up in configuration flow (enableio weak pull up;disableio tri-state)	enable
2 boot_mode	configuration modes selection	mbspix4
		mp
		mbspix1
		mbspix2
		mbspix4
		sp
		ss

	Option	Description	Selection
1	mdk_freq_div	mdk frequency divider	24MHz
2	active_done	force done pin high when override done	2.5MHz
			5MHz
3	cascade_mode	chip cascade	7.5MHz
			10MHz
4	security	disable sram read back	12MHz
			14.5MHz
5	persist_bit	configuration port persistence bit	16MHz
			24MHz
6	stateholdio	ghighb is active in auto_clear	

加载 - Dual Boot、Multi Boot

◆ Dual Boot特性

- 需要在MSPI模式下工作，MSPI模式自动包含Dual Boot特性
- SPI Flash存储两份位流，分别存储到Primary、Golden区域
- Primary区域的起始地址固定为：0x000000
- Golden区域的起始地址
 - ✓ 由指针向量决定，指针向量的保存地址是固定的，例如EF2为0x040000
 - ✓ 指针指向的地址理论上可以调整，但建议用TD软件生成的默认值，不要调整。EF2默认指向地址0x041000
- Dual Boot工作流程是，先尝试加载Primary位流，失败会跳转尝试Golden位流，Golden位流失败会继续尝试Primary位流，循环操作。如果一直未找到合法位流，Initn管脚可观察到连续的脉冲。
- Dual Boot功能用来提高在线加载的可靠性。一般Golden区域预先烧入，在线升级过程不再擦写。
- 加载成功后，逻辑代码本身无法直接判断自身是从哪个区域加载的。

◆ Multi Boot特性

- 需要在MSPI模式下工作，调用MBOOT原语
- 由用户逻辑代码控制，自定义重新加载时刻以及加载位流的地址（bitstream的实际存储地址）
- ADDR_SOURCE_SEL、STATIC_ADDR、dynamic_addr三个参数用来调整加载起始地址。
- rebootn：重启控制信号，低有效。低电平至少要维持2500ns。如果multi boot加载失败，FPGA会挂死，不会自动去从Primary区域加载。

Dual boot flash map	
0x000000	Primary bitstream
.....	
0x040000	Golden address
.....	
0x041000	Golden bitstream
.....	

图 1 ELF2 Dual Boot SPI Flash 的数据空间分配

```
EF2_LOGIC_MBOOT #(  
    .ADDR_SOURCE_SEL    ( "STATIC"    ),  
    .STATIC_ADDR        ( 8'b00000000 ) )  
MBOOT_inst (  
    .rebootn            ( reboot_n    ),  
    .dynamic_addr       ( addr        )  
);
```

加载 - 从动串行

◆ 从动串行（SS）单芯片模式

- FPGA 作为从器件，接收位流数据
- 通过SCLK、DIN送入数据，SCLK上升沿采样
- bin文件，每个字节高位开始往外串行送数据，rbf文件，每个字节低位开始往外串行送数据
- 配置过程出错，FPGA 会将INITN 信号拉低，表示加载失败
- Done拉高表示配置完成





图 1 从动串行配置时序

◆ 从动串行（SS）级联模式

- 多个位流文件分别读取发送，也可以合并为一个文件连续发送
- 文件切换之间Programm、SCLK的状态保持不变

◆ 备注

- 不同器件Programm低电平脉宽（ $T_{program_b}$ ）会有差异，脉宽不够可能加载失败
- 不同器件的初始化时间（ T_{init_b} ）会有差异，Init拉高后才能写数据
- 注意写入数据的建立保持时间（ T_{dsu} 、 T_{dh} ）



加载 - 从动并行

◆ 从动并行（SP）模式

- FPGA 作为从器件，接收位流数据
- 通过SCLK、DIN[7:0]送入数据，SCLK上升沿采样
- 片选CSN: 0允许写入数据，1禁止写入数据
- bin文件按字节发送，连接到DIN[7:0]，rbf文件每个字节的bit顺序需要颠倒一下
- 配置过程出错，FPGA 会将INITN 信号拉低，表示加载失败
- Done拉高表示配置完成





图 9 从动并行配置时序

◆ 从动并行（SP）级联模式

- 多个位流文件分别读取发送，也可以合并为一个文件连续发送，CSI、CSO串接实现级联，文件切换之间Programm、SCLK的状态保持不变
- 多个文件分别读取单独发送，主机出多个片选（CS），分别接到CSI
- 多颗FPGA加载过程中Programm、SCLK的状态保持不变

◆ 备注

- 不同器件Programm低电平脉宽（ $T_{program_b}$ ）会有差异，脉宽不够可能加载失败
- 不同器件的初始化时间（ T_{init_b} ）会有差异，Init拉高后才能写数据
- 注意写入数据的建立保持时间（ T_{dsu} 、 T_{dh} ）



加载 - 加载失败的几个原因

◆ MSPI模式

- 用JTAG回读Flash内容，与原始的bin文件做比较，位流不能有任何bit的错误。
- 检查电源、Programn、Initn、Done等配置管脚。
- 降低MCLK频率，老TD版本的最大频率有风险。

◆ 从串、从并模式

- Programn变高后，需要等待Initn变高后才能开始写入位流数据，否则会加载失败
- Done变高后，还需继续送入SCLK时钟，直至唤醒状态机走完。Bin文件结尾包含一些Dummy字节，如果加载失败，可以尝试继续增加一些SCLK数量。
- 注意CCLK和DI的建立保持时间，以及从串、从并的bit位序
- 加载过程电源有跌落，可能是电源供电能力不足
- Programn、MSEL模式配置等管脚处于中间电平或者有毛刺，导致加载失败
- 加载相关时钟信号包括JTAG加载的TCK，从串、从并加载的SCLK等，要求这些信号边沿单调无回沟，从20%~80%小于10ns，建议在时钟源端串接一个33欧电阻，用于调整阻抗匹配，提高信号质量。
- 监测Initn管脚
 - 不跟随Programn变高，检查芯片的各个供电电源。电源正常的话芯片可能已损坏。
 - 跟随Programn变高后，不再变低，但FPGA未正常工作。可能是需要继续送入SCLK。
 - 跟随Programn变高后，再次拉低的时刻固定。写入数据是否在Initn拉高以前？bit位序是否正确？MSEL模式配置是否正确？
 - 跟随Programn变高后，再次拉低的时刻不固定。检查电源是否有跌落或者纹波大？Programn是否毛刺？TCK、SCLK信号质量？数据信号质量、时序，从并模式的RW、CS？

- ◆ 从动串行（SP）、从动并行模式，主设备CPU获取新bit位流后，直接重新加载FPGA
- ◆ EG4器件MSPI模式外接Flash
 - 主设备CPU获取新bit位流后，直接访问SPI接口更新Flash，不经由FPGA
 - 通过JTAG接口操作SPI Flash，执行SVF/AJE文件
 - 通过FPGA逻辑代码操作SPI Flash，可通过桥接逻辑提供Uart、SPI、I2C、LocalBus、Ethernet等接口
- ◆ EF2、EF3器件MSPI模式内置SPI Flash、
 - 通过JTAG接口操作SPI Flash，执行SVF/AJE文件
 - 通过FPGA逻辑代码操作SPI Flash，可通过桥接逻辑提供Uart、SPI、I2C、LocalBus等接口
- ◆ 备注：Flash编程需要先擦除再写入。如果经由FPGA逻辑升级，需要考虑更新流程被意外打断、或写入错误数据的可能性，这种情况下要借用Dual Boot特性，Primary区域位流不完整还可以从Golden区域启动，保证还有逻辑连接用于再次升级。

加载 - SVF、AJE文件

- ◆ SVF (Serial Vector Format) 成为 IEEE1149.1 边界扫描编程及测试事实上的业界标准语言。

如今，所有的可编程器件供应商都为自己提供的器件生成 SVF 文件，用于对器件进行测试、编程等。SVF文件可以看作是用文本描述的JTAG指令集合，不同的SVF实现不同的功能。

- 通过Device Chain工具，输入bit文件，输出SVF文件
- SVF文件可支持JTAG菊花链

- ◆ AJE (Anlogic JTAG Embedded)，可以看作是二进制描述的JTAG指令集合，由SVF文件生成，和SVF文件原有的JTAG指令相同。原因及优点

- 描述的JTAG指令内容不变但是文件尺寸变小，减小CPU系统的空间占用
- 二进制数便于CPU处理，提高执行效率
- 提供文件转换工具：svf2aje.exe
- 提供CPU侧的参考代码，实现模拟JTAG接口、执行aje文件的功能

- ◆ TDE，和AJE文件类似，但CPU的处理代码有差异。和Lattice VME文件格式兼容，新项目不推荐。

- ◆ AJE、TDE调试注意事项：

- 可以先尝试Check_Device这个最简洁的SVF文件，如果能正常执行，说明基本功能正确。
- Flash操作需要等待，如果延时过短会导致加载失败，需要校准CPU代码的延时函数。

```
1 // Created using Anlogic Software, 5.6.49671
2 // Date: 2022/ 5/23 20:37
3 // Architecture: ef3_9
4
5 TRST OFF;
6 ENDIR IDLE;
7 ENDDR IDLE;
8 STATE RESET;
9 STATE IDLE;
10 FREQUENCY 1E6 HZ ;
11 TDR 0 ;
12 TIR 0 ;
13 HDR 0 ;
14 HIR 0 ;
15 //Disable Dual boot loop.
16 SIR 8 TDI (80) ;
17 SDR 64 TDI (008000000000000a5) ;
18 RUNTEST 200 TCK ;
19 //Loading device with 'bypass' instruction.
20 SIR 8 TDI (ff) ;
21 SIR 8 TDI (ff) ;
```



00000000	61 C5 B5 41 4C 5F 5F 5F	aÄpAL__
00000008	31 2E 30 F2 62 A8 10 56	1.0òb".V
00000010	01 5E 10 01 03 5E 10 05	.^...^..
00000018	01 5E 10 06 01 5E 10 04	.^...^..
00000020	00 5E 10 04 01 5E 20 07	.^...^ .
00000028	C0 84 3D 5E 10 09 00 5E	À_="^...^
00000030	10 0A 00 5E 10 0B 00 5E	...^...^
00000038	10 0C 00 5E 28 0E 08 0F	...^ {...
00000040	01 17 5E 60 0D 40 0F A5	..^`.0.¥
00000048	00 00 00 00 00 01 00 17	
00000050	5E 28 04 01 14 D2 01 5E	^ {...0.^

Flash - 读写内部Flash



上海安路信息科技股份有限公司
SHANGHAI ANLOGIC INFOTECH CO., LTD.

- ◆ EF2、EF3器件支持用户代码访问内置Flash，满足下面两个条件：
 - ✓ 调用EF2_PHY_INTFLASH、EF3_PHY_INTFLASH原语，引出Flash的SPI接口到用户逻辑
 - ✓ TD软件同时需要将Propertis->Control Option里面将persist_bit设置为0
- ◆ 安路提供了多种用户逻辑访问Flash的参考设计。参考这些代码，可实现非JTAG模式的在线升级，或者用Flash的剩余空间保存自定义数据。
 - ✓ Uart_2_Flash
 - ✓ SPI_2_Flash
 - ✓ IIC_2_Flash
- ◆ 注意事项：
 - 用户也可参考Flash的数据手册，自行编写SPI接口逻辑来完成Flash的读写操作
 - 用户代码访问内置Flash需要注意访问地址，不能破坏已有的bit位流数据。
 - persist_bit设置为0，通过JTAG编程不能选择bg_mode。

```
module EF2_PHY_INTFLASH (  
    mosi_io0,  
    miso_io1,  
    wp_n_io2,  
    hold_n_io3,  
    cclk,  
    cs_n  
);  
  
inout mosi_io0;    //PT6D  
inout miso_io1;    //PT23B  
inout wp_n_io2;    //PT20D  
inout hold_n_io3;  //PT9D  
input  cclk;        //PT9B  
input  cs_n;        //PT11D  
endmodule
```

Thank you