

安路软件使用完整流程


以流水灯实验为例进行演示

实验要求：

实现 4 个 led 灯流水点亮。

实现思路（代码实现）：

- a) 写一个分频模块，产生 1hz 时钟（1s），用于 led 切换显示的时间。
- b) 控制 led 灯进行循环点亮的控制。
 - i. 通过 4 个 led 灯原理图可知，当 LED0 引脚接地（给 0 值），LED1 熄灭。当 LED0 引脚接电源（给 1 值），LED1 点亮。




分频实现思路

- c) 应用原理 $T = 1S/F$ 1s时间= 50_000_000(频率hz) * 20 (always @ (posedge clk)) ns, 50_000_000 是我计时 1s 时间, 用 always @ (posedge clk)语句进行循环累加的个数。
- d) 实际分频的参数: parameter T = 50_000_000 / 1 / 2 -1;计数器计时到 1hz 时间一半的个数
 - i. 50_000_000 计时 1s 的个数
 - ii. /1 分频频率 1hz
 - iii. /2 是得到周期一半的个数
 - iv. -1, 因为计数器是从 0 开始计数 (计数器校准)
- e) 之后用计数器 cnt,从 0 到 T 值循环累加计数即可, 计数器计时到 T 值时, 让分频的时钟取反即可。

设计框架:

- f) 输入信号:
 - i. clk;50mhz
 - ii. rst_n;复位
- g) 输出信号:
 - i. [3:0] led;4 个 led 灯



新建工程，代码实现:

- ① 新建一个 run_led 文件夹，如图 1 所示。




图 1 新建工程文件夹

- ② 打开文件夹，里面新建 4 个文件夹。doc: 是存放文档或工程相关资料的。prj: 是存放项目、IP 核文件、引脚约束文件和烧录比特流文件的。sim: 是存放方针文件的。src: 是存放顶层代码和功能代码的。如图 2 所示。




图 2 新建 4 个文件夹进行分类存放文件

③ 打开 Anlogic TD 软件，点击左上角功能栏中的 Project→New Project 选项进行新建工程，如图 3 所示。




图 3 进行新建工程

④ 进行项目的名称，存放路径和芯片型号确定。Project Name: 输入项目名称。Project Path: 选择工程存放路径。Device Family: 选择芯片对应系列。Device Name: 选择芯片型号。如图 4 所示。之后点击 OK。




图 4 确定项目存放路径和芯片选择

⑤ 在左侧 Hierarchy Navigation 栏中可以看到生成的项目名称, 芯片型号信息。如图 5 所示。




图5 项目新建完成

⑥ 选择上方功能栏的 Source-> New Source...选项，进行新建源文件。如图 6 所示。




图6 新建源文件

⑦ 确定源文件对应语法，源文件名称和存放路径。File Type:选择 Verilog。File Name:输入源文件名称。Location: 选择源文件的存放位置。勾选 Add To Project 选项，让源文件在 Hierarchy Navigation 栏中进行显示。如图 6 所示。




图6 确定源文件所用语言、名称和存放路径

⑧ 新建完成之后如图 7 所示。





图 7 新建完成源文件

⑨ 之后在里面写好流水灯的代码，如图 9 和 10 所示。



```

32
33 //进行流水灯控制
34 always @ (posedge clk_1hz, negedge rst_n) begin
35     if (!rst_n)
36         led <= 4'b1000;
37     else if (led == 4'b1000)
38         led <= 4'b0100;
39     else if (led == 4'b0100)
40         led <= 4'b0010;
41     else if (led == 4'b0010)
42         led <= 4'b0001;
43     else if (led == 4'b0001)
44         led <= 4'b1000;
45     else //其他情况
46         led <= 4'b1000;
47 end
48
49 endmodule

```

图 10 源文件代码

- ⑩ 选择上方功能栏的 Source-> New Source...选项，进行新建仿真文件。




图 11 新建仿真文件

- ⑪ 选 File Type: 选择 Verilog Test Bench。File Name: 输入仿真文件名称。
Location: 选择仿真文件的存放位置。如图 12 所示。点击 OK。




图 12 仿真文件信息确定

⑫ 之后会弹出 run_led_tb.v 文件，之后编写仿真文件代码。如图 13 所示。

```

1 //仿真文件
2 `timescale 1ns/1ps
3 module run_led_tb;
4
5     reg clk;//50mhz
6     reg rst_n;//复位
7
8     wire [3:0] led;//4个灯
9
10    run_led dut(
11        .clk      (clk),
12        .rst_n    (rst_n),
13        .led      (led)
14    );
15
16    initial clk = 1'b0;
17    always #10 clk <= ~clk;
18
19    initial begin
20        rst_n = 1'b0;
21        #200
22        rst_n = 1'b1;
23    end
24
25 endmodule

```

图 13 仿真文件代码

编辑完代码后，选择功能栏，左上角的保存按钮如下图序号 1，然后选择编辑按钮如下图序号 2，让软件检查源文件和仿真文件代码是否符合语法规范。如图 14 所示。



图 14 准备编辑验证代码是否书写符合语法规范

⑬ 编辑时，左侧的 FPGA Flow 栏会显示编辑进程，下方的 Console 会显示编辑情况和报错提示。如图 15 所示。




图 15 准备编辑验证代码是否书写符合语法规范

仿真验证:

- ① 编辑完成之后，没有语法问题就需要用 ModelSim-Altera 10.1d (Quartus II 13.1) 软件进行仿真验证。如图 16 所示。




图 16 ModelSim-Altera 10.1d (Quartus II 13.1)软件

- ② 左键双击 ModelSim-Altera 10.1d 软件，打开后关掉弹窗，选择功能栏里的 File->New->Project...进行新建工程。如图 17 所示。




图 17 新建工程

- ③ project Name:输入项目名称; Project Location:选择工程存放路径; 其它保持默认即可。之后点击 OK。如图 18 所示。




图 18 进行工程名称和存放路径的确定

- ④ 选择 Add Existing File 进行添加写好的源文件和仿真文件。如图 19 所示。




图 19 进行添加源文件和仿真文件

- ⑤ 添加源文件如下图 20 所示。点击 OK。




图 20 添加源文件

⑥ 选择 Add Existing File 再进行添加仿真文件，如图 21 所示。点击 OK。




图 21 添加仿真文件

⑦ 之后关掉弹窗可以看到 Project 处显示的是添加的两个文件。如下图 22 所示。




图 22 添加的两个文件

⑧ 之后选择上面的 Compile->Compile All 编译文件。如图 23 所示。




图 23 进行编译代码

⑨ 编译完成之后如下图 24 所示，Status 下显示对钩证明程序没有语法错误。

Project - G:/run_led/prj/run_led					
Name	Status	Type	Or	Modified	
 run_led.v		Verilog	0	09/14/25 02:17:40 PM	
 run_led_tb.v		Verilog	1	09/14/25 02:17:40 PM	

图 23 编译完成

⑩ 选择 Simulate-> Start Simulation 进行开始仿真验证的准备工作。如图 24 所示。




图 24 准备进行仿真验证

- ⑪ 选择 work 栏中的 run_led_tb 文件，之后点击 OK,如图 25 所示。




图 25 选择仿真文件

- ⑫ 找到 sim 页面栏，之后选择 dut->Add Wave 添加需要观察的信号。如图 26 所示。




图 26 选择添加观察的信号

- ⑬ 之后找到 Wave 页面进行观察信号，验证代码功能是否正常实现。如图 27 所示。




图 27 观察仿真波形

分配引脚：

1. 选择 **TOOLS->IO Constraint** 进行分配引脚。所对应的引脚信息通过查看开发板手册了解。如图 28 所示。




图 28 准备分配引脚

2. 进行引脚分配，如图 29 所示。

Name	Direction	Bank	Location	I/OStandard	DriveStrength	PullType	SlewRate	DiffResistor	PCIClamp	Hysteresis	PackReg	InDelay	OutDelay	DifferentialPair
1 clk	input	bank2	R7	LVCNMOS25(de...	8	PULLUP	NA	NA	OFF	OFF	AUTO	NONE	NA	
2 led[3]	output	bank0	B12	LVCNMOS25(de...	8	NONE	SLOW	NA	OFF	NA	AUTO	NA	NONE	
3 led[2]	output	bank0	C10	LVCNMOS25(de...	8	NONE	SLOW	NA	OFF	NA	AUTO	NA	NONE	
4 led[1]	output	bank0	A3	LVCNMOS25(de...	8	NONE	SLOW	NA	OFF	NA	AUTO	NA	NONE	
5 led[0]	output	bank0	A4	LVCNMOS25(de...	8	NONE	SLOW	NA	OFF	NA	AUTO	NA	NONE	
6 led_n	input	bank3	A2	LVCNMOS25(de...	8	PULLUP	NA	NA	OFF	OFF	AUTO	NONE	NA	

图 29 按照开发板资料分配的引脚

3. 保存分配引脚的文件。起名 run_led，路径保持默认。之后点击保存。如图 30 所示。




图 30 保存分配引脚文件

4. 如下图 31 所示出现弹窗，选择 Yes 即可。然后关掉分配引脚的界面。




图 31 选择 Yes

5. 之后在 **Constraints** 下看到分配引脚生成的文件。如图 32 所示。




图 31 分配引脚生成的文件

注意：分配完引脚后要编译一次，才能下板。如下图 32 红色矩形圈按钮，进行编译一次。




图 32 分配完引脚后编译一次

下板验证:

- 1) 选择 Tools->Download 进行下板。如图 32 所示。




图 33 进行下板

- 2) 如果打开之后点 File Selection 下没有烧录文件，击 add 进行添加。如图 34 和 35 所示。点击打开。




图 34 点击添加




图 35 选择烧录文件

3) 如下图 36 所示，点击 run 进行烧录即可。




图 36 点击 Run 进行烧录

4) 点击 run 后下面的进度条显示 100%证明烧录完成。如图 37 所示。




图 37 烧录完成

下板结果：

如下图 4 个，显示的是流水灯从右到左依次点亮的结果。

