# Progetto Reti Logiche

Davide Grazzani

# Indice

1	Coc	lifiche Convoluzionali e Introduzione al Progetto	3
	1.1	Specifiche del progetto	3
		1.1.1 Interfaccia del progetto	3
		1.1.2 Interfaccia della memoria	4
<b>2</b>	Arc	hitettura, approccio e scielte implementative	4
	2.1	Considerazioni su VHDL	4
	2.2	Primo design della FSM	4
		2.2.1 Stati della macchina	5
	2.3	Design finale della FSM	5
		2.3.1 Analisi di trade-off spaziale	6
		2.3.2 Analisi di trade-off temporale	6
		2.3.3 Nuova macchina a Stati	6
	2.4	Code overview	6
		2.4.1 controller	7
		$2.4.2$ convolutional_encoder	7
		2.4.3 string_manager	7
		2.4.4 Schematico del codice	8
3	Ris	ultati sperimentali	8
	3.1	Simulazioni	8
		3.1.1 Simulazione d'esempio	9
	3.2	Testbench	10
		3.2.1 Testbench fornite dal docente	10
		3.2.2 Testbench generate attraverso tool automatico	11
4	Cor	nclusioni 1	1
	4.1	Limiti del componente hardware	L 1
	4.2		L 1
	4.3	Campi di utilizzo del modulo hardware sviluppato	12

# 1 Codifiche Convoluzionali e Introduzione al Progetto

Una codifica convoluzionale è un tipo di codifica utilizzata per la Forward Error Correction (FEC) in sistemi di telecomunicazioni basati su canali monodirezionali.



Quindi un codice generato da una codifica convoluzionale, detto anche codice convoluzionale, è un codice che trasforma ogni parola  $P_1$  in una parola  $P_2$ . Definite  $l_1 = lenght(P_1)$  e  $l_2 = lenght(P_2)$  si definisce il rapoorto  $l_1/l_2$  come tasso di trasmissione del convolutore (rate);  $l_2 \geq l_1$ . Inoltre la trasformazione è una funzione degli ultimi k bit in entrata, k è quindi la lunghezza dei vincoli del codice. Lo scopo del progetto è quello di implementare un componente hardware, tramite l'utilizzo del linguaggio di specifica dello hardware VHDL, in grado di interfacciarsi con una memoria ram e di applicare una codifica convoluzionale con  $rate = \frac{1}{2}$  e k = 3.




Figura 1: Codificatore convoluzionale con  $r = \frac{1}{2}$  e k = 3

## 1.1 Specifiche del progetto



Vengono fornite l'interfaccia del progetto, la specifica della memoria sulla quale interfacciarsi ed infine una limitazione temporale che impone che il modulo hardware computi correttamente con periodi di clock di almeno  $clockPeriod_{req} = 100ns$ .

Di seguito viene riportata l'interfaccia del modulo e l'interfaccia della memoria.

## 1.1.1 Interfaccia del progetto

```
entity project_reti_logiche is
   port (
        i_clk : in std_logic;
        i_rst : in std_logic;
        i_start : in std_logic;
        i_data : in std_logic_vector(7 downto 0);
        o_address : out std_logic_vector(15 downto 0);
        o_done : out std_logic;
        o_en : out std_logic;
        o_we : out std_logic;
        o_data : out std_logic;
        o_data : out std_logic;
end project_reti_logiche;
```

#### 1.1.2 Interfaccia della memoria

```
entity rams_sp_wf is
    port(
        clk : in std_logic;
        we : in std_logic;
        en : in std_logic;
        addr : in std_logic_vector(15 downto 0);
        di : in std_logic_vector(7 downto 0);
        do : out std_logic_vector(7 downto 0)
    );
end rams_sp_wf;
```



Per maggiori dettagli viene fornito il link alla *User Guide* di *Vivado* dalla quale la memoria è stata derivata: https://www.xilinx.com/support/documentation/sw\_manuals/xilinx2017\_3/ug901-vivado-synthespdf



# 2 Architettura, approccio e scielte implementative

In questa sezione verrà descritta la FSM del progetto seguita da un rapido overview sul codice presentato. Prima però vengono riportate alcune doverose considerazioni riguardanti il linguaggio di programmazione VHDL.

#### 2.1 Considerazioni su VHDL

In questo progetto, durante la fase di progettazione e successivamente di sviluppo, non verrà preso mai in considerazione l'utilizzo del costrutto process e di conseguenza di architetture di tipo behavioral. Questa scelta implementativa, che si riflette sia in fase di sintesi che di implementazione, non è dovuta al fatto che l'autore del progetto creda che l'utilizzo di process sia scorretto in qual si voglia forma o maniera; qui si vogliono riconoscere le potenzialità e le funzionalità implementative/strutturali che ne derivano dall'utilizzo di quest'ultimi ma si vuole anche risaltare il maggior strato di astrazione portato da questo costrutto rispetto ad architetture dataflow o structural (aumento presumibilmente dovuto alle serializzazione di istuzioni che per natura fisica di un componente hardware dovrebbero essere paralle).



È per il motivo sopra citato e per la non diretta corrispondenza tra codice scritto e struttura interna del sintetizzato hardware che in questo progetto sono state scartate implementazioni di tipo behavioral.

#### 2.2 Primo design della FSM



Tenendo conto delle considerazioni sopra fatte viene ora presentata la prima macchina a stati in grado già di soddisfare ampiamente requisiti di timing sia post sintesi sia post implementazione; viene discussa quest'ultima in quanto alla base del design finale e da considerarsi design ottimale per periodi di clock  $clockPeriod \approx [35, 100]ns$ .

#### 2.2.1 Stati della macchina




Figura 2: Primo design della FSM

con wc definito come numero di parole ancora da codificare.

Idle - idle : stato della macchina iniziale dove questa attende che il segnale i\_start venga portato alto; una volta che ciò accade in questo stato vengono anche settati o\_en = '1' e o\_address = 0 in modo tale da rendere il modulo pronto a ricevere il numero di parole dalla ram. Questo anche coincide con lo stato di reset della FSM.



Read word count -  $r_{wc}$ : stato della macchina dove viene settato il numero di parole da codificare.

Read word - r: stato della macchina adibito alla lettura della prossima parola da codificare. In particolare in questo stato vengono settati i valori valori di o\_en = '1' e o\_address = '1' in modo tale da leggere la parola da codificare in questo ciclo della FSM



**Process -**  $p_0 \rightarrow p_7$ : serie di 8 stati della macchina utilizzati per l'effettiva codifica della parola. Questi servono in particolare a ciclare sul singolo bit della parola considerata, oltre a contribuire alla sincronizzazione dei sottomoduli del progetto (descritto in maniera dettagliata più avanti). Espandiamo specificatamente:



- $p_0$ : in questo stato viene anche letta la parola richiesta precedentemente nello stato r.
- $p_3, p_4$ : in questi stati vengono settati o\_en = '1' e o\_we = '1' in modo tale da poter parallelizzare la scrittura della parola in memoria con la sua effettiva computazione.

**Done** - d: stato della macchina che si dedica al controllo del numero di parole rimaste da codificare. Se il numero di parole è  $\neq 0$  allora la FSM ritornerà alla stato r altrimenti rimarrà in qiesto stato fintanto che i\_start = '1'.



## 2.3 Design finale della FSM

Come precedentemente scritto la macchina sopra specificata superava i test bench per periodi di clock  $clockPeriod \approx [15, 100]ns$  nelle simulazione behavioral e post-sintesi ma falliva post-implementazione per  $clockPeriod \ll 35ns$  dove le latenze dell'FPGA erano maggiori.

Possibile soluzione sarebbe quella di aggiungere altri 2 stati così da poter mitigare i ritardi dovuti alla lettura della memoria. Vengono quindi qui sotto riportate delle semplici, seppur doverose, analisi in termini di tempo e di spazio per poter giustificare il cambiamento delle stuttura della macchina a stati.



#### 2.3.1Analisi di trade-off spaziale



Considerando il numero di stati numStati = 12 e utilizzando la codifica binaria  $log_2(numStati) \approx 3.6$ quindi si utilizzano 4 bit per la rappresentazione di tali stati. È facile verificare che l'aggiunta di 2 stati, quindi numStati = 14, non richiede allocamento aggiuntivo di memoria su FPGA.

#### 2.3.2 Analisi di trade-off temporale



Essendo uno di questi 2 stati aggiuntivi eseguito solo una volta in fase di lettura del numero di parole contenuto in ram esso verrà trascurato perchè asintoticamente irrilevante. Tenendo in considerazione gli stati che vengono eseguiti in loop, facendo riferimento alla figura 2 gli stati da r a d, si ottine  $numStati_{m1} = 10 \text{ e } numStati_{m2} = numStati_{m1} + 1 = 11.$ 

Quindi perchè questa modifica alla FSM sia motivata si deve avere che

 $numStati_{m1} * clockPeriod_{m1 \ min} > numStati_{m2} * clockPeriod_{m2}$ 

con  $clockPeriod_{m1min} = 35ns$ .

Si ottiene che  $clockPeriod_{m2} \leq 31.82ns$ , condizione che verrà poi verificata e discussa nella sezione riguardante i risultati sperimentali.

#### 2.3.3 Nuova macchina a Stati

Vengono così aggiunti altri 2 stati:

Wait word count -  $w_{wc}$ 

Wait - w

entrambi adibiti alla mitigazione del ritardo dovuto alla lettura della memoria e alla propagazione di tale segnale in fase di implementazione.




Figura 3: Design finale compatto della FSM finale

**Nota:** In figura 3 gli stati  $p_0, p_1, ..., p_7$  sono compressi in un unico stato p al solo fine di alleggerire la notazione della macchina. Essi rimangono quindi separati come mostrato in figura 2.


#### 2.4Code overview

L'obbitettivo di questa sezione è quello di mettere in relazione, e quindi eventualmente far chiarezza, le scelte implementative precedentemente introdotte con l'effettivo codice VHDL del progetto. Il progetto è composto da 3 principali componenti:



• controller

- convolutional\_encoder
- string\_manager



Successivamente vengono riportate le interfaccie dei componenti e una breve spiegazione sulle funzionalità implementate.

#### 2.4.1 controller



È il responsabile per il "comportamento" del componente. Oltre ad essere responsabile per il corretto cycling degli stati, controlla direttamente i segnali di o\_en, o\_we e o\_address.

```
entity controller is
   port(
       clock
                       : in std_logic; --> i_clock
       reset
                        : in std_logic; --> i_reset
       start
                        : in std_logic; --> i_start
                        : in std_logic_vector (7 downto 0); --> i_data
       data
       done
mem_address
                       : out std_logic := '-'; --> o_done
       done
                       : out std_logic_vector(15 downto 0); --> o_address
       mem_enable
                       : out std_logic; --> o_en
                        : out std_logic; --> o_we
       mem_write
                        : out std_logic; --> bit to be encoded
       component_enable : out std_logic := '0'; --> enable signal for other components
        component_reset : out std_logic := '0' --> reset signal for other components
    );
end controller;
```

#### 2.4.2 convolutional encoder

Parte del componente adibita alla codifica di un singolo bit di una parola; implementa il codificatore convoluzionale mostrato in figura 1.

```
entity convolutional_encoder is
   port(
               : in std_logic; --> u
       clock : in std_logic; --> i_clock
       reset : in std_logic; --> component_reset
       enable : in std_logic; --> component_enable
               : out std_logic_vector(1 downto 0) --> encoder's output
    ):
end convolutional_encoder;
```

#### 2.4.3 string\_manager

Questo modulo del componente ha il compito di concatenare i 2 bit di output del convolutional\_encoder per formare una parola in uscita, da scrivere successivamente in memoria.

```
entity string_manager is
   port(
    clock : in std_logic; --> i_clock
   reset : in std_logic; --> component_reset
    enable : in std_logic; --> component_enable
   bits : in std_logic_vector(1 downto 0); --> pk
   half_z : out std_logic_vector(7 downto 0) --> o_data
    );
end string_manager;
```

#### 2.4.4 Schematico del codice

Viene qui riportata un'immagine che mostra i collegamenti fra le varie entità del codice VHDL. La descrizione di tali collegamenti si può ritrovare nell'architettura, di tipo *structural*, dell'entità project\_reti\_logiche.




Figura 4: Schematico dei collegamenti tra le varie entità

# 3 Risultati sperimentali

In questa sezione verranno discussi tutti i risultati ottenuti attraverso i vari tipi di simulazioni insieme a quali tipi di test siano stati usati per assicurare il corretto funzionamento del componente; successivamente vengono riportati alcuni dati sperimentati direttamente ottenuti dal tool di sintesi ed implementazione Vivado. Vengono però prima riportate le dimensioni, in termini di LUT e FF, del componente hardware implementato.

LUT: TODO numero

FF: TODO numero

Nota: tutti i test eseguiti sono stati eseguiti su FPGA Artix-7 xc7a200tfbg484-1.

#### 3.1 Simulazioni

Come precedentemente accennato le simulazioni behavioral e quelle di Post-Synthesis (sia Functional che Timing) ottenevano esiti positivi già utilizzando la FSM in figura 2 con un range di clock  $clockPeriod \approx [15,100]ns$ . Per assicurare però un minimo standard di qualità si è comunque preferito testare il componente anche in Post-Implementation. È proprio dalla neccessità di ottenere un componente in grado di funzionare correttamente in Post-Implementation con periodi di clock  $clockPeriod \approx 15ns$  che ha portato ad una modifica della prima macchina a stati finiti ottenendo il design finale mostrato in figura 3.

Grazie alle simulazioni è stato possibile verificare che il modulo hardware computa correttamente per periodi di clock poco inferiori a clockPeriod = 15, verificando così un discreto guadagno prestazionale rispetto al primo design presentato (al capitolo 2.3.2 vengono presentati i calcoli temporali). Va comunque notato che per clockPeriod > 31.82ns il design ottimale rimane ancora il primo discusso.

#### 3.1.1 Simulazione d'esempio

Viene ora commentata una simulazione per mostrare il funzionamento del modulo hardware :

Tipo di simulazione : behavioral

TestBench: tre\_bis.vhdl, fornita dal docente

Periodo di clock : 15ns



Figura 5: Codifica di una parola, simulazione behavioral

La figuara 5 mostra l'inizio della testbench e la codifica completa della parola; sulla sinistra sono presenti i sengali facenti parte dell'interfaccia del progetto insieme ad un segnale current\_state che rappresenta lo stato corrente della macchina. È stata scelta una simulazione behavioral perchè assente da ritardi dovuti a computazione e/o propagazione, facilitandone così la lettura.

Viene ora spezzata la figuara appena sopra riportata per consentirne migliore lettura. Facendo






Figura 6: Inizio testbench, lettura parola, inizio computazione e scrittura prima parola codificata

riferimento alla figura 6

Inizio testbench - Marker 1 La macchina si trova in stato di *idle* e appena start = '1' viene portato o\_en = '1' per richiedere alla memoria il numero di parole da codificare.

**Lettura parola - Marker 2** Nella fase di *read (r)* il componente porta nuovamente o\_en = '1' preparandosi così per la lettura di una parola.

Inizio computazione - Marker 3 Il modulo si trova ora nella prima fase di computazione della parola  $p_0$ . Viene codificato il primo bit della parola precedentemente letta e in parallelo viene aggiornato il valore di o\_data.

Scrittura prima parola codifica - Marker 4 La macchina si trova nello stato  $p_3$ ; sta quindi codificando il quarto bit e la prima parola è già pronta per essere scritta. Si realizza così un parallelismo tra codifica e scrittura in memoria portando alto i segnali di  $o_en e o_we$ .




Figura 7: Fine codifica e lettura prossima parola



Marker 1 vedi Marker 4 in riferimento a figuara 6

Fine codifica - Marker 2 Nello stato  $p_7$  il componente ha terminato la codifica dell'intera parola. Similmente a come accade nello stato  $p_3$  (Marker 4 in riferimento a figuara 6) vi è il parallelismo tra computazione e scrittura in memoria.

Lettura prossima parola - Marker 3 Essendo le parole da codificare 2 la FSM ritorna nello stato di read (Marker 2).

#### 3.2 Testbench


Vengono ora qui discusse le testbench eseguite e la loro potenza di test.

#### 3.2.1 Testbench fornite dal docente

Questa sezione di testbench comprende in particolare :

- 1. tb\_esempio\_1.vhdl
- 2. tb\_esempio\_2.vhdl
- 3. tb\_esempio\_3.vhdl
- $4. \, \text{tb\_seq\_max.vhdl}$
- $5. \ \mathsf{tb\_seq\_min.vhdl}$
- 6. tb\_re\_encode.vhdl
- 7. tb\_reset.vhdl
- 8. tb\_tre\_reset.vhdl
- 9. tb\_tre\_bis.vhdl

Questo set di test è molto vario così come la loro potenza.



**Test 4 e 5 :** testbench utilizzate per verificare il corretto comportamento della macchina in caso di sequenze limite .

Test 6: testbench che test il re-encoding del modulo hardware (senza resettare la macchina).



Test 7 e 8 : testbench che testano le funzionalità del reset della macchina .

**Test 9:** testbench con clockPeriod = 15ns che va ad eseguire più encoding in successione. Lo scopo di questo test è verificare il comportamento del modulo con periodi di clock molto bassi.

### 3.2.2 Testbench generate attraverso tool automatico

In questa sezioni vengono ulteriormente distinte:



- testbench generate attraverso tool automati di un collega (reperibile al seguente link : TODO link)
- testbench con ram generate attraverso tool automatico (reperibile al link :TODO link dopo la chiusura della data di consegna).

Nota: il tool non viene rilasciato immediatamente in quanto risedente nella stessa repository del source code del progetto stesso.



Entrambe le seguenti testbench hanno come scopo quella di verificare la correttezza del componente sintetizzato mettendo il componente stesso sotto forte stress computazionale.

Inoltre, considerando il secondo tool citato, è stato possibile riutilizzare le testbench del capitolo 3.2.1 con ram differenti aumentando così anche la loro potenza di test.

## 4 Conclusioni



In questo capitolo vengono discussi le limitazioni del componente sviluppato, possibili miglioramenti ed infine vengono presentati alcuni possibili campi di utilizzo del componente svilupppato.

# 4.1 Limiti del componente hardware



Il modulo hardware non presenta sostanziali problematiche dall'autore rilevate. Soprattutto per  $clockPeriod \approx 100ns$ , definito come minimo target del progetto, il suddetto componente non presenta alcuna criticità. Viene invece riportato che per  $clockPeriod \approx 12ns$  in simulazioni Post-Implementation, Timing il componente non riesce a computare correttamente. Questo è dovuto a causa dei ritardi di computazione e di propagazione del segnale; in particolare quando il modulo vede alzare i\_start (fsm in stato di idle) non riesce a richidere alla memoria il giusto indirizzo prima del cambiamento del nuovo stato. Sebbene questa criticità sia nota viene scelto di non correggerla in quanto molto lontani dal minimo periodo di clock richiesto.

## 4.2 Possibili miglioramenti - Parallelismo


È subito immediato pensare che la migliore modifica al progetto sia quella di sfruttare le proprietà fisiche del circuito e quindi di implementare un modulo hardware in grado di codificare una parola in un solo ciclo di clock. Questa modifica sarebbe possibile eliminando i flip flop che tengono in memoria gli stati precedenti del codificatore convoluzionale e collegando a cascata 8 codificatori convoluzionali modificati come precedentemente descritto. Il design della macchina a stati di questo componente non sarebbe diversa da quelle riportata in figura 3, con unica eccezione che lo stato p sia effettivamente un unico stato. Considerando che  $numStati_{m\ loop}=11$  e che  $numStati_{m\ parallela\ loop}=11-7=4$  si ottine che :

 $numStati_{m\ loop}*15ns > numStati_{m\ parallela\ loop}*clockPeriod_{m\ parallela}$ 

Quindi per  $clockPeriod_{m\ parallela} \leq 41.25ns$  si ottine un componente hardware più performante. Tale approccio, seppur considerato, non è stato intrapreso in quanto "snaturato" il convolutore riportato in figura 1.

## 4.3 Campi di utilizzo del modulo hardware sviluppato

Come già descritto nel capitolo 1, un codificatore convoluzionale trova applicazione in sistemi di telecomunicazione dove l'integrità dell'informazione scambiata è essenziale. Date le dimensioni ridotte dell'implementato trova i maggiori campi d'utilizzo in dispositivi IoT ove non è necessario l'integrazione di una  $Generic\ Purpose\ CPU$ . Alcuni possibili esempi possone essere :





• dispositivi di domotica