



# Reti Logiche Ingegneria Informatica













## Introduzione al VHDL

Antonio Miele – antonio.miele@polimi.it

#### Perché c'è bisogno di un HDL?



- Perché c'è bisogno di un linguaggio di descrizione dello hardware?
  - In inglese «hardware description language» o HDL
- I linguaggi di programmazione non supportano pienamente la specifica di diverse caratteristiche fondamentali dello hardware:
  - Interfacce input/output
  - Tipi di dati e specifica dell'ampiezza dei dati
  - Temporizzazione
  - Concorrenza
  - Sincronizzazione

#### Potenzialità di un HDL



- Livello logico
  - Porte AND, OR, NOT
  - Bistabili e flip-flop
- Livello Register-Transfer
  - Addizionatori, multiplexer, registri, ...
- Lo HDL generalmente supporta diversi tipi di rappresentazione
  - Dataflow: mediante equazioni logiche
  - Strutturale: descrizione basata su uno schema a blocchi
  - Comportamentale: descrizione algoritmica

## Utilizzi di un HDL

- Nel corso della progettazione di un componente hardware, lo HDL è utilizzato per diversi scopi:
  - Descrizione e documentazione formale del comportamento del componente
  - Input per un simulatore
  - Input per il processo di sintesi circuitale



#### **Descrizione / Documentazione**



 Una delle funzioni del HDL è quella di descrivere/documentare il funzionamento di un sistema in modo chiaro ed inequivocabile


- Non è detto che questo sistema debba essere realizzato
- Alle volte è IMPOSSIBILE la realizzazione fisica del circuito
- Potrebbe essere la descrizione di un sistema già in funzione
- Potrebbe essere un modo per descrivere gli stimoli da impiegare per testare un circuito



- Un sistema descritto in HDL viene solitamente simulato per analizzarne in comportamento (simulazione comportamentale)
- Bisogna
  - Fornire degli stimoli (INPUT), ed
  - Avere un sistema capace di
    - Osservare l'evoluzione del modello durante la simulazione,
    - Registrarne le variazioni per un'eventuale ispezione di funzionamento
- Il simulatore deve aver la possibilità di rappresentare valori "unknown" o "non-initialized" o alta impedenza



Xilinx Isim per simulazione di specifiche HDL






- La sintesi logica è il passaggio tra descrizione comportamentale e descrizione basata su porte logiche
- La sintesi avviene tramite appositi programmi che si appoggiano a librerie dove sono descritte le porte logiche da impiegare (fornite dal venditore)
- La sintesi è un processo delicato che deve essere opportunamente "guidato ed ottimizzato"
- Solo un ristretto sottoinsieme del HDL si presta ad essere sintetizzato automaticamente
   Non tutto ciò che è scritto in un HDL è sintetizzabile
- La restante parte è da impiegarsi per la descrizione e per la simulazione

# **Sintesi Logica**

Xilinx ISE per realizzazioni di sistemi su dispositivi FPGA



**POLITECNICO** 

DI MILANO





- Il VHDL è un linguaggio di descrizione dello hardware
- VHDL sta per VHSIC-HDL cioè Very High Speed Integrated Circuit – Hardware Description Language
- Il VHDL è stato definito negli anni '80 dal dipartimento della difesa USA
- L'ultima versione pubblica risale al 1993 (IEEE std 1076-1993)



#### Scrittura del codice sorgente




- Il codice sorgente di un modello VHDL è un file di semplice testo
- In genere si usa un nome uguale al nome dell'entità;
   l'estensione deve essere \* . vhd
- Il VHDL è case insensitive
- "--" indica l'inizio di una riga di commento al codice

#### Esempio di circuito 1



 Vogliamo specificare il seguente circuito combinatorio multiuscita







- La entity è l'unità di progetto che descrive l'interfaccia di un componente in termini di input e output
- La entity non fornisce alcuna informazione sulla funzionalità svolta dal componente o sull'implementazione interna
- La entity può rappresentare
  - Una singola porta logica
  - Un componente
  - Un intero sistema complesso



• La entity del circuito di esempio 1:

```
entity esempio1 is
  port(
    in1, in2, in3: in std_logic;
    out1 : out std_logic;
    out2 : out std_logic
);
end esempio1;
```



DI MILANO

La entity del circuito di esempio 1:

```
Nome della
entity esempiol is
                                         entity
  port(
    in1, in2, in3: in std_logic;
    out1 : out std logic;
                                             Elenco delle
    out2 : out std logic
                                             porte
end esempio1;
                                        out1
                                       out2
```



La entity del circuito di esempio 1:

```
entity esempio1 is
  port(
    in1, in2, in3: in std_logic;
    out1 : out std_logic;
    out2 : out std_logic
);
end esempio1;
```

- Per ogni porta bisogna specificare:
- Il nome
- La direzione
- Il tipo di dato

- La direzione può essere in o out
- La specifica del nome segue regole simili alla dichiarazione delle variabili in un linguaggio di programmazione
- Il tipo di dato std\_logic serve per rappresentare i valori e le operazioni su valori logici ad un bit





La entity del circuito di esempio 1:

```
entity esempio1 is
  port(
    in1, in2, in3: in std_logic;
    out1 : out std_logic;
    out2 : out std_logic
  );
end esempio1;
```

È possibile specificare più porte con le stesse caratteristiche in una singola dichiarazione





- Il tipo di dato std\_logic è il più utilizzato per la rappresentare valori logici a un bit
- Std logic definisce 9 valori:

· ('o'

**-** '1'

'-': don't care, indifferenza

'Z': alta impedenza

'U': unitialized

'X': unknown

'W': weak unknown

L': weak o

• ('H': weak 1

, Valori sintetizzabili

→ Valori utilizzati in simulazione per avere un comportamento deterministico

- I valori vengono indicati tra singoli apici
- Noi considereremo soltanto i primi tre valori nell'elenco (0, 1, -)
  e vedremo marginalmente alcuni degli altri (U, X)



Per utilizzare il tipo **std logic** va inclusa la seguente dichiarazione prima della specifica della entity:

```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
```

#### Tipi di dato:

- Il VHDL definisce diversi tipi di dato, non tutti sintetizzabili
  - Bit, real, integer, time, boolean, file, character, ...
- Il VHDL è un linguaggio fortemente tipizzato
  - Le operazioni possono essere eseguiti solo tra tipi compatibili
  - Non è possibile eseguire cast impliciti
  - Il VHDL fornisce funzioni specifiche per eseguire le conversioni



#### Specifica dell'architettura del componente



La architecture è l'unità di progetto che descrive
 l'implementazione interna di un componente data la entity

- La architecture può essere descritta tramite tre approcci diversi:
  - Dataflow
  - Strutturale
  - Comportamentale (behavioral)
- È possibile usare anche un mix dei tre approcci

#### Specifica dell'architettura del componente




• La architecture del circuito di esempio 1:

```
architecture dataflow of esempiol is
begin
  out1 <= in1 and in2 and in3;
  out2 <= (in1 and in2) or in3;
end dataflow;</pre>
```

#### Specifica dell'architettura del componente



La architecture del circuito di esempio 1:



#### **Specifica dataflow**

La architecture del circuito di esempio 1:

```
architecture dataflow of esempiol is
```

```
begin
```

```
out1 <= in1 and in2 and in3;
out2 <= (in1 and in2) or in3;
end dataflow;</pre>
Istruzioni concorrenti
```

- Le equazioni logiche NON sono un blocco di codice sequenziale
- Le equazioni logiche
  - Descrivono una serie di coni di logica
  - Descrivono un comportamento concorrente
  - Il loro ordinamento è quindi ininfluente

#### **Specifica dataflow**

• La architecture del circuito di esempio 1:

```
begin

out1 <= in1 and in2 and in3;
out2 <= (in1 and in2) or in3;
end dataflow;</pre>
Istruzioni concorrenti
```

#### Comportamento durante la simulazione:

- Ciascuna equazione è rivalutata ogniqualvolta c'è una variazione in uno dei segnali nell'espressione sulla destra dell'assegnamento
- L'aggiornamento del valore del segnale alla sinistra dell'assegnamento è istantaneo

#### **Specifica dataflow**

La architecture del circuito di esempio 1:

- Std\_logic supporta gli operatori logici: and, or, not, xor, nand, nor, ...
- Attenzione:
  - Non è possibile eseguire assegnamenti su porte di input
  - Non è possibile utilizzare una porta di output all'interno di espressioni logiche alla destra di un assegnamento



#### Codice completo per l'esempio 1

```
MILANO
```

DIPARTIMENTO DI ELETTRONICA, INFORMAZIONE E BIOINGEGNERIA


```
Commento -- esempio1
Inclusione | LIBRARY ieee;
delle librerie USE ieee.std_logic 1164.ALL;
               entity esempiol is
            in1, in2, in3: in std_logic;
out1 : out std_logic;
out2 : out std_logic
               end esempio1;
              architecture dataflow of esempiol is
Architecture out1 <= in1 and in2 and in3;
                out2 <= (in1 and in2) or in3;</pre>
               end dataflow;
```

## Utilizzo di segnali

Un'altra implementazione della architecture dell'esempio 1:

```
architecture dataflow of esempiol is
  signal tmp : std_logic := '0';
begin
  tmp <= in1 and in2;
  out1 <= tmp and in3;
  out2 <= tmp or in3;
end dataflow;</pre>
```


Il segnale rappresenta un collegamento interno al componente



## Utilizzo di segnali

Un'altra implementazione della architecture dell'esempio 1:

Il segnale rappresenta un collegamento interno al componente



## Utilizzo di segnali

Un'altra implementazione della architecture dell'esempio 1:


```
architecture dataflow of esempiol is
  signal tmp : std_logic := '0';
  begin
  tmp <= in1 and in2;
  out1 <= tmp and in3;
  out2 <= tmp or in3;
  indicano tra singoli apici
end dataflow;</pre>
```

- L'inizializzazione del segnale è facoltativa ed è considerata soltanto in simulazione per poter dare un valore ad inizio simulazione
- Lo stesso segnale NON può comparire sia alla sinistra che alla destra dell'assegnamento nella stessa equazione logica (loop combinatorio!)

#### Esempio di circuito 2



 Vogliamo specificare un multiplexer con 4 ingressi dati, dove ciascuna ingresso dati (e l'uscita) è composto da un bus a 32 bit



#### Std logic vector



• La entity del circuito di esempio 2:

```
entity esempio2 is
  port(
    in1, in2, in3, in4: in std_logic_vector(31 downto 0);
    ctrl1: in std_logic_vector(1 downto 0);
    out1 : out std_logic_vector(31 downto 0)
  );
end esempio2;
```

#### Std logic vector



La entity del circuito di esempio 2:

```
entity esempio2 is
  port (
    in1, in2, in3, in4: in std logic vector(31 downto 0);
    ctrl1: in std logic vector(1 downto 0);
    out1 : out std logic_vector(31 downto 0)
end esempio2;
```

- Il tipo di dato **std logic vector** serve per rappresentare un vettore (un bus) di valori std logic
- L'intervallo degli indici (estremi inclusi) viene specificato tramite le parole chiave downto (intervallo decrescente) o to (intervallo crescente)

## Assegnamento condizionale

```
DIFARTIMENTO DI ELETTRONICA, INFORMAZIONE E BIOINGEGNER
```

La architecture del circuito di esempio 2:
 architecture dataflow of esempio2 is
 begin

 out1 <= in1 when ctrl1 = "00" else
 in2 when ctrl1 = "01" else
 in3 when ctrl1 = "10" else
 in4;</li>

end dataflow;

#### Assegnamento condizionale

```
DIPARTIMENTO DI ELETTRONICA, INFORMAZIONE E BIOINGEGNERIA
```

La architecture del circuito di esempio 2: architecture dataflow of esempio2 is begin

```
<= in1 when ctrl1 = "00" else
  out1
          in2 when ctrl1 = "01" else
          in3 when ctrl1 = "10" else
          in4;
end dataflow;
```

- Istruzione di assegnamento condizionale
- La condizione restituisce **true** o **false** (tipo **boolean**)
- Attenzione: un valore **boolean** non può essere assegnato ad un segnale std logic (VHDL è un linguaggio fortemente tipizzato!)

#### Assegnamento condizionale

 La architecture del circuito di esempio 2: architecture dataflow of esempio2 is begin

```
out1 <= in1 when ctrl1 = "00" else
    in2 when ctrl1 = "01" else
    in3 when ctrl1 = "10" else
    in4;
end dataflow;</pre>
```

- L'assegnamento corrispondente al primo risultato true
- È necessario che le condizioni coprano tutti i casi possibili
  - Per un circuito combinatorio ad ogni combinazione di valori di ingressi è definita l'uscita
  - Quindi è necessario specificare l'ultimo else

#### Operazioni relazionali



 La architecture del circuito di esempio 2: architecture dataflow of esempio2 is begin

```
out1 <= in1 when ctrl1 = "00" else
    in2 when ctrl1 = "01" else
    in3 when ctrl1 = "10" else
    in4;
end dataflow;</pre>
```

- I tipi **std\_logic** e **std\_logic\_vector** supportano le operazioni relazionali =, /= , <, >, <= , >=
- L'operazione viene eseguita bit per bit da sinistra verso destra (come se i vettori rappresentassero dei valori binari naturali)
- I vettori operandi devono avere la stessa dimensione
  - Tralasciamo il caso di operandi di dimensione diversa

## Operazioni relazionali

```
DIPARTIMENTO DI ELETTRONICA, INFORMAZIONE E BIOINGEGNERIA
```

 La architecture del circuito di esempio 2: architecture dataflow of esempio2 is begin

```
out1 <= in1 when ctrl1 = "00" else
          in2 when ctrl1 = "01" else
          in3 when ctrl1 = "10" else
          in4;
end dataflow;
```

• I valori std logic vector sono indicati tra doppi apici

## Assegnamento selettivo



• Altra architecture per il circuito di esempio 2: architecture dataflow of esempio2 is begin with ctrl1 select out1 <= in1 when "00", in2 when "01", in3 when "10", in4 when others; end dataflow;</p>

## Assegnamento selettivo


Altra architecture per il circuito di esempio 2: architecture dataflow of esempio2 is begin

- Istruzione di assegnamento selettivo
- Permette di rappresentare agevolmente le tabelle delle verità
- Attenzione:
  - I vari casi specificati nella clausola **when** devono essere mutuamente esclusivi
  - È possibile elencare più valori in una clausola when separati dal simbolo |
  - Others rappresenta tutti gli altri casi non elencati (è necessario specificarlo come l'else dell'assegnamento condizionale)

## Esempio di circuito 3



 Vogliamo specificare un circuito combinatorio esegue la somma di due valori in ingresso a 32 bit codificati in complemento a 2 e produce in uscita il risultato dell'operazione a 32 bit ed un segnale di overflow



## Specifica dell'interfaccia dell'esempio



• La entity del circuito di esempio 3:

```
entity esempio3 is
  port(
    in1, in2: in std_logic_vector(31 downto 0);
    out1 : out std_logic_vector(31 downto 0);
    ovf : out std_logic
  );
end esempio3;
```



- Std\_logic\_vector non supporta le operazioni aritmetiche
- Il VHDL ha altri due tipi di dato
  - unsigned per rappresentare numeri interi binari naturali
  - signed per rappresentare numeri interi binari relativi (codificati in complemento a due)
- I tipi signed ed unsigned definiscono le operazioni aritmetiche e relazionali sui due insiemi rappresentati
- Per poter utilizzare i tipi signed ed unsigned è necessario includere la libreria

```
use ieee.numeric_std.all;
```



• La architecture del circuito di esempio 3:



• La architecture del circuito di esempio 3:

```
architecture dataflow of esempio3 is
  signal sum : SIGNED(31 downto 0);
  signal msb : std logic;
begin
  sum <= SIGNED(in1) + SIGNED(in2);</pre>
  out1 <= std logic vector(sum);</pre>
  msb <= std logic(sum(31));</pre>
  ovf <= (in1(31) and in2(31) and not msb) or
          (not in1(31) and not in2(31) and msb);
end dataflow;
```

- Dichiarazione di un segnale di tipo signed
  - È necessario specificare l'intervallo degli indici come nel caso del tipo std\_logic\_vector



La architecture del circuito di esempio 3:

- Il VHDL è un linguaggio fortemente tipizzato
  - È necessario eseguire un cast esplicito in modo tale da eseguire le operazioni tra tipi compatibili
  - Std\_logic\_vector e signed/unsigned non sono tipi compatibili



 La architecture del circuito di esempio 3: architecture dataflow of esempio3 is signal sum : SIGNED(31 downto 0); signal msb : std\_logic; begin sum <= SIGNED(in1) + SIGNED(in2);</pre> out1 <= std logic vector(sum);</pre> msb <= std logic(s/um(31));</pre> ovf <= (in1(31) and in2(31) and not msb) or (not in1(31) and not in2(31) and msb); end dataflow; Cast da **signed** a Cast da std logic vector std logic vector a **signed** (con stessa (con stessa dimensione) dimensione)



• La architecture del circuito di esempio 3:

- I tipi di dato **numeric** definiscono le operazioni aritmetiche e relazionali sui domini rappresentati
  - Non tutte le operazioni (per esempio la divisione) sono sintetizzabili; alle volte dipende dallo strumento di sintesi




La architecture del circuito di esempio 3:

- L'indirizzamento di un sottoinsieme dei valori in un segnale
   std\_logic\_vector o numeric si esegue con le parentesi tonde
- È possibile specificare un intervallo di valori mediante le parole chiave to e downto

## Esempio di circuito 4



 Vogliamo specificare un circuito combinatorio converte un valore a 32 bit che rappresenta un numero espresso in codifica modulo e segno nell'equivalente in complemento a 2



## Specifica dell'interfaccia dell'esempio



La entity del circuito di esempio 4:

```
entity esempio4 is
  port(
    in1: in std_logic_vector(31 downto 0);
    out1 : out std_logic_vector(31 downto 0)
);
end esempio4;
```

## Costanti ed altri operatori



La architecture del circuito di esempio 4:

```
architecture dataflow of esempio4 is
  signal cpl1, inv1 : std_logic_vector(31 downto 0);
  constant vdd32 :
    std_logic_vector(31 downto 0) := (others => '1');
begin
  cpl1 <= vdd32 xor ('0' & in1(30 downto 0));
  inv1 <= std_logic_vector(signed(cpl1) + 1);
  out1 <= in1 when in1(31) = '0' else
    inv1;
end dataflow;</pre>
```



• La architecture del circuito di esempio 4:

Definizione di un segnale costante



• La architecture del circuito di esempio 4:

```
architecture dataflow of esempio4 is
  signal cpl1, inv1 : std_logic_vector(31 downto 0);
  constant vdd32 :
    std_logic_vector(31 downto 0) := (others => '1');
begin
  cpl1 <= vdd32 xor ('0' & in1(30 downto 0));
  inv1 <= std_logic_vector(signed(cpl1) + 1);
  out1 <= in1 when in1(31) = '0' else
    inv1;
end dataflow;</pre>
```

Inizializzazione della costante



• La architecture del circuito di esempio 4:

```
architecture dataflow of esempio4 is
  signal cpl1, inv1 : std_logic_vector(31 downto 0);
  constant vdd32 :
    std_logic_vector(31 downto 0) := (others => '1');

begin
  cpl1 <= vdd32 xor ('0' & in1(30 downto 0));
  inv1 <= std_logic_vector(signed(cpl1) + 1);
  out1 <= in1 when in1(31) = '0' else
    inv1;
end dataflow;</pre>
```

In questo modo viene assegnato a tutti i bit il valore 1

## Inizializzazione dei segnali/costanti



- constant foo : std\_logic\_vector(31 downto 0) :=
   (1 downto 0 => '1', 4 => '1', others => '0');
  - Si specificano gli indici di ciascun sotto-assegnamento
  - È possibile specificare intervalli con le parole chiave to e downto per assegnare lo stesso valore ad un bit a più indici
  - È possibile utilizzare la parola chiave **others** per specificare tutti gli altri bit

## Altri operatori

 La architecture del circuito di esempio 4: architecture dataflow of esempio4 is signal cpl1, inv1 : std logic vector(31 downto 0); constant vdd32 : std logic vector(31 downto 0) := (others => '1'); begin cpl1 <= vdd32 xor ('0' & in1(30 downto 0)); inv1 <= std logic vector(signed(cpl1) + 1);</pre> out1  $\leq$  in1 when in1(31) = '0' else inv1; end dataflow; È possibile esprimere Operatore di valori numeric in

concatenamento tra due segnali

formato decimale




La architecture del circuito di esempio 4:

```
architecture dataflow of esempio4 is
  signal cpl1, inv1 : std logic vector(31 downto 0);
  constant vdd32 :
    std logic vector(31 downto 0) := (others => '1');
begin
  cpl1 <= vdd32 xor ('0' & in1(30 downto 0));
  inv1 <= std logic vector(signed(cpl1) + 1);</pre>
  out1 \leq in1 when in\chi(31) = '0' else
          inv1;
end dataflow;
  Equivalente a
  cpl1 <= not('0' & in1(30 downto 0));
```

### Esempio di circuito 5



 Vogliamo specificare un modulo che esegue le operazioni logiche and e or in base ad un segnale di controllo ad un bit su due operandi a N bit. Si vuole lasciare parametrico il valore N





• La entity del circuito di esempio 5:

```
entity esempio5 is
  generic (
    N : integer := 5
);
  port(
    in1, in2 : in std_logic_vector(N-1 downto 0);
    ctrl : in std_logic;
    out1 : out std_logic_vector(N-1 downto 0)
);
end esempio5;
```



La entity del circuito di esempio 5:

```
entity esempio5 is
                                  Specifica di un parametro
  generic (
                                  generic di tipo intero
    N : integer := 5
  port(
    in1, in2 : in std logic vedtor(N-1 downto 0);
    ctrl : in std logic;
    out1 : out std logic vector (N-1 downto 0)
end esempio5;
                          Utilizzo del generic per rendere
                          parametrica l'interfaccia
```



La architecture del circuito di esempio 5:


```
architecture dataflow of esempio5 is
begin
  out1 <= in1 and in2 when ctrl = '0' else
        in1 or in2;
end dataflow;</pre>
```

- La architecture non subisce variazioni in questo caso rispetto all'equivalente specifica non parametrica
  - In altri casi potrebbe essere necessario l'utilizzo del parametro N, per esempio per dichiarare segnali interni della stessa dimensione delle porte

## Esempio di circuito 6



Vogliamo specificare un modulo che esegue le operazioni logiche and e or in base ad un segnale di controllo ad un bit su tre operandi a 32 bit. Si vuole riutilizzare il componente specificato nell'esempio 5





• La entity del circuito di esempio 6:

```
entity esempio6 is
  port(
    in1, in2, in3 : in std_logic_vector(31 downto 0);
    ctrl : in std_logic;
    out1 : out std_logic_vector(31 downto 0)
);
end esempio6;
```



• La architecture del circuito di esempio 6:

```
architecture structural of esempio6 is
  signal tmp : std logic vector(31 downto 0);
  component esempio5 is
    generic (N : integer := 5);
    port(
      in1, in2 : in std logic vector(N-1 downto 0);
      ctrl : in std logic;
      out1 : out std logic vector(N-1 downto 0)
  end component;
begin
```

• La architecture del circuito di esempio 6:

```
architecture structural of esempio6 is
  signal tmp : std_logic_vector(31 downto 0);
```

```
component esempio5 is
  generic (N : integer := 5);
  port(
    in1, in2 : in std_logic_vector(N-1 downto 0);
    ctrl : in std_logic;
    out1 : out std_logic_vector(N-1 downto 0)
  );
end component;
```

begin

- I component che si vogliono utilizzare vanno elencati prima del **begin**
- Il component non è altro che la entity del modulo

```
MIANO
```

• La architecture del circuito di esempio 6 (seconda parte):

```
architecture structural of esempio6 is
begin
  es1 : esempio5
    generic map (32)
    port map(in1, in2, ctrl, tmp);
  es2 : esempio5
    generic map(N => 32)
    port map(in1 => tmp, in2 => in3,
             ctrl => ctrl, out1 => out1);
end structural;
```

• La architecture del circuito di esempio 6 (seconda parte):

```
architecture structural of esempio6 is
begin
                                        Istanziazione del
  es1 : esempio5
                                        componente
    generic map (32)
    port map(in1, in2, ctrl, tmp);
  es2 : esempio5
    generic map(N => 32)
    port map(in1 => tmp, in2 => in3,
             ctrl => ctrl, out1 => out1);
end structural;
```

 Durante l'istanziazione del componente bisogna specificare il nome dell'istanza ed i collegamenti alle sue porte



• La architecture del circuito di esempio 6 (seconda parte):

```
architecture structural of esempio6 is
    begin
          : esempio5
      es1
        generic map(32)
        port map(in1, in2, ctrl, tmp);
      es2 : esempio5
        generic map (N => 32)
        port map(in1 \=> tmp, in2 => in3,
                 ctrl => ctrl, out1 => out1);
    end structural;
                     Nome del componente
Nome dell'istanza
```

68

• La architecture del circuito di esempio 6 (seconda parte): architecture structural of esempio6 is Assegnamento begin posizionale del es1 : esempio5 valore al parametro generic map (32) port map(in1, in2, ctrl, tmp); Assegnamento es2 : esempio5 nominale del valore generic map  $(N \Rightarrow 32)$ al parametro port map(in1 => tmp, in2 => in3, ctrl => ctrl, out1 => out1); end structural;

- Il generic map non va specificato se il componente non ha nessun parametro generic
- Può essere omesso se si vuole usare il valore di default specificato

```
MILANO
```

• La architecture del circuito di esempio 6 (seconda parte):

```
architecture structural of esempio6 is
                                          Assegnamento
begin
                                          posizionale dei
  es1 : esempio5
                                          segnali (o costanti)
    generic map(32)
    port map(in1, in2, ctrl, tmp);
                                          alle porte
  es2 : esempio5
    generic map (N \Rightarrow 32)
    port map(in1 => tmp, in2 => in3,
              ctrl => ctrl, out1 => out1);
end structural;
```

La parola chiave **open** permette di lasciare non connessa una porta

Assegnamento nominale dei segnali (o costanti) alle porte

• La architecture del circuito di esempio 6 (seconda parte): architecture structural of esempio6 is

```
struzioni
```

```
begin
  es1 : esempio5
    generic map (32)
    port map(in1, in2, ctrl, tmp);
```

```
es2 : esempio5
    generic map (N \Rightarrow 32)
    port map(in1 => tmp, in2 => in3,
              ctrl => ctrl, out1 => out1);
end structural;
```

Ogni istanza agirà come un modulo concorrente a tutti gli altri (come succedeva con le equazioni logiche in una specifica dataflow)


# **Descrizione** mista


Un'implementazione alternativa del circuito di esempio 6:

```
architecture structural of esempio6 is
       begin
                                                Strutturale
         es1 : esempio5
           generic map (32)
                                                        Dataflow
struzioni
           port map(in1, in2, ctrl, tmp);
         out1 <= in3 and tmp when ctrl = '0' else
                  in3 or tmp;
       end structural;
```

• È possibile specificare una descrizione mista dataflow-strutturale (e comportamentale)

# Esempio di circuito 7







# Specifica dell'interfaccia del componente



La entity del circuito di esempio 7:

```
entity esempio7 is
  port(
    in1, in2, in3: in std_logic;
    out1 : out std_logic;
    out2 : out std_logic
);
end esempio7;
```

(non è variato niente rispetto all'esempio 1)

### Descrizione comportamentale

```
MILANO
```

Un'implementazione del circuito di esempio 7: architecture behavioral of esempio7 is begin process(in1, in2, in3) variable tmp1, tmp2 : std logic; begin tmp1 := in3 and in2; out1 <= tmp1 and in1; tmp2 := in1 and in2; out2 <= tmp2 or in3;</pre> end process; end architecture;

### Descrizione comportamentale

Un'implementazione del circuito di esempio 7: architecture behavioral of esempio7 is

```
begin
  process(in1, in2, in3)
    variable tmp1, tmp2 : std_logic;
  begin
    tmp1 := in3 and in2;
    out1 <= tmp1 and in1;</pre>
    tmp2 := in1 and in2;
    out2 <= tmp2 or in3;
  end process;
end architecture;
```

• Il costrutto process permette di descrivere il comportamento di un circuito in forma algoritmica

## Descrizione comportamentale

```
architecture behavioral of esempio7 is
begin
 process(in1, in2, in3)
    variable tmp1, tmp2 : std_logic;
  begin
    tmp1 := in3 and in2;
```

out1 <= tmp1 and in1;</pre>

tmp2 := in1 and in2;

out2 <= tmp2 or in3;</pre>

end architecture;

end process;

- La descrizione comportamentale è ad un livello di astrazione maggiore rispetto a quelle dataflow e strutturale
- Non c'è una corrispondenza diretta tra la realizzazione algoritmica e la struttura interna del circuito descritto



• Un'implementazione del circuito di esempio 7: architecture behavioral of esempio7 is

prova: process(in1, in2, in3)

```
Lista di sensibilità
       begin
         process(in1, in2, in3)
           variable tmp1, tmp2 : std logic;
         begin
            tmp1 := in3 and in2;
                                                      Dichiarazione
           out1 <= tmp1 and in1</pre>
            tmp2 := in1 and in2;
                                                      delle variabili
            out2 <= tmp2 or in3;</pre>
                                             Descrizione
         end process;
       end architecture;
                                             algoritmica della
                                             funzionalità
Facoltativamente si può assegnare un
                                             implementata
nome al processo:
```

### Esecuzione di un processo



#### In simulazione:

- 1. Il processo viene risvegliato quando si verifica una variazione in uno dei segnali specificati nella lista di sensibilità
- 2. Il corpo del processo viene eseguito in modo strettamente sequenziale ed atomicamente
- 3. Tutti i segnali che hanno subito un assegnamento vengono aggiornati **SOLO** al termine dell'esecuzione del corpo del processo
  - Se sono stati eseguiti più assegnamenti allo stesso segnale solo l'ultimo risulta valido

#### ATTENZIONE:

- Assegnamenti a segnali durante l'esecuzione di un processo non sono istantanei
- Se nella stessa esecuzione del processo si legge un segnale dopo che ha subito un assegnamento, verrà letto il valore iniziale

### Esecuzione di un processo



tmp1 := in3 and in2;
out1 <= tmp1 and in1
tmp2 := in1 and in2;
out2 <= tmp2 or in3;
end process;</pre>

end architecture;

2. Esecuzione del corpo del processo

3. Aggiornamento dei segnali (out1 e out2 sono aggiornati effettivamente solo dopo l'esecuzione)

### Esecuzione di un processo

```
MILANO
```

Un'implementazione del circuito di esempio 7:
 architecture behavioral of esempio7 is

```
begin
    process(in1, in2, in3)
    variable tmp1, tmp2 : std_logic;
begin
    tmp1 := in3 and in2;
    out1 <= tmp1 and in1;
    tmp2 := in1 and in2;
    out2 <= tmp2 or in3;
    end process;
end architecture;</pre>

    Variabili (lette e scritte)

    Segnale di ingresso
    (solo letto)
    Segnale di uscita
    (solo scritto)
```

- Il processi comunicano con l'esterno tramite i segnali
- Lavorano all'interno mediante variabili



Un'implementazione del circuito di esempio 7:
 architecture behavioral of esempio7 is

```
Dichiarazione di
begin
                                                una variabile
  process(in1, in2, in3)
    variable tmp1, tmp2 : std logic;
                                                La visibilità è
  begin
                                                limitata al
    tmp1 := in3 and in2;
                                                processo
    out1 <= tmp1 and in1;
    tmp2 := in1 and in2;
                                   Assegnamento a variabili
    out2 <= tmp2 or in3;</pre>
  end process;

    L'assegnamento è istantaneo

end architecture;
```

- Le variabili rappresentano un concetto più astratto rispetto ai segnali
  - Non rappresentano necessariamente un collegamento



• Un'implementazione del circuito di esempio 7: architecture behavioral of esempio7 is

```
begin
  process(in1, in2, in3)
  variable tmp1 : std_logic;
begin
  tmp1 := in3 and in2;
  out1 <= tmp1 and in1;
  tmp1 := in1 and in2;
  out2 <= tmp1 or in3;
end process;
end architecture;</pre>
```

- tmp2 non è necessaria; si può riutilizzare tmp1
- Come si nota la variabile non corrisponde ad un collegamento fisico
- Le variabili rappresentano un concetto più astratto rispetto ai segnali
  - Non rappresentano necessariamente un collegamento



	Segnali	Variabili
Dichiarazione	Parte dichiarativa di un'architettura	Parte dichiarativa di un processo
Assegnamento	<=	:=
Inizializzazione	:=	
Natura dell'assegnamento	Concorrente	Sequenziale
Utilizzo	In architetture e processi	Solo in processi
Effetto dell'assegnamento	Non immediato (in base ai "tempi" della simulazione)	Immediato

#### **Descrizione** mista



Un'implementazione alternativa del circuito di esempio 7:

```
architecture behavioral of esempio7 is
signal tmp2 : std logic;
begin
 process(in1, in2, in3)
    variable tmp1 : std logic;
                                   Comportamentale
  begin
    tmp1 := in1 and in2;
    out1 <= tmp1 and in3;</pre>
    tmp2 <= tmp1;
  end process;
  out2 <= tmp2 or in3; Dataflow
end architecture;
```

#### **Descrizione** mista



Un'implementazione alternativa del circuito di esempio 7:


```
architecture behavioral of esempio7 is
                  signal tmp2 : std logic;
                 begin
                    process(in1, in2, in3)
                      variable tmp1 : std_logic;
                    begin
Istruzioni
                      tmp1 := in1 and in2;
                                               Istruzioni
concorrenti
                      out1 <= tmp1 and in3;
                                               sequenziali
                      tmp2 <= tmp1;</pre>
                    end process;
                 \neg \{ out2 <= tmp2 or in3;
                 end architecture;
```

- Le istruzioni sono eseguite sequenzialmente all'interno di un processo
- Ogni processo è visto dall'esterno come una sola istruzione concorrente

## Esempio di circuito 8

• Vogliamo specificare un'unità aritmetico-logica in grado di eseguire le operazioni and, or, +, -, = su due valori in ingresso ad N bit. Per le operazioni aritmetiche assumere che i valori in ingresso siano codificati in complemento a due. Un ingresso di controllo a 3 bit permette di selezionare l'operazione (and:000, or:001, +:010, -:011, =:100); nel caso venga

specificato il codice di un'operazione non supportata il modulo presenta in ingresso un vettore di o



# Specifica dell'interfaccia del componente



La entity del circuito di esempio 8:

```
entity esempio8 is
  generic (
    N : integer := 5
);
  port(
    in1, in2: in std_logic_vector(N-1 downto 0);
    ctrl: in std_logic_vector(2 downto 0);
    out1: out std_logic_vector(N-1 downto 0)
);
end esempio8;
```



• La architecture del circuito di esempio 8:

```
architecture behavioral of esempio8 is
begin
  process(in1, in2, ctrl)
    constant GROUND : std logic vector (N-1 downto 0)
                                := (others => '0');
  begin
    if ctrl = "000" then
      out1 <= in1 and in2;
    elsif ctrl = "001" then
      out1 <= in1 or in2;
    elsif ctrl = "010" then
      out1 <= std logic vector(SIGNED(in1) + SIGNED(in2));</pre>
```



La architecture del circuito di esempio 8:

```
architecture behavioral of esempio8 is
begin
  process(in1, in2, ctrl)
    constant GROUND : std logic vector (N-1 downto 0)
                               := (others => '0');
  begin
    if ctrl = "000" then
      out1 <= in1 and in2;
    elsif ctrl = "001" then
      out1 <= in1 or in2;
    elsif ctrl = "010" then
      out1 < std logic vector(SIGNED(in1) + SIGNED(in2));
```

Il costrutto **if** funziona come in qualsiasi linguaggio di programmazione

### Costrutto If

DII ARTIMENTO DI ELETTRONICI I IN ORMALIONE E DIOINGEGNERO

• La architecture del circuito di esempio 8 (seconda parte):

```
elsif ctrl = "011" then
      out1 <= std logic vector(SIGNED(in1) - SIGNED(in2));</pre>
    elsif ctrl = "100" then
      if in1 = in2 then
        out1 <= (0 => '1', others => '0');
      else
        out1 <= (others => '0');
      end if;
    else
      out1 <= GROUND;
    end if;
  end process;
end behavioral;
```

### Costrutto If

• La architecture del circuito di esempio 8 (seconda parte):

```
elsif ctrl = "011" then
      out1 <= std logic vector(SIGNED(in1) - SIGNED(in2));</pre>
    elsif ctrl = "100" then
      if in1 = in2 then
        out1 <= (0 => '1', others => '0');
      else
        out1 <= (others => '0'); → Possiamo annidare
      end if;
                                      istruzioni if
    else
      out1 <= GROUND;
    end if;
  end process;
end behavioral;
```



• La architecture del circuito di esempio 8 (seconda parte):

```
elsif ctrl = "011" then
       out1 <= std logic vector(SIGNED(in1) - SIGNED(in2));</pre>
    elsif ctrl = "100" then
       if in1 = in2 then
         out1 <= (0 => '1', others => '0');
      else
         out1 <= (others => '0');
       end if;
                          Come nel caso degli assegnamenti condizionali
    else
                          del dataflow, è necessario specificare l'ultimo
       out1 <= GROUND;
                          else
    end if;
                       • Inoltre, se un segnale è assegnato in un ramo di
  end process;
                          un if, DEVE esserci un assegnamento sullo
end behavioral;
                          stesso segnale in TUTTI altri rami dell'if
```



Un'altra architecture del circuito di esempio 8:

```
architecture behavioral of esempio8 is
begin
  process(in1, in2, ctrl)
    constant GROUND : std logic vector (N-1 downto 0)
                            := (others => '0');
  begin
    case ctrl is
      when "000" =>
        out1 <= in1 and in2;
      when "001" =>
        out1 <= in1 or in2;
      when "010" =>
        out1 <= std_logic vector(SIGNED(in1) + SIGNED(in2));</pre>
```

#### **Costrutto Case**

• Un'altra architecture del circuito di esempio 8:

```
architecture behavioral of esempio8 is
begin
 process(in1, in2, ctrl)
   constant GROUND : std logic vector (N-1 downto 0)
                         := (others => '0');
 begin
   case ctrl is
     when "000" =>
       when "001" =>
       out1 <= in1 or in2;
     when "010" =>
       out1 <= std_logic vector(SIGNED(in1) + SIGNED(in2));</pre>
```

#### **Costrutto Case**

• Un'altra architecture del circuito di esempio 8 (seconda parte):

```
when "011" =>
        out1 <= std logic vector(SIGNED(in1) - SIGNED(in2));</pre>
      when "100" =>
        if in1 = in2 then
          out1 <= (0 => '1', others => '0');
        else
          out1 <= (others => '0');
        end if;
      when others =>
        out1 <= GROUND;
    end case;
  end process;
end behavioral;
```

#### **Costrutto Case**

Un'altra architecture del circuito di esempio 8 (seconda parte):


```
when "011" =>
        out1 <= std logic vector(SIGNED(in1) - SIGNED(in2));</pre>
      when "100" =>
        if in1 = in2 then
          out1 <= (0 => '1', others => '0');
        else
          out1 <= (others => '0');
        end if;
      when others =>
        out1 <= GROUND;
    end case;
  end process;
end behavioral;
```

- Come nel caso degli assegnamenti selettivi del dataflow, è necessario specificare il caso others
- Inoltre, se un segnale è assegnato in un ramo di un case, DEVE esserci un assegnamento sullo stesso segnale in TUTTI altri rami del case

# Esempio di circuito 9



 Vogliamo realizzare un modulo che riceve in ingresso un segnale a N bit e produce in uscita l'and di tutti i singoli bit ricevuti



# Specifica dell'interfaccia del componente



La entity del circuito di esempio 9:

```
entity esempio9 is
  generic (
    N : integer := 5
);
  port(
    in1: in std_logic_vector(N-1 downto 0);
    out1: out std_logic
);
end esempio9;
```



• La architecture del circuito di esempio 9:

```
architecture behavioral of esempio9 is
begin
  process(in1)
    variable tmp : std logic;
  begin
    tmp := in1(0);
    for i in 1 to N-1 loop
      tmp := tmp and in1(i);
    end loop;
    out1 <= tmp;</pre>
  end process;
end architecture;
```



La architecture del circuito di esempio 9:

```
architecture behavioral of esempio9 is
begin
  process(in1)
    variable tmp : std logic;
  begin
    tmp := in1(0);
    for i in 1 to N-1 loop
      tmp := tmp and in1(i);
    end loop;
    out1 <= tmp;
  end process;
end architecture;
```

Affinché il circuito sia realizzabile, il ciclo **for** deve iterare su un intervallo noto durante la specifica del circuito



 Cosa succede se non specifichiamo il ramo else di un'istruzione if? O più in generale se un segnale è assegnato solo in alcuni rami di un if ma non in tutti?

```
entity esempio10 is
port( in1 : in std logic;
      enable : in std logic;
      out1 : out std logic
end esempio10;
```

```
architecture behavioral
            of esempio10 is
begin
  process(in1, enable)
  begin
    if enable = '1' then
      out1 <= in1;
    end if;
  end process;
end behavioral;
```

### Inferenza di un latch


MILANO

- Lo valore di out1
  - È aggiornato soltanto in specifiche condizioni
  - Negli altri casi rimane invariato
- Stiamo specificando un latch con segnale di enable!

# Esempio di circuito 11



Vogliamo realizzare un flip-flop di tipo D con reset asincrono





Specifica di un flip-flop di tipo D con reset asincrono:

```
entity esempiol1 is
port( in1 : in std logic;
      clk, rst : in std logic;
                                   architecture behavioral
      out1 : out std logic
                                              of esempiol1 is
);
                                   begin
end esempio11;
                                     process(clk, rst)
                                     begin
                                       if rst = '1' then
                                         out1 <= '0';
                                       elsif clk = '1' and
                                             clk'event then
                                         out1 <= in1;
                                       end if;
                                     end process;
                                   end behavioral;
```



Specifica di un flip-flop di tipo D con reset asincrono:


```
architecture behavioral
           of esempiol1 is
begin
  process (clk, rst)
  begin
                  then
      out1 <= '0';
    elsif clk =
                     and
          clk'event then
      out1 <= in1;
    end if;
  end process;
end behavioral;
```

- Non è necessario specificare in1 (lo stato si aggiorna soltanto quando cambiano clk e rst)
- Specifica di un reset asincrono
- **event** indica se c'è stato un cambiamento nel segnale
- L'intera condizione indica se si è verificato un fronte di salita
- La condizione può essere sostituita con l'equivalente rising edge (clk)

# Esempio di circuito 12



Vogliamo realizzare un flip-flop di tipo D con reset sincrono





Specifica di un flip-flop di tipo D con reset sincrono:

```
entity esempio12 is
port( in1 : in std logic;
      clk, rst : in std logic;
      out1 : out std logic
);
end esempio12;
```

```
architecture behavioral
           of esempio12 is
begin
  process(clk, rst)
  begin
    if rising edge(clk) then
      if rst = '1' then
        out1 <= '0';
      else
        out1 <= in1;
      end if;
    end if;
  end process;
end behavioral;
```




• Specifica di un flip-flop di tipo D con reset sincrono:

```
entity esempio12 is
                                   architecture behavioral
port( in1 : in std logic;
                                               of esempio12 is
      clk, rst : in std logic;
                                   begin
      out1 : out std logic
                                     process(clk, rst)
);
                                     begin
end esempio12;
                                        if rising edge(clk)
                                                             then
                                          if rst = '1' then
                                            out1 <= '0';
                                          else
                                            out1 <= in1;
     Specifica del reset sincrono
                                          end if;
                                        end if;
                                     end process;
                                   end behavioral;
```

# Esempio di circuito 13







• Specifica del registro:

```
entity esempio13 is
port( in1 : in std logic vector(31 downto 0);
      clk, rst : in std logic;
      out1 : out std logic vector(31 downto 0)
);
end esempio13;
architecture behavioral of esempio13 is
begin
 process(clk, rst)
 begin
    if rst = '1' then
      out1 <= (others => '0');
    elsif clk = '1' and
          clk'event then
      out1 <= in1;
    end if;
  end process;
end behavioral;
```




• Specifica del registro:

```
entity esempio13 is
port( in1 : in std logic vector(31 downto 0);
      clk, rst : in std logic;
      out1 : out std logic vector(31 downto 0)
);
end esempio12;
architecture behavioral of esempio13
begin
 process(clk, rst)
 begin
                                      L'unica differenza rispetto
    if rst = '1' then
      out1 <= (others => '0');
                                      al flip-flop è la dimensione
    elsif clk = '1' and
                                      delle porte e dei segnali
          clk'event then
      out1 <= in1;
    end if;
  end process;
end behavioral;
```

# Esempio di circuito 14



Vogliamo realizzare il seguente circuito sequenziale





• Realizzazione del circuito di esempio 14:

```
entity esempio14 is
port( in1, in2 : in std logic;
      clk, rst : in std logic;
      out1, out2 : out std logic
);
end esempio14;
```

```
architecture behavioral of
esempio14 is
begin
  process(clk, rst)
  begin
    if rst = '1' then
      out1 <= '0';
      out2 <= '0';
    elsif rising edge(clk) then
      out1 <= not in1;</pre>
      out2 <= not in1 and in2;
    end if;
  end process;
end behavioral;
```



Realizzazione del circuito di esempio 14:

Espressioni combinatorie specificate all'interno della descrizione del flip-flop

```
architecture behavioral of
esempio14 is
begin
  process(clk, rst)
  begin
    if rst = '1' then
      out1 <= '0';
      out2 <= '0';
    elsif rising edge(clk) then
      out1 <= not in1;</pre>
      out2 <= not in1 and in2;
    end if;
  end process;
end behavioral;
```



Realizzazione alternativa del circuito di esempio 14:

```
architecture behavioral of esempio14 is
signal tmp1, tmp2 : std logic;
begin
  process(clk, rst)
  begin
    if rst = '1' then
      out1 <= '0';
      out2 <= '0';
    elsif rising edge(clk) then
      out1 <= tmp1;</pre>
      out2 <= tmp2;</pre>
    end if;
  end process;
  tmp1 <= not in1;</pre>
  tmp2 <= not in1 and in2;</pre>
end behavioral;
```



Realizzazione alternativa del circuito di esempio 14:

```
architecture behavioral of esempio14 is
signal tmp1, tmp2 : std_logic;
begin
```

```
process(clk, rst)
  begin
    if rst = '1' then
      out1 <= '0';
       out2 <= '0';
    elsif rising edge(clk) then
       out1 <= tmp1;</pre>
       out2 <= tmp2;</pre>
    end if;
  end process;
  tmp1 <= not in1;</pre>
  tmp2 <= not in1 and in2;</pre>
end behavioral;
```

- Notare bene che le due istruzioni dataflow ed il processo sono istruzioni concorrenti
- L'ordine delle istruzioni è ininfluente

## Esempio di circuito 15



 Vogliamo specificare in VHDL una macchina a stati finiti con un ingresso ed un'uscita ad un bit in grado di riconoscere la sequenza in ingresso 001. La macchina presenta un 1 in uscita per un ciclo di clock quando riconosce la sequenza, altrimenti o

Tabella degli stati della macchina:

	0	1	U
So	S1	So	О
S1	S <sub>2</sub>	So	О
S <sub>2</sub>	S <sub>2</sub>	<b>S</b> 3	О
<b>s</b> 3	S1	So	1



## Specifica dell'interfaccia della FSM



La entity del circuito dell'esempio 15:

```
entity esempio15 is
  port(
        i: in std_logic;
        clk: in std_logic;
        rst: in std_logic;
        o: out std_logic
    );
end esempio15;
```

(non presenta alcun aspetto nuovo rispetto agli esempi precedenti)

```
MILAND
```

• La architecture del circuito di esempio 15:

```
architecture FSM of esempio15 is
  type state type is (S0, S1, S2, S3);
  signal next state, current state: state type;
begin
  state reg: process(clk, rst)
  begin
    if rst='1' then
      current state <= S0;</pre>
    elsif rising_edge(clk) then
      current state <= next state;</pre>
    end if;
  end process;
```



La architecture del circuito di esempio 15:

```
architecture FSM of esempio15 is
  type state type is (S0, S1, S2, S3);
  signal next state, current state: state type;
begin
  state reg: process(clk, rst)
  begin
    if rst='1' then
      current state <= S0;</pre>
    elsif rising edge(clk) then
      current state <= next state;</pre>
    end if;
  end process;
```

Dichiarazione di un tipo enumerativo per rappresentare l'elenco degli stati della macchina

La architecture del circuito di esempio 15:

```
architecture FSM of esempio15 is
  type state type is (S0, S1, S2, S3);
  signal next state, current state: state type;
begin
  state reg: process(clk, rst)
  begin
    if rst='1' then
      current state <= S0;</pre>
    elsif rising edge(clk) then
      current state <= next state;</pre>
    end if;
  end process;
```

Segnali che rappresentano lo stato presente e lo stato prossimo

Registri della macchina a stati

MILANO

• La architecture del circuito di esempio 15 (seconda parte):

```
lambda: process(current state, i)
begin
  case current state is
    when S0 =>
       if i='0' then
         next state <= S1;</pre>
       else
         next state <= S0;</pre>
       end if;
    when S1 =>
       if i='0' then
         next state <= S2;</pre>
       else
         next state <= S0;</pre>
       end if;
```

Specifica della funzione di stato prossimo

```
when S2 =>
       if i='0' then
         next state <= S2;</pre>
       else
         next state <= S3;</pre>
       end if;
    when S3 =>
       if i='1' then
         next state <= S1;</pre>
       else
         next state <= S0;</pre>
       end if;
  end case;
end process;
```



• La architecture del circuito di esempio 15 (terza parte):

```
delta: process(current state)
  begin
    case current state is
      when S0 =>
        o <= '0';
      when S1 =>
        o <= '0';
      when S2 =>
        o <= '0';
      when S3 \Rightarrow
        o <= '1';
    end case;
  end process;
end FSM;
```

Specifica della funzione di uscita

MAO

 È possibile anche specificare le funzioni di stato prossimo e di uscita tramite un singolo processo:


```
lambda delta: process(current state, i)
begin
  case current state is
    when S0 =>
       o <= '0';
       if i='0' then
         next state <= S1;</pre>
       else
         next state <= S0;</pre>
       end if;
    when S1 =>
       o <= '0';
       if i='0' then
         next state <= S2;</pre>
       else
         next state <= S0;</pre>
       end if;
```



- Per descrivere FSM non completamente specificate
  - Possiamo assegnare '-' (don't care) all'uscita
  - Per poter assegnare '-' allo stato prossimo dobbiamo definire i segnali che rappresentano lo stato presente e lo stato prossimo di tipo std\_logic (e quindi definire una codifica)

# Esempio di circuito 16

- Vogliamo specificare in VHDL un circuito di test (testbench) per l'esempio 8 (utilizziamo il valore di default per il parametro N)
- Il testbench è un banco di prova da usare durante una simulazione come ambiente che genera gli stimoli per il circuito e raccoglie/analizza gli output



# **Entity del testbench**



• La entity del circuito di esempio 16:

```
library IEEE;
USE IEEE.STD LOGIC 1164.ALL;
USE IEEE.STD LOGIC TEXTIO.ALL;
USE STD. TEXTIO. ALL;
ENTITY esempio16 IS
END esempio16;
```

# **Entity del testbench**



La entity del circuito di esempio 16:

```
library IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_TEXTIO.ALL;
USE STD.TEXTIO.ALL;
```

ENTITY esempio16 IS END esempio16;

La entity non contiene alcuna porta

Nel testbench possiamo utilizzare altri tipi di dato non sintetizzabili (file, string,...)

• La architecture del circuito di esempio 16:

```
ARCHITECTURE testbench arch OF esempio16 IS
  COMPONENT esempio8
    generic (
      N : integer := 5
    );
    port(
      in1, in2: in std logic vector(N-1 downto 0);
      ctrl: in std logic vector(2 downto 0);
      out1: out std logic vector(N-1 downto 0)
    );
  END COMPONENT;
  SIGNAL in1 : std logic vector (4 DownTo 0) := "00000";
  SIGNAL in2 : std logic vector (4 DownTo 0) := "00000";
  SIGNAL ctrl : std logic vector (2 DownTo 0) := "000";
  SIGNAL out1 : std logic vector (4 DownTo 0) := "00000";
```

• La architecture del circuito di esempio 16:

```
ARCHITECTURE testbench arch OF esempio16 IS
```

```
COMPONENT esempio8
  generic (
    N : integer := 5
);
  port(
    in1, in2: in std_logic_vector(N-1 downto 0);
    ctrl: in std_logic_vector(2 downto 0);
    out1: out std_logic_vector(N-1 downto 0)
);
END COMPONENT;
```

Componente da testare
Segnali da connettere alle porte dell'istanza

```
SIGNAL in1 : std_logic_vector (4 DownTo 0) := "00000";
SIGNAL in2 : std_logic_vector (4 DownTo 0) := "00000";
SIGNAL ctrl : std_logic_vector (2 DownTo 0) := "0000";
SIGNAL out1 : std_logic_vector (4 DownTo 0) := "00000";
```

--..



• La architecture del circuito di esempio 16 (seconda parte):

```
--...
BEGIN

UUT : esempio8
PORT MAP (
    in1 => in1,
    in2 => in2,
    ctrl => ctrl,
    out1 => out1
);
```



La architecture del circuito di esempio 16 (seconda parte):

```
--...
BEGIN
```

```
UUT : esempio8
PORT MAP (
    in1 => in1,
    in2 => in2,
    ctrl => ctrl,
    out1 => out1
);
```

- Istanziazione del componente da testare
- Connessione dei segnali che verranno stimolati e letti

DIPARTIMENTO DI ELETTRONICA, INFORMAZIONE E BIOINGEGNERIA

La architecture del circuito di esempio 16 (terza parte):

```
PROCESS
 BEGIN
       ----- Current Time: 100ns
   WAIT FOR 100 ns;
   in1 <= "00001";
   in2 <= "00100";
   ctrl <= "001";
      ----- Current Time: 300ns
   WAIT FOR 200 ns;
   ctrl <= "010";
      ----- Current Time:
                                   500ns
   WAIT FOR 200 ns;
   ctrl <= "011";
   WAIT FOR 1500 ns;
   ASSERT (FALSE) REPORT "Simulation OK." SEVERITY FAILURE;
  END PROCESS;
END testbench arch;
```

La architecture del circuito di esempio 16 (terza parte):

```
PROCESS
  BEGIN
                                                    sensibilità
                                     100ns
                      Current Time:
   WAIT FOR 100 ns;
    in1 <= "00001";
    in2 <= "00100";
    ctrl <= "001";
                     Current Time:
                                     300ns
   WAIT FOR 200 ns;
    ctrl <= "010";
        ----- Current Time:
                                     500ns
   WAIT FOR 200 ns;
    ctrl <= "011";
   WAIT FOR 1500 ns;
   ASSERT (FALSE) REPORT "Simulation OK." SEVERITY FAILURE;
  END PROCESS;
END testbench arch;
```

 Il processo è avviato una sola volta a tempo o

END testbench arch;

## Architecture del testbench



• La architecture del circuito di esempio 16 (terza parte):

```
I segnali di ingresso
PROCESS
                                                  vengono forzato ad
BEGIN
                                   100ns
                    Current Time:
                                                  assumere un dato
 WAIT FOR 100 ns;
  in1 <= "00001";
                                                  valore
  in2 <= "00100";
                                                  L'istruzione wait forza
  ctrl <= "001";
                    Current Time: 300ns
                                                  l'aggiornamento dei
 WAIT FOR 200 ns;
                                                  segnali scritti e
  ctrl <= "010";
                    Current Time:
                                   500ns
                                                  sospende il processo
 WAIT FOR 200 ns;
                                                  per un intervallo di
  ctrl <= "011";
                                                  tempo specificato
 WAIT FOR 1500 ns;
 ASSERT (FALSE) REPORT "Simulation OK." SEVERITY FAILURE;
END PROCESS;
```

• La architecture del circuito di esempio 16 (terza parte):

```
PROCESS
  BEGIN
        ----- Current Time:
                                     100ns
   WAIT FOR 100 ns;
    in1 <= "00001";
    in2 <= "00100";
   ctrl <= "001";
                     Current Time:
                                     300ns
   WAIT FOR 200 ns;
    ctrl <= "010";
                                                   d'onda
       ----- Current Time:
                                     500ns
   WAIT FOR 200 ns;
    ctrl <= "011";
   WAIT FOR 1500 ns;
   ASSERT (FALSE) REPORT "Simulation OK." SEVERITY FAILURE;
  END PROCESS;
END testbench arch;
```

- In questo testbench non vengono collezionati gli output
- Si usa direttamente il simulatore per disegnare le forme d'onda

```
137
```



• La architecture del circuito di esempio 16 (terza parte):

```
PROCESS
 BEGIN
        ----- Current Time: 100ns
   WAIT FOR 100 ns;
   in1 <= "00001";
   in2 <= "00100";
   ctrl <= "001";
       ----- Current Time: 300ns
   WAIT FOR 200 ns;
   ctrl <= "010";
                                              Ferma la simulazione
       ----- Current Time:
                                   500ns
   WAIT FOR 200 ns;
   ctrl <= "011";
   WAIT FOR 1500 ns;
   ASSERT (FALSE) REPORT "Simulation OK." SEVERITY FAILURE;
  END PROCESS;
END testbench arch;
```


## Esecuzione del testbench



**POLITECNICO** 

DI MILANO

Output del simulatore:



400 ns 500 ns 600 ns 700 ns 800 ns 900 ns 00001 0010 011 01101

• • •

DIPARTIMENTO DI ELETTRONICA, INFORMAZIONE E BIOINGEGNERIA

La architecture del circuito di esempio 16 (terza parte):

```
PROCESS
 BEGIN
                                                ATTENZIONE: questa
       ----- Current Time:
                                   100ns
                                                descrizione non può
   WAIT FOR 100 ns;
   in1 <= "00001";
                                                essere sintetizzata ma
   in2 <= "00100";
                                                solo simulata!
   ctrl <= "001";
      ----- Current Time:
                                   300ns
   WAIT FOR 200 ns:
   ctrl <= "010";
       ----- Current Time:
                                   500ns
   WAIT FOR 200 ns:
   ctrl <= "011";
   WAIT FOR 1500 ns;
   ASSERT (FALSE) REPORT "Simulation OK." SEVERITY FAILURE;
 END PROCESS;
END testbench arch;
```

 Implementazione alternativa con lettura ed analisi automatizzata dei risultati nella architecture del circuito di esempio 16:

Implementazione alternativa con lettura ed analisi automatizzata dei risultati nella architecture del circuito di esempio 16:

- Il processo è sospeso per permettere l'aggiornamento dei segnali
  - Sospendiamo la simulazione per o secondi perché il componente testato non porta ritardi

 Implementazione alternativa con lettura ed analisi automatizzata dei risultati nella architecture del circuito di esempio 16:

- Lettura ed analisi dei risultati
- La assert bloccherà l'esecuzione nel caso di valore differente da quello atteso



 Implementazione alternativa con lettura ed analisi automatizzata dei risultati nella architecture del circuito di esempio 16:

 I dati di input possono anche essere letti da file ed i risultati scritti su file



# ... Domande?