


프로젝트 만들기

1. create new project 를 클릭

A screenshot of the 'New Project' dialog box in a software application. The dialog has a title bar with a yellow Vivado logo and a red close button. The main area is titled 'Project Name' and contains instructions: 'Enter a name for your project and specify a directory where the project data files will be stored'. There are two input fields: 'Project name:' with the text 'lab1' and 'Project location:' with the text 'D:/temp'. Below these fields is a checked checkbox labeled 'Create project subdirectory'. A summary line states 'Project will be created at: D:/temp/lab1'. At the bottom, there are four buttons: '< Back', 'Next >', 'Finish', and 'Cancel'.

New Project

Project Name
Enter a name for your project and specify a directory where the project data files will be stored

Project name: lab1


Project location: D:/temp

☒ Create project subdirectory

Project will be created at: D:/temp/lab1

< Back Next > Finish Cancel

먼저 Project 에서 c:\Wtemp 디렉토리를 선택하고 project name에 프로젝트이름 lab1을 입력하고 다음 버튼을 클릭

A screenshot of the 'New Project' dialog box, specifically the 'Project Type' tab. The title bar is the same. The main area is titled 'Project Type' with the instruction 'Specify the type of project to create.'. There are five radio button options: 1. 'RTL Project' (selected), with a description and a checked checkbox 'Do not specify sources at this time'. 2. 'Post-synthesis Project', with a description and an unchecked checkbox 'Do not specify sources at this time'. 3. 'I/O Planning Project', with a description. 4. 'Imported Project', with a description. 5. 'Configure an Example Embedded Evaluation Board Design', with a description. At the bottom, there are four buttons: '< Back', 'Next >', 'Finish', and 'Cancel'.

New Project

Project Type
Specify the type of project to create.

☒ **RTL Project**
You will be able to add sources, create block designs in IP Integrator, generate IP, run RTL analysis, synthesis, implementation, design planning and analysis.
☒ Do not specify sources at this time

☐ **Post-synthesis Project**
You will be able to add sources, view device resources, run design analysis, planning and implementation.
☐ Do not specify sources at this time

☐ **I/O Planning Project**
Do not specify design sources. You will be able to view part/package resources.


☐ **Imported Project**
Create a Vivado project from a Synplify, XST or ISE Project File.

☐ **Configure an Example Embedded Evaluation Board Design**
Create a new Vivado project from a predefined IP Integrator template design.

< Back Next > Finish Cancel

RTL project를 선택하고 next 버튼 클릭. 이때 do not specify sources at this time 을 check함.

2. part 옵션을 다음과 같이 정한다.




xc7a100tcsg324-1 칩을 선택한다. csg324는 핀 개수가 324개임을 의미한다.

3. finish 버튼을 클릭



Verilog 소스 추가


1. project manager의 add sources 부분을 클릭한다.




Add or create design sources를 선택하고 다음 버튼을 클릭.

그리고 create file 버튼을 클릭하고


File name에 alu를 입력하고 ok버튼을 클릭한다.




그리고 finish 버튼을 클릭한다.



Define module 창이 팝업되면 ok 버튼을 클릭한다. 입출력 포트는 나중에 코드로 직접 작성한다.



Project manager의 sources 창에서 alu.v를 더블 클릭한다. alu.v 파일이 열리면 여기에 코드를 작성한다.



Verilog 코드 입력

다음 코드를 alu.v에 입력한다. 이때 차이가 있는 부분만 입력한다.

```
`timescale 1ns / 1ps
```

```
module alu(a,b,sum  
    );
```

```
input [3:0] a,b;
```

```
output [4:0] sum;
```


```
wire [4:0] sum;
```

```
assign sum = a + b;
```


```
endmodule
```

합성

project manager에서 synthesis → run synthesis를 클릭하면 합성이 시작된다.



합성후 다음 창이 팝업되면 cancel 버튼 클릭



synthesis → open synthesized design → schematic 메뉴를 클릭하여 Verilog 코드에 해당하는 schematic을 확인해 보자.

▼ SYNTHESIS

▶ Run Synthesis

▼ Open Synthesized Design

Constraints Wizard

Edit Timing Constraints

 Set Up Debug

 Report Timing Summary

Report Clock Networks

Report Clock Interaction

 Report Methodology

Report DRC

Report Utilization


 Report Power

 Schematic


test bench 작성

합성이 끝나면 simulation을 통해서 작성한 코드가 우리가 원하는 동작을 하는지 확인해야 한다. 시뮬레이션에는 단순히 코드의 논리적 오류를 검증하는 behavioral simulation과 구현 후 결과를 검증하는 post-* simulation 두 종류가 있다. 시뮬레이션시 검증에 필요한 입력신호를 발생하기 위해 testbench 파일을 사용하게 된다.


1. project manager → add sources 를 클릭한다. Add or create simulate sources 를 선택하고 다음 버튼을 클릭한다.




다음 창에서 create file 버튼을 클릭한다.




파일 이름에 tb를 입력하고 ok 버튼을 클릭한다.



다음 창에서 Finish 버튼을 클릭한다.



다음 define module 창에서 entity name에 tb를 입력하고 ok 버튼을 클릭한다.



Define a module and specify I/O Ports to add to your source file.
For each port specified:
MSB and LSB values will be ignored unless its Bus column is checked.
Ports with blank names will not be written.

Module Definition

Entity name:

Architecture name:

I/O Port Definitions

Port Name	Direction	Bus	MSB	LSB
	in	☐	0	0

OK Cancel

2. 다음 코드를 tb.v 파일에 입력한다.

```
module tb;

    // Inputs
    reg [3:0] a;
    reg [3:0] b;

    // Outputs
    wire [4:0] sum;

    // for loop
    reg [4:0] i, j;

    // Instantiate the Unit Under Test (UUT)
    alu uut (
        .a(a),
        .b(b),
        .sum(sum)
    );

    initial begin
        // Initialize Inputs
        a = 0;
        b = 0;

        for (i=0; i<= 15; i=i+1) begin
            for (j=0; j<=15; j=j+1) begin
                #20 $display("%d + %d = %d", a, b, sum);
                b = b + 1;
            end
            a = a + 1;
        end
    end

endmodule
```


구현 및 시뮬레이션

이제 코드를 구현하고 최종 구현된 회로를 시뮬레이션을 해보자.

Project manager → implementation → run implementation 메뉴를 클릭하여 구현을 시작한다.




이제 translation, map, p&r 과정을 거쳐서 구현이 될 것이다. 구현이 종료되면 다음 창이 팝업되며 이때 cancel 버튼을 클릭한다.




이제 시뮬레이션을 통해서 verilog 코드가 예상하는 대로 동작하는지 검증해 보자.

2. project manager → simulation → run simulation 메뉴를 클릭한다.




이때 옵션에서 run behavioral simulation을 선택한다.




tb.v 에 문법적 오류가 없다면 시뮬레이션이 실행되면서 wave, signal 창이 팝업되면서 시뮬레이션이 진행된다. 문법 오류는 tcl console 창에 표시되므로 해당 에러를 찾아서 수정한 후 저장하고 다시 한번 run simulation 메뉴를 클릭한다.

3. wave 창에서 +, - 기호가 있는 돋보기 아이콘들을 클릭하여 시간 스케일을 조절한다.



원하는 결과가 나왔는지, 또는 틀린 결과가 나왔는지 확인한다.

4. 시뮬레이션은 기본적으로 1000 ns 동안 진행된다. 이는 가능한 입력조합을 모두 테스트하기에는 부족하다. 시뮬레이션 실행 시간을 증가하려면 project manager → simulation → simulation settings에서 xsim.simulate.runtime을 6000ns로 변경하고 ok 버튼을 클릭한다.



5. Simulation을 다시 시작한다.


6. 다음 명령어 실행

restart: 시뮬레이터 초기화

run 5200: 5200ns까지 시뮬레이션


Pin locking을 위한 XDC 작성

앞서의 구현에서는 입출력 핀이 컴파일러 임의대로 할당되었다. 그러나 실험키트에는 FPGA 칩의 핀이 키트 보드회로에 연결되어 있으므로 사용자가 적절하게 핀을 할당해야 한다. 이때 XDC (Xilinx design constraint)을 사용한다. XDC는 timing, area constraint등을 포함하기도 한다. project manager → add sources 메뉴를 클릭하고 add or create constraints를 선택하고 다음 버튼을 클릭한다.




Add sources 창에서 create file 버튼을 클릭한다.

Create constraints file창에서 File name에 alu를 입력하고 ok버튼을 클릭한다.



Finish 버튼을 클릭한다.



Alu.xdc 파일을 더블 클릭한다.



2. alu.xdc에 다음과 같이 입력한다 (실습보드 또는 매뉴얼 참조).

#

```
set_property PACKAGE_PIN J15 [get_ports {a[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {a[0]}]
```

```
set_property PACKAGE_PIN L16 [get_ports {a[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {a[1]}]
```

```
set_property PACKAGE_PIN M13 [get_ports {a[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {a[2]}]
```

```
set_property PACKAGE_PIN R15 [get_ports {a[3]}]
```


set_property IOSTANDARD LVCMOS33 [get_ports {a[3]}]

set_property PACKAGE_PIN R17 [get_ports {b[0]}]

set_property IOSTANDARD LVCMOS33 [get_ports {b[0]}]

set_property PACKAGE_PIN T18 [get_ports {b[1]}]

set_property IOSTANDARD LVCMOS33 [get_ports {b[1]}]

set_property PACKAGE_PIN U18 [get_ports {b[2]}]

set_property IOSTANDARD LVCMOS33 [get_ports {b[2]}]

set_property PACKAGE_PIN R13 [get_ports {b[3]}]

set_property IOSTANDARD LVCMOS33 [get_ports {b[3]}]

set_property PACKAGE_PIN H17 [get_ports {sum[0]}]

set_property IOSTANDARD LVCMOS33 [get_ports {sum[0]}]

set_property PACKAGE_PIN K15 [get_ports {sum[1]}]

set_property IOSTANDARD LVCMOS33 [get_ports {sum[1]}]

set_property PACKAGE_PIN J13 [get_ports {sum[2]}]

set_property IOSTANDARD LVCMOS33 [get_ports {sum[2]}]

set_property PACKAGE_PIN N14 [get_ports {sum[3]}]

set_property IOSTANDARD LVCMOS33 [get_ports {sum[3]}]


set_property PACKAGE_PIN R18 [get_ports {sum[4]}]

set_property IOSTANDARD LVCMOS33 [get_ports {sum[4]}]

3. XDC가 추가되면 구현과정을 다시 하여야 한다.

실습 키트 다운로드 준비

1. JTAG 케이블을 PC usb 포트와 실험 키트의 JTAG Programming 포트에 연결하고 실험 키트의 전원 스위치를 on 한다.




bit 파일 생성과 다운로드

구현이 끝났으면 이를 FPGA 칩에 다운로드하려면 비트 파일로 바꾸어야 한다.


1. project manager → program and debug → generate bitstream 메뉴를 클릭한다.




생성되는 파일이름은 alu.bit 이다. Bit 파일 생성이 끝나면 open target 메뉴를 클릭한다.




다음 창이 팝업되면 Auto Connect 메뉴를 선택한다.




Program device 메뉴를 클릭한다.



디바이스에서 Xc7a100t를 선택한다.



Program device 창에서 program 버튼을 클릭하여 비트 파일을 다운로드한다.



2. 슬라이드 스위치들을 조작하여 4비트 가산기가 동작하는지 확인한다.