Clase pre-parcial

Organización del Computador 2 Segundo cuatrimestre 2023

En un sistema similar al que implementamos en los talleres del curso (modo protegido con paginación activada) se pide:

- A. Implementar la *Syscall exit* que al ser llamada por una tarea, **inactiva dicha tarea y pone a correr la siguiente** (segun indique el sistema de prioridad utilizado). Mostrar el código.
- **B.** ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.
- **C.** ¿Y si ahora no es la *Syscall exit* la que modifica el EAX de nivel 3 de la tarea que va a ser ejecutada luego de la llamada a la *Syscall* sino la **interrupción de reloj**? Como deberías modificar el código de la interrupción de reloj?. Mostrar el código y explicar todo lo que agregues al sistema.
- **D.** ¿Considerás que es una buena práctica que las tareas se comuniquen sobre-escribiendo los registros de propósito general de otra tarea? ¿Qué problemas pueden surgir? Teniendo en cuenta lo visto en la materia, ¿de que **otra forma se podrían pasar mensajes las tareas** entre sí? Hacer un esquema que muestre los mapeos de memoria virtual a física de dos tareas que usen la forma de comunicarse propuesta por ustedes.
 - Realizá un diagrama que muestre la interacción del mecanismo con el scheduler y/o los mapeos de memoria.

Se recomienda organizar la resolución del ejercicio realizando paso a paso los items mencionados anteriormente y explicar las decisiones que toman.

En un sistema similar al que implementamos en los talleres del curso (modo protegido con paginación activada) se pide:

```
isr.asm
global _isr99
; Syscall exit
```

```
isr.asm
global _isr99
: Syscall exit
  pushad
  call sched exit task
```

```
isr.asm
global _isr99
: Syscall exit
  pushad
  call sched exit task
  ; Igual que en RAI de reloj
```

```
isr.asm
global _isr99
: Syscall exit
                                           : Actualizamos las estructuras
_isr99:
                                         compartidas ante el tick del reloj
  pushad
                                           call tasks tick
  call sched exit task
                                           : Actualizamos la "interfaz" del
  ; Igual que en RAI de reloj
                                         sistema en pantalla
  mov word [sched_task_selector], ax
                                           call tasks_screen_update
  jmp far [sched_task_offset]
                                           popad
                                           iret
```

```
isr.asm
global _isr99
 pushad
 call sched_exit_task
 mov word [sched_task_selector], ax
  jmp far [sched_task_offset]
 call tasks_tick
 call tasks_screen_update
 popad
 iret
```

```
sched.c
uint16_t sched_exit_task(void) {}
```

```
isr.asm
global _isr99
 pushad
 call sched_exit_task
 mov word [sched_task_selector], ax
  jmp far [sched_task_offset]
 call tasks_tick
 call tasks_screen_update
 popad
  iret
```

```
sched.c
uint16_t sched_exit_task(void) {
  // apagamos a la tarea
  sched_disable_task(current_task);
  // buscamos la siguiente tarea activa
  // de acuerdo a la politica de
scheduling
  // y devolvemos la nueva tarea
  return sched_next_task();
```

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

Pasos de la resolución:

1. Obtener el id de la tarea que llama a la syscall

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

- 1. Obtener el id de la tarea que llama a la syscall
- 2. Desactivar la tarea actual

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

- 1. Obtener el id de la tarea que llama a la syscall
- 2. Desactivar la tarea actual
- **3.** Buscar la siguiente tarea a ejecutar

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

- 1. Obtener el id de la tarea que llama a la syscall
- 2. Desactivar la tarea actual
- **3.** Buscar la siguiente tarea a ejecutar
 - a. Obtener el id

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

- 1. Obtener el id de la tarea que llama a la syscall
- 2. Desactivar la tarea actual
- 3. Buscar la siguiente tarea a ejecutar
 - a. Obtener el id
 - **b.** Obtener el selector

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

- 1. Obtener el id de la tarea que llama a la syscall
- 2. Desactivar la tarea actual
- **3.** Buscar la siguiente tarea a ejecutar
 - a. Obtener el id
 - **b.** Obtener el selector
- **4.** Antes de realizar el cambio de contexto, escribir el id obtenido en el paso 1 en el EAX destino. Para eso:

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

- 1. Obtener el id de la tarea que llama a la syscall
- 2. Desactivar la tarea actual
- 3. Buscar la siguiente tarea a ejecutar
 - a. Obtener el id
 - **b.** Obtener el selector
- **4.** Antes de realizar el cambio de contexto, escribir el id obtenido en el paso 1 en el EAX destino. Para eso:
 - a. Obtenemos la TSS de la nueva tarea

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

Pasos de la resolución:

- 1. Obtener el id de la tarea que llama a la syscall
- 2. Desactivar la tarea actual
- 3. Buscar la siguiente tarea a ejecutar
 - a. Obtener el id
 - **b.** Obtener el selector
- **4.** Antes de realizar el cambio de contexto, escribir el id obtenido en el paso 1 en el EAX destino.

- a. Obtenemos la TSS de la nueva tarea
- b. Buscamos el ESP de la nueva tarea

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

Pasos de la resolución:

- 1. Obtener el id de la tarea que llama a la syscall
- 2. Desactivar la tarea actual
- 3. Buscar la siguiente tarea a ejecutar
 - a. Obtener el id
 - **b.** Obtener el selector
- **4.** Antes de realizar el cambio de contexto, escribir el id obtenido en el paso 1 en el EAX destino.

- a. Obtenemos la TSS de la nueva tarea
- b. Buscamos el ESP de la nueva tarea
- **c.** Nos movemos en la pila hasta donde se ubica el EAX (pusheado por pushad antes de cambiar de contexto)

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

Pasos de la resolución:

- 1. Obtener el id de la tarea que llama a la syscall
- 2. Desactivar la tarea actual
- 3. Buscar la siguiente tarea a ejecutar
 - a. Obtener el id
 - **b.** Obtener el selector
- **4.** Antes de realizar el cambio de contexto, escribir el id obtenido en el paso 1 en el EAX destino.

- a. Obtenemos la TSS de la nueva tarea
- b. Buscamos el ESP de la nueva tarea
- **c.** Nos movemos en la pila hasta donde se ubica el EAX (pusheado por pushad antes de cambiar de contexto)
- d. Lo pisamos con el id

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

Pasos de la resolución:

- 1. Obtener el id de la tarea que llama a la syscall
- 2. Desactivar la tarea actual
- 3. Buscar la siguiente tarea a ejecutar
 - a. Obtener el id
 - **b.** Obtener el selector
- **4.** Antes de realizar el cambio de contexto, escribir el id obtenido en el paso 1 en el EAX destino.

- a. Obtenemos la TSS de la nueva tarea
- b. Buscamos el ESP de la nueva tarea
- **c.** Nos movemos en la pila hasta donde se ubica el EAX (pusheado por pushad antes de cambiar de contexto)
- d. Lo pisamos con el id
- 5. Seguimos con el cambio de contexto normal

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

Consideraciones?

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

Consideraciones:

- Se asume que la nueva tarea fue desalojada por el reloj al menos una vez.
 - Si no fuera así, el eax de la tss va a ser el de nivel de usuario y deberíamos pisar ese directamente
- Va a ser necesario modificar la RAI de reloj para que reciba por parámetro el id de la nueva tarea. queda para el punto C.

Lo que teníamos en A

```
isr.asm
global _isr99
 pushad
 call sched_exit_task
 mov word [sched_task_selector], ax
  jmp far [sched_task_offset]
 call tasks_tick
 call tasks_screen_update
 popad
  iret
```

```
sched.c
uint16_t sched_exit_task(void) {
  // apagamos a la tarea
  sched_disable_task(current_task);
  // buscamos la siguiente tarea activa
  // de acuerdo a la politica de
scheduling
  // y devolvemos la nueva tarea
  return sched_next_task();
```

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

Pasos de la resolución:

- 1. Obtener el id de la tarea que llama a la syscall
- 2. Desactivar la tarea actual
- 3. Buscar la siguiente tarea a ejecutar
 - a. Obtener el id
 - **b.** Obtener el selector
- **4.** Antes de realizar el cambio de contexto, escribir el id obtenido en el paso 1 en el EAX destino.

- a. Obtenemos la TSS de la nueva tarea
- b. Buscamos el ESP de la nueva tarea
- **c.** Nos movemos en la pila hasta donde se ubica el EAX (pusheado por pushad antes de cambiar de contexto)
- d. Lo pisamos con el id
- 5. Seguimos con el cambio de contexto normal

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

```
isr.asm
extern current_task
  pushad
  push DWORD [current_task]
 call sched_disable_task
 call sched_next_task_id
 push eax
 . . .
```

- 1. Obtener el id de la tarea que llama a la syscall
- 2. Desactivar la tarea actual
- **3.** Buscar la siguiente tarea a ejecutar
 - a. Obtener el id
 - **b.** Obtener el selector

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

```
isr.asm
: tenemos en eax el id de la nueva tarea
call pass_exit_id_to_next_task
call sched_next_task
; Igual que en RAI de reloj
mov word [sched_task_selector], ax
jmp far [sched_task_offset]
```

- **3.** Buscar la siguiente tarea a ejecutar
 - a. Obtener el id
 - **b.** Obtener el selector
- **4.** Escribir el id obtenido en el paso 1 en el EAX destino
 - a. Obtenemos TSS de la nueva tarea
 - **b.** Buscamos el ESP de la nueva tarea
 - **c.** Buscamos EAX en pila (por pushad)
 - d. Lo pisamos con el id
- Seguimos con el cambio de contexto normal

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

```
isr.asm
 mov esp, 8
  ; Actualizamos las estructuras compartidas ante
el tick del reloj
  call tasks_tick
  ; Actualizamos la "interfaz" del sistema en
pantalla
  call tasks_screen_update
  popad
  iret
```

5. Seguimos con el cambio de contexto normal

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.

```
sched.c
// es la primera parte de sched_next_task como funcion aux
                                                                 uint16_t sched_next_task(uint8_t task_id){
uint8_t sched_next_task_id(void) {
                                                                   // Si la tarea que encontramos es
                                                                 ejecutable entonces vamos a correrla.
actual)
                                                                   if (sched_tasks[i].state == TASK_RUNNABLE){
  int8_t i;
                                                                     current_task = i;
  for (i = (current_task + 1); (i % MAX_TASKS) !=
                                                                     return sched_tasks[i].selector;
current_task; i++) {
    // Si esta tarea está disponible la ejecutamos
                                                                   // En el peor de los casos no hay ninguna
    if (sched_tasks[i % MAX_TASKS].state == TASK_RUNNABLE)
                                                                 tarea viva. Usemos la idle como selector.
      break;
                                                                   return GDT_IDX_TASK_IDLE << 3;</pre>
   // Ajustamos i para que esté entre 0 y MAX_TASKS-1
  i = i % MAX_TASKS;
  return i
```

B. ¿Cómo modificarías el punto anterior para que exit (además de lo que hace normalmente) guarde el ID de quién la llamó en el **EAX de próxima tarea a ejecutar**? Mostrar código.



C. ¿Y si ahora no es la *Syscall exit* la que modifica el EAX de nivel 3 de la tarea que va a ser ejecutada luego de la llamada a la *Syscall* sino la **interrupción de reloj**? Cómo deberías modificar el código de la interrupción de reloj? Mostrar el código y explicar todo lo que agregues al sistema.

```
isr.asm
                                                isr.asm
_isr32: ;rutina de atención del reloj
 pushad
 call pic_finish1
                                                 pushad
 call next clock
 push DWORD [current_task]
 call sched next task
                                                 push eax
 cmp ax, 0
 je .fin
 str bx
 cmp ax, bx
 je .fin
 mov word [sched_task_selector], ax
 jmp far [sched_task_offset]
                                                 mov esp, 8
 call tasks tick
                                                 popad
 call tasks_screen_update
                                                 iret
 popad
 iret
```


```
_isr99: ;syscall exit
 push DWORD [current_task]
 call sched_disable_task
 call sched next task id
 call pass_exit_id_to_next_task
 call sched next task
 mov word [sched_task_selector], ax
 jmp far [sched_task_offset]
 call tasks tick
 call tasks_screen_update
```

C. ¿Y si ahora no es la *Syscall exit* la que modifica el EAX de nivel 3 de la tarea que va a ser ejecutada luego de la llamada a la *Syscall* sino la **interrupción de reloj**? Cómo deberías modificar el código de la interrupción de reloj? Mostrar el código y explicar todo lo que agregues al sistema.

```
isr.asm
                                                  isr.asm
_isr32: ;rutina de atención del reloj
 pushad
                                                 _isr99: ;syscall exit
 call pic_finish1
                                                                                                  isr32 e isr99 son
                                                   pushad
 call next clock
                                                   push DWORD [current_task]
                                                                                                  parecidas, pero isr99:
                                                   call sched disable t
 push DWORD [current_task]
                                                   call sched next task id
 call sched next task
                                                   push eax
                                                                                                  Desactiva tarea
 cmp ax, 0
                                                   call pass_exit_id_to_next_tas
                                                                                                  actual
 je .fin
                                                   call sched next task
 str bx
                                                                                                  (queda en isr99)
 cmp ax, bx
                                                   mov word [sched_task_selector], ax
 je .fin
                                                   jmp far [sched_task_offset]
                                                                                                  Escribe id en eax de
 mov word [sched_task_selector], ax
                                                                                                  la tarea siguiente
 jmp far [sched_task_offset]
                                                  mov esp, 8
                                                                                                  (pasa a isr32)
                                                   call tasks_tick
                                                   call tasks_screen_update
 call tasks tick
                                                   popad
 call tasks_screen_update
                                                   iret
 popad
 iret
```

D. ¿Considerás que es una buena práctica que las tareas se comuniquen sobre-escribiendo los registros de propósito general de otra tarea? ¿Qué problemas pueden surgir? Teniendo en cuenta lo visto en la materia, ¿de que **otra forma se podrían pasar mensajes las tareas** entre sí? Hacer un esquema que muestre los mapeos de memoria virtual a física de dos tareas que usen la forma de comunicarse propuesta por ustedes. Realizá un diagrama que muestre la interacción del mecanismo con el scheduler y/o los mapeos de memoria.

D. ¿Considerás que es una buena práctica que las tareas se comuniquen sobre-escribiendo los registros de propósito general de otra tarea? ¿Qué problemas pueden surgir? Teniendo en cuenta lo visto en la materia, ¿de que **otra forma se podrían pasar mensajes las tareas** entre sí? Hacer un esquema que muestre los mapeos de memoria virtual a física de dos tareas que usen la forma de comunicarse propuesta por ustedes. Realizá un diagrama que muestre la interacción del mecanismo con el scheduler y/o los mapeos de memoria.



Preguntas?

Ahora pasamos al Ej. 2

El **ENTEL575** fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación **RSTL00P**, la cual **escribe un cero en ECX** 'reiniciando' el contador de vueltas. RSTL00P se codifica con la secuencia de bytes 0x0F 0x0B.

Tenemos un montón de software escrito para el ENTEL575 pero lamentablemente no poseemos hardware que lo pueda correr. ¿Podrías desarrollar un sistema que nos permita hacerlo? Para ello, respondé los siguientes puntos:

- A. ¿Qué excepción ocurre cuándo un procesador x86 intenta ejecutar una instrucción no soportada?
- B. Realice un **diagrama de pila** que muestre el estado de la pila del kernel luego de que una aplicación de usuario intentó ejecutar RSTL00P.
- C. ¿Qué dirección de retorno se encuentra en la pila al atender la excepción?
- D. Describa una posible implementación de RSTL00P utilizando el mecanismo descrito en (a) y (b).
 - El mecanismo propuesto **sólo debe actuar** cuándo la instrucción no soportada es RSTL00P.
 - Si la instrucción que generó la excepción no es RSTL00P la tarea debe ser deshabilitada y la ejecución debe saltar a la tarea idle.
 - Si la instrucción que generó la excepción es RSTL00P adecúe la dirección de retorno de manera que permita a la tarea continuar la ejecución sin problemas.
- E. ¿Qué ocurriría si no se adecuara la dirección de retorno luego de simular RSTL00P?
- F. Detalle los **cambios a las estructuras** del sistema visto en el taller que haría para realizar la implementación descrita en (d).
- G. Muestre código para la **rutina de atención de interrupciones** descrita en (d) y todo otro cambio de comportamiento que haya visto necesario.

El **ENTEL575** fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación **RSTL00P**, la cual **escribe un cero en ECX** 'reiniciando' el contador de vueltas. RSTL00P se codifica con la secuencia de bytes $\theta x \theta F$ $\theta x \theta B$.

Tenemos un montón de software escrito para el ENTEL575 pero lamentablemente no poseemos hardware que lo pueda correr. ¿Podrías desarrollar un sistema que nos permita hacerlo?

Recomendaciones:

- Lea el capítulo del manual sobre interrupciones y excepciones
- Revise con sumo cuidado el "Exception and interrupt reference"
- Repase el mecanismo de cambio de pila
- Recuerde los mecanismos que el procesador le ofrece para realizar cambios de tareas

El **ENTEL575** fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación **RSTL00P**, la cual **escribe un cero en ECX** 'reiniciando' el contador de vueltas. RSTL00P se codifica con la secuencia de bytes $\theta x \theta F$ $\theta x \theta B$.

A. ¿Qué excepción ocurre cuándo un procesador x86 intenta ejecutar una instrucción no soportada?

	6.15	EXCEPTION AND INTERRUPT REFERENCE
		Interrupt 0—Divide Error Exception (#DE)6-24
		Interrupt 1—Debug Exception (#DB)6-25
		Interrupt 2—NMI Interrupt6-27
		Interrupt 3—Breakpoint Exception (#BP)6-28
		Interrupt 4—Overflow Exception (#0F)
		Interrupt 5—BOUND Range Exceeded Exception (#BR)
		Interrupt 6—Invalid Opcode Exception (#UD)6-31
		Interrupt 7—Device Not Available Exception (#NM)6-32
		Interrupt 8—Double Fault Exception (#DF)
		Interrupt 9—Coprocessor Segment Overrun
		Interrupt 10—Invalid TSS Exception (#TS)
		Interrupt 11—Segment Not Present (#NP)6-38
		Interrupt 12—Stack Fault Exception (#SS)
		Interrupt 13—General Protection Exception (#GP)6-41
		Interrupt 14—Page-Fault Exception (#PF)
		Interrupt 16—x87 FPU Floating-Point Error (#MF)6-48
		Interrupt 17—Alignment Check Exception (#AC)
		Interrupt 18—Machine-Check Exception (#MC)
		Interrupt 19—SIMD Floating-Point Exception (#XM)
		Interrupt 20—Virtualization Exception (#VE)6-55
		Interrupt 21—Control Protection Exception (#CP)
		Interrupts 32 to 255—User Defined Interrupts
1		

El **ENTEL575** fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación **RSTL00P**, la cual **escribe un cero en ECX** 'reiniciando' el contador de vueltas. RSTL00P se codifica con la secuencia de bytes 0x0F 0x0B.

A. ¿Qué excepción ocurre cuándo un procesador x86 intenta ejecutar una instrucción no soportada?

ĺ	6.15	EXCEPTION AND INTERRUPT REFERENCE
		Interrupt 0—Divide Error Exception (#DE)6-24
		Interrupt 1—Debug Exception (#DB)6-25
		Interrupt 2—NMI Interrupt6-27
		Interrupt 3—Breakpoint Exception (#BP)6-28
		Interrupt 4—Overflow Exception (#0F)
		Interrupt 5—BOUND Range Exceeded Exception (#BR)
		Interrupt 6—Invalid Opcode Exception (#UD)
		Interrupt 7—Device Not Available Exception (#NM)6-32
		Interrupt 8—Double Fault Exception (#DF)
		Interrupt 9—Coprocessor Segment Overrun
		Interrupt 10—Invalid TSS Exception (#TS)6-36
		Interrupt 11—Segment Not Present (#NP)6-38
		Interrupt 12—Stack Fault Exception (#SS)
		Interrupt 13—General Protection Exception (#GP)6-41
		Interrupt 14—Page-Fault Exception (#PF)
		Interrupt 16—x87 FPU Floating-Point Error (#MF)
		Interrupt 17—Alignment Check Exception (#AC)
		Interrupt 18—Machine-Check Exception (#MC)
		Interrupt 19—SIMD Floating-Point Exception (#XM)
		Interrupt 20—Virtualization Exception (#VE)6-55
		Interrupt 21—Control Protection Exception (#CP)
		Interrupts 32 to 255—User Defined Interrupts6-58
		<u> </u>

El **ENTEL575** fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación RSTL00P, la cual escribe un cero en ECX 'reiniciando' el contador de vueltas. RSTL00P se codifica con la secuencia de bytes 0x0F 0x0B.

¿Qué excepción ocurre cuándo un procesador x86 intenta ejecutar una instrucción no soportada?

Interrupt 6—Invalid Opcode Exception (#UD)

Fault. Exception Class

Description

Indicates that the processor did one of the following things:

- Attempted to execute an invalid or reserved opcode.

Exception Error Code

None.

Saved Instruction Pointer

The saved contents of CS and EIP registers point to the instruction that generated the exception.

Program State Change

A program-state change does not accompany an invalid-opcode fault, because the invalid instruction is not executed.

- Attempted to execute an instruction with an operand type that is invalid for its accompanying opcode; for example, the source operand for a LES instruction is not a memory location.
- Attempted to execute an MMX or SSE/SSE2/SSE3 instruction on an Intel 64 or IA-32 processor that does not support the MMX technology or SSE/SSE2/SSE3/SSSE3 extensions, respectively. CPUID feature flags MMX (bit 23), SSE (bit 25), SSE2 (bit 26), SSE3 (ECX, bit 0), SSSE3 (ECX, bit 9) indicate support for these extensions.
- Attempted to execute an MMX instruction or SSE/SSE2/SSE3/SSSE3 SIMD instruction (with the exception of the MOVNTI, PAUSE, PREFETCHh, SFENCE, LFENCE, MFENCE, CLFLUSH, MONITOR, and MWAIT instructions) when the EM flag in control register CR0 is set (1).
- Attempted to execute an SSE/SE2/SSE3/SSSE3 instruction when the OSFXSR bit in control register CR4 is clear (0). Note this does not include the following SSE/SSE2/SSE3 instructions: MASKMOVO, MOVNTO, MOVINTI DEFETCHA SEENCE LEENCE MEENCE and CLEUISH, or the 64-bit versions of the DAVGR DAVGW

El ENTEL575 fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación RSTL00P, la cual escribe un cero en ECX 'reiniciando' el contador de vueltas. RSTL00P se codifica con la secuencia de bytes $\theta \times \theta F = \theta \times \theta B$.

B. Realice un diagrama de pila que muestre el estado de la pila del kernel luego de que una aplicación de usuario intentó ejecutar RSTL00P.

¿Qué ocurre cuando una tarea intenta ejecutar RSTLOOP?

El ENTEL575 fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación RSTL00P, la cual escribe un cero en ECX 'reiniciando' el contador de vueltas. RSTL00P se codifica con la secuencia de bytes $0 \times 0 F$ $0 \times 0 B$.

B. Realice un diagrama de pila que muestre el estado de la pila del kernel luego de que una aplicación de usuario intentó ejecutar RSTL00P.

¿Qué ocurre cuando una tarea intenta ejecutar RSTLOOP?





Figure 6-4. Stack Usage on Transfers to Interrupt and Exception-Handling Routines

El **ENTEL575** fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación **RSTL00P**, la cual **escribe un cero en ECX 'reiniciando' el contador de vueltas**. RSTL00P se codifica con la secuencia de bytes $0 \times 0 F$ $0 \times 0 B$.

B. Realice un diagrama de pila que muestre el estado de la pila del kernel luego de que una aplicación de usuario intentó ejecutar RSTL00P.






Figure 6-4. Stack Usage on Transfers to Interrupt and Exception-Handling Routines

El ENTEL575 fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación RSTL00P, la cual escribe un cero en ECX 'reiniciando' el contador de vueltas. RSTL00P se codifica con la secuencia de bytes $0 \times 0 F$ $0 \times 0 B$.

B. Realice un diagrama de pila que muestre el estado de la pila del kernel luego de que una aplicación de usuario intentó ejecutar RSTL00P.

C. ¿Qué dirección de retorno se encuentra en la pila al atender la excepción?




Figure 6-4. Stack Usage on Transfers to Interrupt and Exception-Handling Routines

El ENTEL575 fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación RSTL00P, la cual escribe un cero en ECX 'reiniciando' el contador de vueltas. RSTL00P se codifica con la secuencia de bytes $0 \times 0 F$ $0 \times 0 B$.

B. Realice un diagrama de pila que muestre el estado de la pila del kernel luego de que una aplicación de usuario intentó ejecutar RSTL00P.

C. ¿Qué dirección de retorno se encuentra en la pila al atender la excepción?

Exception Error Code

None.

Saved Instruction Pointer

The saved contents of CS and EIP registers point to the instruction that generated the exception.

Program State Change

A program-state change does not accompany an invalid-opcode fault, because the invalid instructi executed.




Figure 6-4. Stack Usage on Transfers to Interrupt and Exception-Handling Routines

El ENTEL575 fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación RSTL00P, la cual escribe un cero en ECX 'reiniciando' el contador de vueltas. RSTL00P se codifica con la secuencia de bytes $0 \times 0 F$ $0 \times 0 B$.

- D. Describa una posible implementación de RSTL00P utilizando el mecanismo descrito en (a) y (b).
 - El mecanismo propuesto sólo debe actuar cuándo la instrucción no soportada es RSTL00P.
 - Si la instrucción que generó la excepción no es RSTL00P la tarea debe ser deshabilitada y la ejecución debe saltar a la tarea idle.
 - Si la instrucción que generó la excepción es RSTL00P adecúe la dirección de retorno de manera que permita a la tarea **continuar la ejecución** sin problemas.

El **ENTEL575** fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación **RSTL00P**, la cual **escribe un cero en ECX 'reiniciando' el contador de vueltas**. RSTL00P se codifica con la secuencia de bytes 0x0F 0x0B.

- D. Describa una posible implementación de RSTL00P utilizando el mecanismo descrito en (a) y (b).
 - El mecanismo propuesto sólo debe actuar cuándo la instrucción no soportada es RSTL00P.
 - Si la instrucción que generó la excepción no es RSTL00P la tarea debe ser deshabilitada y la ejecución debe saltar a la tarea idle.
 - Si la instrucción que generó la excepción es RSTL00P adecúe la dirección de retorno de manera que permita a la tarea **continuar la ejecución** sin problemas.

El **ENTEL575** fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación **RSTL00P**, la cual **escribe un cero en ECX 'reiniciando' el contador de vueltas**. RSTL00P se codifica con la secuencia de bytes $0 \times 0 F$ $0 \times 0 B$.

- D. Describa una posible implementación de RSTL00P utilizando el mecanismo descrito en (a) y (b).
 - El mecanismo propuesto sólo debe actuar cuándo la instrucción no soportada es RSTL00P.
 - Si la instrucción que generó la excepción no es RSTL00P la tarea debe ser deshabilitada y la ejecución debe saltar a la tarea idle.
 - Si la instrucción que generó la excepción es RSTL00P adecúe la dirección de retorno de manera que permita a la tarea **continuar la ejecución** sin problemas.

Modificamos la rutina de atención de la interrupción 6.

Dados:

- EIP: Puntero a la instrucción no reconocida
- CS, EFLAGS, ESP, SS: Estado de la tarea

Hacer:

- Si en EIP se encuentra la secuencia de bytes 0x0F, 0x0B: (Leemos los bytes en [EIP], [EIP+1])
 - Escribir 0 en el ECX de la tarea actual
 - Saltar a la siguiente instrucción de la tarea actual (EIP+2)
- Sino:
 - Deshabilitamos la tarea actual en el scheduler
 - Saltamos a IDLE

El ENTEL575 fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación RSTL00P, la cual escribe un cero en ECX 'reiniciando' el contador de vueltas. RSTL00P se codifica con la secuencia de bytes $0 \times 0 F$ $0 \times 0 B$.

- D. Describa una posible implementación de RSTL00P utilizando el mecanismo descrito en (a) y (b).
 - El mecanismo propuesto sólo debe actuar cuándo la instrucción no soportada es RSTL00P.
 - Si la instrucción que generó la excepción **no es RSTL00P la tarea debe ser deshabilitada** y la ejecución debe saltar a la tarea idle.
 - Si la instrucción que generó la excepción es RSTL00P adecúe la dirección de retorno de manera que permita a la tarea **continuar la ejecución** sin problemas.

Modificamos la rutina de atención de la interrupción 6.

Dados:

- EIP: Puntero a la instrucción no reconocida
- CS, EFLAGS, ESP, SS: Estado de la tarea

Hacer:

- Si en EIP se encuentra la secuencia de bytes 0x0F, 0x0B: (Leemos los bytes en [EIP], [EIP+1])
 - Escribir 0 en el ECX de la tarea actual
 - Saltar a la siguiente instrucción de la tarea actual (EIP+2)
- Sino:
 - Deshabilitamos la tarea actual en el scheduler
 - Saltamos a IDLE


E. ¿Qué pasa si no hacemos este paso?

El ENTEL575 fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación RSTL00P, la cual escribe un cero en ECX 'reiniciando' el contador de vueltas. RSTL00P se codifica con la secuencia de bytes $0 \times 0 F$ $0 \times 0 B$.

- E. Detalle los cambios a las estructuras del sistema visto en el taller que haría para realizar la implementación descrita en (d).
- F. Muestre código para la rutina de atención de interrupciones descrita en (d) y todo otro cambio de comportamiento que haya visto necesario.

El **ENTEL575** fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación **RSTL00P**, la cual **escribe un cero en ECX 'reiniciando' el contador de vueltas**. RSTL00P se codifica con la secuencia de bytes $0 \times 0 F$ $0 \times 0 B$.

- E. Detalle los cambios a las estructuras del sistema visto en el taller que haría para realizar la implementación descrita en (d). -> modificamos sólo la RAI de opcode invalido (isr6)
- F. Muestre código para la rutina de atención de interrupciones descrita en (d) y todo otro cambio de comportamiento que haya visto necesario.



Si en EIP se encuentra la secuencia de bytes 0x0F, 0x0B: (Leemos los bytes en [EIP], [EIP+1])

- Escribir 0 en el ECX de la tarea actual
- Saltar a la siguiente instrucción de la tarea actual (EIP+2)

Sino:

- Deshabilitamos la tarea actual en el scheduler
- Saltamos a IDLE

El **ENTEL575** fue un microprocesador compatible con los Intel i686. Este procesador incluía varias funcionalidades extra que nunca fueron replicadas por Intel. Una de ellas es la operación **RSTL00P**, la cual **escribe un cero en ECX 'reiniciando' el contador de vueltas**. RSTL00P se codifica con la secuencia de bytes $0 \times 0 F$ $0 \times 0 B$.

F. Muestre código para la rutina de atención de interrupciones descrita en (d) y todo otro cambio de comportamiento que haya visto necesario.

```
isr.asm
extern current_task
extern sched_disable_task
                                   : salto a IDLE
                                     add esp, 4
                                     jmp (12 << 3):0
  ; cargamos el EIP de la tarea
 mov ecx, [esp]
  ; cargamos la instrucción
                                         mov ecx, 0
                                         add DWORD [esp], 2
  mov cx, [ecx]
                                         iret
  ; es rstloop?
  cmp cx, 0x0B0F
  je .emulate_rstloop
  ; no es, deshabilitamos
  push DWORD [current_task]
  call sched_disable_task
. . .
```

Si en EIP se encuentra la secuencia de bytes 0x0F, 0x0B: (Leemos los bytes en [EIP], [EIP+1])

- Escribir 0 en el ECX de la tarea actual
- Saltar a la siguiente instrucción de la tarea actual (EIP+2)

Sino:

- Deshabilitamos la tarea actual en el scheduler
- Saltamos a IDLE

Nota: [ESP] = EIP

Preguntas?