



Министерство науки и высшего образования Российской Федерации  
Федеральное государственное автономное образовательное  
учреждение высшего образования  
«Московский государственный технический университет  
имени Н.Э. Баумана  
(национальный исследовательский университет)»  
(МГТУ им. Н.Э. Баумана)

---

---

ФАКУЛЬТЕТ \_\_\_\_\_ ИНФОРМАТИКА И СИСТЕМЫ УПРАВЛЕНИЯ  
КАФЕДРА ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ЭВМ И ИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ (ИУ7)  
НАПРАВЛЕНИЕ ПОДГОТОВКИ 09.03.04 Программная инженерия

**О т ч е т**  
**по лабораторной работе № 1**

Название: Проектирование систем на кристалле на основе ПЛИС

Дисциплина: Архитектура ЭВМ

Студент гр. ИУ7-52Б

\_\_\_\_\_  
(Подпись, дата)

М. А. Жаринов  
(И.О. Фамилия)


Преподаватель

\_\_\_\_\_  
(Подпись, дата)

М.А. Гейне  
(И.О. Фамилия)

2025 год

**Цель работы:** изучение основ построения микропроцессорных систем на ПЛИС. В ходе работы студенты ознакомятся с принципами построения систем на кристалле (СНК) на основе ПЛИС, получат навыки проектирования СНК в САПР Altera Quartus II, выполнят проектирование и верификацию системы с использованием отладочного комплекта Altera DE1Board




Система на кристалле состоит из следующих блоков:


- Микропроцессорное ядро Nios II/e выполняет функции управления системой.
- Внутренняя оперативная память СНК, используемая для хранения программы управления и данных.
- Системная шина Avalon обеспечивает связность всех компонентов системы.
- Блок синхронизации и сброса обеспечивает обработку входных сигналов сброса и синхронизации и распределение их в системе. Внутренний сигнал сброса синхронизирован и имеет необходимую для системы длительность.
- Блок идентификации версии проекта обеспечивает хранение и выдачу уникального идентификатора версии, который используется программой управления при инициализации системы.
- Контроллер UART обеспечивает прием и передачу информации по интерфейсу RS232.

## Проектирование системы


1. Был создан и настроен проект в САПР Quartus II. Окно с настройками проекта:




2. Создан новый модуль системы на кристалле QSYS и установлена частота внешнего сигнала синхронизации 50 000 000 Гц:




3. Добавлен в проект и настроен модуль синтезируемого микропроцессорного ядра Nios2. Его настройки:




4. Добавлен в проект и настроен модуль ОЗУ программ и данных. Его настройки:



5. Добавлен и настроен компонент Avalon System ID аппаратного идентификатора версии. Его настройки по моему варианту (11):



6. Добавлен и настроен компонент Avalon UART. Его настройки:



7. Создана сеть синхронизации и сброса системы, подключены блоки к системной шине, экспортированы сигналы TX и RX, назначены базовые адреса. Модуль в QSYS после этих действий:

| Use                                 | Connections | Name                    | Description                 | Export | Clock | Base |
|-------------------------------------|-------------|-------------------------|-----------------------------|--------|-------|------|
| <input checked="" type="checkbox"/> |             | clk_0                   | Clock Source                |        |       |      |
| <input checked="" type="checkbox"/> |             | clk_in                  | Clock Input                 |        |       |      |
| <input checked="" type="checkbox"/> |             | clk_in_reset            | Reset Input                 |        |       |      |
| <input checked="" type="checkbox"/> |             | clk                     | Clock Output                |        |       |      |
| <input checked="" type="checkbox"/> |             | clk_reset               | Reset Output                |        |       |      |
| <input checked="" type="checkbox"/> |             | nios2_qsys_0            | Nios II Processor           |        |       |      |
| <input checked="" type="checkbox"/> |             | clk                     | Clock Input                 |        |       |      |
| <input checked="" type="checkbox"/> |             | reset_n                 | Reset Input                 |        |       |      |
| <input checked="" type="checkbox"/> |             | data_master             | Avalon Memory Mapped Master |        |       |      |
| <input checked="" type="checkbox"/> |             | instruction_master      | Avalon Memory Mapped Master |        |       |      |
| <input checked="" type="checkbox"/> |             | jtag_debug_module_re... | Reset Output                |        |       |      |
| <input checked="" type="checkbox"/> |             | jtag_debug_module       | Avalon Memory Mapped Slave  |        |       |      |
| <input checked="" type="checkbox"/> |             | custom_instruction_m... | Custom Instruction Master   |        |       |      |
| <input checked="" type="checkbox"/> |             | onchip_memory2_0        | On-Chip Memory (RAM or ROM) |        |       |      |
| <input checked="" type="checkbox"/> |             | clk1                    | Clock Input                 |        |       |      |
| <input checked="" type="checkbox"/> |             | s1                      | Avalon Memory Mapped Slave  |        |       |      |
| <input checked="" type="checkbox"/> |             | reset1                  | Reset Input                 |        |       |      |
| <input checked="" type="checkbox"/> |             | sysid_qsys_0            | System ID Peripheral        |        |       |      |
| <input checked="" type="checkbox"/> |             | clk                     | Clock Input                 |        |       |      |
| <input checked="" type="checkbox"/> |             | reset                   | Reset Input                 |        |       |      |
| <input checked="" type="checkbox"/> |             | control_slave           | Avalon Memory Mapped Slave  |        |       |      |
| <input checked="" type="checkbox"/> |             | uart_0                  | UART (RS-232 Serial Port)   |        |       |      |
| <input checked="" type="checkbox"/> |             | clk                     | Clock Input                 |        |       |      |
| <input checked="" type="checkbox"/> |             | reset                   | Reset Input                 |        |       |      |
| <input checked="" type="checkbox"/> |             | s1                      | Avalon Memory Mapped Slave  |        |       |      |
| <input checked="" type="checkbox"/> |             | external_connection     | Conduit                     |        |       |      |

Таблица распределения адресов:

| Component                       | Address Range   | Base Address |
|---------------------------------|-----------------|--------------|
| nios2_qsys_0_data_master        | 0x8800 - 0x8fff | 0x8800       |
| nios2_qsys_0_instruction_master | 0x8800 - 0x8fff | 0x8800       |
| nios2_qsys_0_jtag_debug_module  | 0x9048 - 0x904f | 0x9048       |
| sysid_qsys_0_control_slave      | 0x9020 - 0x903f | 0x9020       |
| uart_0_s1                       | 0x9020 - 0x903f | 0x9020       |
| onchip_memory2_0_s1             | 0x4000 - 0x6003 | 0x4000       |

8. Назначены портам проекта контакты микросхемы:

Pin Planner - C:/Users/user/sopc01 - socp01

File Edit View Processing Tools Window Help

Search altera.com

Report Report not available

Groups Report

Tasks

- Run Anal
  - Early Pin
    - Early
    - Run
    - Expo
  - Change \
    - Show
    - Show
    - Show

Top View - Wire Bond  
Cyclone II - EP2C20F484C7

Named: \* Edit: Filter: Pins: all

| Node Name     | Direction | Location | I/O Bank | VREF Group | Fitter Location | I/O Standard       | Reserved | Current Strength | Differential Pair |
|---------------|-----------|----------|----------|------------|-----------------|--------------------|----------|------------------|-------------------|
| ck_ck         | Input     | PIN_L1   | 2        | B2_N1      | PIN_L1          | 3.3-V LV...default |          | 24mA (default)   |                   |
| reset_reset_n | Input     | PIN_R22  | 6        | B6_N0      | PIN_R22         | 3.3-V LV...default |          | 24mA (default)   |                   |
| uart0_rxd     | Input     | PIN_F14  | 4        | B4_N1      | PIN_F14         | 3.3-V LV...default |          | 24mA (default)   |                   |
| uart0_txd     | Output    | PIN_G12  | 4        | B4_N1      | PIN_G12         | 3.3-V LV...default |          | 24mA (default)   |                   |
| <<new node>>  |           |          |          |            |                 |                    |          |                  |                   |

## Разработанная программа и результаты работы

Для вывода System ID была разработана программа:


```
#include "sys/alt_stdio.h"
#include "system.h"
#include "altera_avalon_sysid_qsys.h"
#include "altera_avalon_sysid_qsys_regs.h"

int main()
{
    char ch;
    int id = IORD_ALTERA_AVALON_SYSID_QSYS_ID(SYSID_QSYS_0_BASE);
    alt_putstr("Hello from System on Chip\n");
    alt_putstr("Send any character\n");
    alt_printf("Systemid: %c%c%c%c\n", id / (16 * 16 * 16) + '0', (id / (16 * 16)) % 16
+ '0', (id / 16) % 16 + '0', id % 16 + '0');

    /* Event loop never exits. */
    while (1) {
        ch = alt_getchar();
        alt_putchar(ch);
    }

    return 0;
}
```

После разработки и компиляции проекта, а также сборки кода была произведена прошивка подключённой ПЛИС EPC2C20. Результат запуска программы (с вариантом одnogруппника, т.к. работа делалась в команде):





### **Вывод**

В процессе выполнения лабораторной работы мною были изучены основы построения микропроцессорных систем на ПЛИС, я ознакомился с принципами построения систем на кристалле (СНК) на основе ПЛИС, получил навыки проектирования СНК в САПР Altera Quartus II, выполнил проектирование и верификацию системы с использованием отладочного комплекта Altera DE1Board.