

ALU 8 bits sur FPGA Nexys 3

Note de suivi des modifications

3 septembre 2026

1 Contexte

Reprise du projet d'ALU 8 bits sur FPGA Nexys 3 (Xilinx ISE). Le projet initial utilisait un système de sélection et de chargement (**sel/load**) avec 6 switches pour définir la valeur d'entrée. Cette note présente les modifications apportées à l'architecture matérielle et logicielle, ainsi que le plan de test associé.

2 Résumé des changements

1. **Entrée des opérandes** : passage de 6 switches (**sw(5 downto 0)**, valeurs de 0 à 63) à 8 switches (**sw(7 downto 0)**, valeurs de 0 à 255). Cette modification permet d'utiliser l'ensemble des 8 bits pour représenter les opérandes. En représentation signée en complément à deux, les valeurs peuvent ainsi être interprétées dans l'intervalle de -128 à +127.
2. **Chargement des registres** : remplacement du système **sel/load** par trois boutons-poussoirs indépendants :
 - **btnL** : valide et charge le code opération (**alu_op**);
 - **btnC** : valide et charge le registre A;
 - **btnR** : valide et charge le registre B.

Chaque bouton permet de capturer l'état courant des 8 switches dans le registre correspondant au moment de l'appui.

3. **Sélection de l'affichage** : les boutons restants sont utilisés pour sélectionner la donnée à afficher :
 - **btnU** : affiche le contenu du registre B;
 - **btnD** : affiche le résultat de l'ALU;
 - par défaut, lorsque ni **btnU** ni **btnD** n'est activé : affiche le contenu du registre A.
4. **Retenue** : la retenue (**carry**) n'est plus une entrée physique. Elle est désormais gérée comme un signal interne de l'ALU. Elle est générée automatiquement par les opérations arithmétiques et peut être utilisée comme information supplémentaire sur le résultat du calcul.