Capítulo III Circuitos Secuenciales


Cristián Tejos Primer Semestre 2017


Basado en apuntes de Marcelo Guarini y el libro Digital Design and Computer Architecture (1st edition), D. M. Harris & S. L. Harris, Elsevier 2007

Introducción


- La salida de un circuito combinacional depende de la entrada presente.
- En los circuitos secuenciales, la salida depende de la entrada presente y de las entradas previas (tienen memoria).
- Pueden explicitamente recordar algunas de las entradas pasadas, o destilar las entradas previas en una cantidad menor de información llamada estado del sistema
- El estado de un circuito secuencial es un conjunto de bits llamadas variables de estado que contienen toda la información acerca del pasado necesaria para explicar el comportamiento futuro del circuito.


- El bloque fundamental de una memoria es un elemento bi-estable, es decir un elemento con dos estados estables.
- La figura (a) muestra un simple elemento bi-estable construido con dos negadores conectados en loop.
- La figura (b) muestra el mismo circuito redibujado para enfatizar su simetría.
- Tiene dos salidas pero no tiene entradas






Operación del elemento bi-estable







• ¿Cómo poder ingresar información [Latch S-R]?




Operación del Latch S-R

Memorización





Ingreso de información







Tabla de operación y símbolo del Latch S-R

S	R	Q	ā	_
0	0	Q _{pre}	\overline{Q}_p	rev
0	1	0	1	
1	0	1	0	
1	1	0	0	

En general esta combinación no se permite

Latch tipo D

Circuito




• Tabla de operación

CLK	D	D	S	R	$Q \bar{Q}$
0	Х	\overline{x}	0	0	Q _{prev} \overline{Q}_{prev}
1	0	1	0	1	0 1
1	1	0	1	0	1 0


Símbolo

Flip-Flop tipo D

 Se fabrica utilizando dos latches tipo D controlados por señales de reloj (clock) complementarias.




Símbolo y símbolo condensado



• PREGUNTA: ¿Cuántos transistores se requieren para hacer un flip-flop D?


Registros

Registro de 4 bits



 Un registro de N bits es un banco de N flipflops D que comparten un clock común.

Diagrama condensado



Flip-Flop con habilitación (Enable)

 Agrega una entrada adicional EN (ENABLE) que determina si se carga o no el dato en la transición de la señal del reloj


Circuito

CLK


O

1






Símbolo



Flip-Flop D con Reset

 Agrega una entrada adicional llamada RESET. Cuando ésta es 0, el flip-flop funciona normalmente. Cuando es 1, el flip-flop se pone en cero con el primer flanco positivo del reloj. (reset síncrono)




Diseño de Latches y Flip-Flops a nivel de transistores

La función de un Latch es ser transparente u opaco, más o menos como un interruptor

Un compuerta de transmisión es una forma eficiente de construir un interruptor.

Cuando CLK = I, la compuerta de transmisión está ON, entonces D fluye a Q y decimos que el Latch es transparente.

Cuando *CLK* = 0, la compuerta de transmisión está OFF, entonces Q está aislado de D y decimos que el *Latch* está opaco




Diseño de Latches y Flip-Flops a nivel de transistores

Este simple Latch D sufre de dos limitaciones importantes:

Nodo de salida flotante: Cuando el *Latch* está opaco, Q no es mantenido en su nivel por ninguna compuerta. Se dice que Q es un nodo flotante o dinámico. Después de algún tiempo, el ruido y la fuga de cargas puede perturbar el valor de Q.

No tiene buffers: La falta de buffers causó el mal funcionamiento de varios circuitos comerciales. Un peak de ruido que mueva D a un valor negativo puede encender el transistor nMOS haciendo transparente el circuito, aún cuando el clock = 0.

De la misma forma un peak de ruido positivo, > VDD, puede encender el transistor pMOS, aún cuando *clock* = 0.




Diseño de Latches y Flip-Flops a nivel de transistores

Latch D

Este circuito es más robusto (12 transistores) y hoy se utiliza comunmente en los circuitos comerciales como *Latch* D. Utiliza I1 e I2 para aislar la entrada y la salida respectivamente.

El estado del *Latch* es mantenido en el nodo N1. El inversor I3 y el *Buffer tristate* T1 proveen la realimentación para hacer que N1 sea un nodo estático.

Si una pequeña cantidad de ruido ocurre en NI cuando el *CLK* = 0,TI se encarga de restaurar el valor correcto válido.




Diseño de Latches y Flip-Flops a nivel de transistores

Flip-Flop D

Construido utilizando dos Latches estáticos.


Algunos inversores internos redundantes se han eliminado para que tenga sólo 20 transistores



Lo que hay que recordar

- Los latches y flip-flops son los bloques escenciales para construír circuitos secuenciales.
- Los latches son sensibles al nivel del CLK, mientras que los flip-flops son gatillados por el flanco.
- El latch D es transparente con el CLK = I, dejando fluir D hasta Q.
- El flip-flop D copia el valor de D en Q al momento del flanco de subida del CLK.
- En todo otro momento, los latches y los flip-flops retienen su estado anterior.
- Un registro es un banco de flip-flops D que comparten una misma señal de CLK.


Diferencia entre un latch D y un flip-flop D



- En general los circuitos secuenciales son aquellos para los cuales la salida no puede ser establecida en base sólo a las variables de entrada.
- Algunos circuitos secuenciales son curiosos y presentan problemas.
- En esta sección introduciremos el concepto de circuito secuencial síncrono.
- Si nos concentramos en circuitos secuenciales síncronos, podremos desarrollar formas fáciles y sistemáticas para analizar y diseñar circuitos secuenciales confiables.

Un par de circuitos problemáticos:


• El oscilador de anillo



Su desempeño depende de muchos factores y en general es muy poco confiable.

Un par de circuitos problemáticos:

Simple latch D



Desempeño poco confiable. Muy dependiente de los retardos de las compuertas, puede sufrir de *race condition*, como lo muestra el diagrama de tiempos.

En general estas fallas son muy difíciles de detectar.


- Los dos circuitos previos contienen loops llamados caminos cíclicos, en que salidas alimentan directamente a entradas.
- Circuitos que contienen caminos cíclicos pueden tener comportamiento inestable y su análisis es en general muy complejo.
- Para evitar estos problemas los diseñadores rompen el camino cíclico, insertando registros en ciertas partes del camino, transformando el circuito en un conjunto de circuitos combinacionales y registros.
- Los registros contienen el "estado del sistema", que cambia sólo con los flancos del reloj, por lo que se dice que el estado está sincronizado con la señal de reloj.

- Si el *CLK* es suficientemente lento, de tal forma que las entradas a los registros están estables antes del próximo flanco de reloj, todas las *race conditions* se eliminan.
- Adoptando la disciplina de siempre utilizar registros en el camino de realimentación nos lleva a la definición de circuito secuencial síncrono.
- Recordemos que un circuito está definido por sus entradas, sus salidas, su función y sus especificaciones de tiempo.
- Un circuito secuencial tiene un conjunto finito de estados discretos $\{S_0, S_1, ..., S_k\}$.


- Un circuito secuencial síncrono tiene una entrada de CLK cuyos flancos de subida definen la secuencia de tiempos en que ocurren las transiciones.
- A menudo se usa el término estado presente y próximo estado para distinguir el estado actual de aquel al que se llegará inmediatamente después del próximo flanco de subida.
- La especificación funcional detalla el próximo estado y el valor de cada salida para cada posible valor del estado presente y de las entradas.
- Las especificaciones de tiempo incluyen un límite superior, t_{pcq} , y un límite inferior, t_{ccq} , para el tiempo desde el flanco de subida del *CLK* hasta que la salida cambia.

- Las especificaciones de tiempo también incluyen tiempos de hold, thold, y setup, tsetup, que indican cuando las entradas deben estar estable respecto del flanco de subida del CLK.
- Las reglas de composición de circuitos secuenciales síncronos nos dicen que un circuito es tal si consiste de elementos interconectados como
 - Cada elemento del circuito es un registro o un circuito combinacional
 - Al menos un elemento es un registro
 - Todos los registros reciben la misma señal de CLK
 - Cada camino cíclico contiene al menos un registro.

- El circuito secuencial síncrono más simple es un flipflop D. Contiene una entrada, D, una señal de reloj, CLK, una salida, Q, y dos estados {0,1}.
- La especificación funcional es que el próximo estado es D y que la salida Q es el estado presente.
- Dos tipos comunes de máquinas secuenciales síncronas son las máquinas de estados finitas y las máquinas pipeline.




Ejemplos de circuitos




Máquinas de estado finitas

Máquina de Moore




Máquina de Mealy



Ejemplo


Simple controlador de tráfico para una intersección. T_A y T_B son loops detectores de vehículos. L_A y L_B son semáforos. La Avda. Academic tiene prioridad. Un reset inicial pone L_A en verde y L_B en rojo. L_A se mantiene en verde hasta que no se detectan autos en Avda. Academic. Cuando no hay más tráfico por Avda. Ac. L_A se pone en amarillo por 5 segundos y después en rojo mientras que L_B se pone verde. Ahora L_B se comporta de la misma forma.



Diseño de circuitos secuenciales Ejemplo

Diagrama de transición de estados

Tabla de transición de estados



Current State S	$Inp \\ T_A$	outs T _B	Next State S'
S0	0	X	S1
S0	1	X	S0
S 1	X	X	S2
S2	X	0	S3
S2	X	1	S2
S 3	X	X	S0

Ejemplo

Codificación de los estados

State	Encoding S _{1:0}
S0	00
S 1	01
S2	10
S 3	11

Codificación de las salidas

Output	Encoding L _{1:0}
green	00
yellow	01
red	10

Diseño de circuitos secuenciales Ejemplo

Tabla de transición codificada

Current State S ₁ S ₀		Inputs T_A T_B		Next State S' ₁ S' ₀	
0	0	0	X	0	1
0	0	1	X	0	0
0	1	X	X	1	0
1	0	X	0	1	1
1	0	X	1	1	0
1	1	X	X	0	0

$$S_{1}' = \overline{S}_{1}S_{0} + S_{1}\overline{S}_{0}\overline{T}_{B} + S_{1}\overline{S}_{0}T_{B}$$

$$S_{0}' = \overline{S}_{1}\overline{S}_{0}\overline{T}_{A} + S_{1}\overline{S}_{0}\overline{T}_{B}$$

$$S_{0}'' = \overline{S}_{1}\overline{S}_{0}\overline{T}_{A} + S_{1}\overline{S}_{0}\overline{T}_{B}$$

$$S_{0}'' = \overline{S}_{1}\overline{S}_{0}\overline{T}_{A} + S_{1}\overline{S}_{0}\overline{T}_{B}$$

$$S_1' = S_1 \oplus S_0$$

$$S_0' = \overline{S}_1 \overline{S}_0 \overline{T}_A + S_1 \overline{S}_0 \overline{T}_B$$

Diseño de circuitos secuenciales Ejemplo

Tabla de Salidas

Current State		Outputs			
S_1	S_0	L_{A1}	L_{A0}	L_{B1}	L_{B0}
0	0	0	0	1	0
0	1	0	1	1	0
1	0	1	0	0	0
1	1	1	0	0	1


$$L_{A1} = S_1$$

$$L_{A0} = \overline{S}_1 S_0$$


$$L_{B1} = \overline{S}_1$$


$$L_{B0} = S_1 S_0$$






Lógica para generación de próximo estado






Máquina de estado completa

Diagrama de tiempos para el controlador de semáforo




Comparación entre una máquina de Moore y una de Mealy

Detector de secuencia IIOI (máquina de Moore)



Detector de secuencia 1101 (máquina de Mealy)



Comparación entre una máquina de Moore y una de Mealy

Tabla de transición de estados de

Current State S	Input A	Next State S'
S0	0	S0
S0	1	S1
S1	0	S0
S1	1	S2
S2	0	S 3
S2	1	S2
S3	0	S0
S 3	1	S4
S4	0	S0
S4	1	S2

 Tabla de salidas de estados de Moore

Current State	Output
S	Y
S0	0
S1	0
S2	0
S 3	0
S4	1

Comparación entre una máquina de Moore y una de Mealy

 Tabla de transición de estados de Moore codificada

Cu	irrent S	tate	Input	Next State			
S_2	S_1	S_0	Ā	S'2	S'_1	S'0	
0	0	0	0	0	0	0	
0	0	0	1	0	0	1	
0	0	1	0	0	0	0	
0	0	1	1	0	1	0	
0	1	0	0	0	1	1	
0	1	0	1	0	1	0	
0	1	1	0	0	0	0	
0	1	1	1	1	0	0	
1	0	0	0	0	0	0	
1	0	0	1	0	1	0	

 Tabla de salidas de Moore codificada

	ent S ₁	State S ₀	Output Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	1

Comparación entre una máquina de Moore y una de Mealy

 Tabla de transición - salida de Mealy

Current State S	Input A	Next State S'	Output Y
S0	0	S0	0
S0	1	S1	0
S1	0	S0	0
S1	1	S2	0
S2	0	S 3	0
S2	1	S2	0
S3	0	S0	0
S 3	1	S1	1


Comparación entre una máquina de Moore y una de Mealy

Tabla de transición - salida de Mealy codificada


Curren S ₁	Current State S_1 S_0		Next S'1	State S'0	Output Y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	0
0	1	1	1	0	0
1	0	0	1	1	0
1	0	1	1	0	0
1	1	0	0	0	0
1	1	1	0	1	1

Comparación entre una máquina de Moore y una de Mealy

Máquina de Moore




Máquina de Mealy



Comparación entre una máquina de Moore y una de Mealy

Diagrama de tiempos




Máquinas de estado No Factorizadas y Factorizadas


- Al ejemplo del semáforo le agregaremos un modo de desfile que permita poner en verde la luz de la calle Bravado mientras se reliaza un desfile.
- Para esto se utilizan dos botones, P y R.
- Cuando P se aprieta durante un ciclo se ingresa al modo de desfile.
- Cuando R se aprieta durante un ciclo se sale del modo de parada.
- Cuando se entra al modo de desfile el controlador prosigue su ciclo normal hasta que L_B se pone verde, luego permanece en ese estado, con L_B verde hasta salir del modo.

Máquinas de estado No Factorizadas y Factorizadas

Solución No




Solución Factorizada




Máquinas de estado No Factorizadas y Factorizadas

Solución No



Máquinas de estado No Factorizadas y Factorizadas


Solución Factorizada




Resumen de procedimientos para diseñar Máquinas de Estados Finitos

- Identificar entradas y salidas.
- Dibujar un diagrama de transición de estados.
- Para una máquina de Moore:
- Escribir la tabla de transición de estados.
- Escribir la tabla de salida.
- Para una máquina de Mealy:
- Escribir la tabla combinada de transición de estados y salidas.
- Seleccionar la codificación para los estados.
- Escribir las ecuaciones Booleanas para el próximo estado y las salidas.
- Dibujar el esquemático del circuito.

Resumen: Diagrama estándares de Latches



Diagramas estándares de Flipflops gatillados por flanco



Tablas características de los Flipflops:


	(a) <i>JK</i> Flip-Flop			(b) SR Flip-Flop				
J	K $Q(t + 1)$ Operation		s	R	Q(t+1)	Operation		
0	0	Q(t)	No change	0	0	Q(t)	No change	
0	1	0	Reset	0	1	0	Reset	
1	0	1	Set	1	0	1	Set	
1	1	$\overline{Q}(t)$	Complement	1	1	?	Undefined	
	(c) D Flip-Flop					(d) TFlip-l	Пор	
D		Q(t+1)	Operation	т		Q(t+1)	Operation	
0		0	Reset	0		Q(t)	No change	
1		1	Set	1		$\overline{Q}(t)$	Complement	


- Registros
- Registros de desplazamiento (shift registers)
- Contadores de cascada (ripple counters)
- Contadores síncronos binarios
- Otros contadores

Registros

Los registros son un conjunto de flip-flops y lógica combinacional asociada que sirven para almacenar información binaria (un bit por cada flip-flop)


Ejemplo de un registro de 4 bits con clear.





Registros

Registros con carga paralela: todos los bits son cargados al mismo tiempo.




Para evitar que cambien los datos, se emplea una señal de "load".




Registros

Más seguro es controlar la carga a la entrada de los flip-flops



Registros de desplazamiento


"Shift registers"





Registros de desplazamiento


Transferencia en serie



Registros de desplazamiento


Transferencia en serie

Timing pulse	SI	nift F	Regis	ster A	Shift Register B					
Initial value	1	0	1	1	0	0	1	0		
After T_1	0	1	0	1	1	0	O	1		
After T_2	0	0	1	0	1	1	O	0		
After T_3	0	0	0	1	0	1	1	0		
After T_4	0	0	0	0	1	0	1	1		




Registros de desplazamiento

Ejemplo de aplicación: "sumador serie"





Registros de desplazamiento con carga paralela




Registros de desplazamiento con carga paralela

Shift	Load	Operation
0 0	0 1	No change Load parallel data
1	×	Shift down from Q_0 to Q_3






Shift register bi-direccional




Mode	control	Daviator
S ₁	S ₀	Register Operation
0	0	No change
0	1	Shift down
1	0	Shift up
1	1	Parallel load


Contador en cascada




Q_3	\mathbf{Q}_2	Q_1	\mathbf{Q}_{0}
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1
			-

Contador síncrono







solución para el efecto ripple




Contador binario con carga paralela






Contador BCD




Contador arbitrario, implementación con JK

	Present State			Next State			Flip-Flop Inputs				
A	В	С	A	В	С	J _A	K _A	J _B	K _Β	J _C	Κc
0	0	0	0	0	1	0	×	0	×	1	×
0	0	1	0	1	0	0	\times	1	\times	\times	1
0	1	0	1	0	0	1	\times	×	1	0	\times
1	0	0	1	0	1	\times	0	0	\times	1	\times
1	0	1	1	1	0	\times	0	1	\times	\times	1
1	1	0	0	0	0	×	1	×	1	0	×




Temporización


 Las entradas de un circuito secuencial síncrono deben mantenerse estables durante los tiempos de setup y de hold (tiempo de apertura) al rededor del flanco activo del clock.



Temporización


• Camino genérico en un circuito secuencial





Temporización

• Retardo máximo para la restricción de tiempo de



Ecuación para el periodo mínimo del reloj

$$T_c \ge t_{pcq} + t_{pd} + t_{\text{setup}}$$

Temporización

- En circuitos comerciales el período del clock es determinado por el Director de Ingeniería (o el departamento de marketing)
- El retardo de propagación t_{pcq} y t_{setup} los especifica el fabricante.
- Normalmente la única variable bajo control del diseñador es el retardo de la lógica combinacional, entonces


$$t_{pd} \le T_c - (t_{pcq} + t_{\text{setup}})$$


sequencing overhead

Temporización

Restricción de tiempo de hold.

$$t_{ccq} + t_{cd} \ge t_{\text{hold}}$$






Recordar que t_{ccq} y t_{hold} son características impuestas por el fabricante. Rearreglando tenemos que

$$t_{cd} \ge t_{\text{hold}} - t_{ccq}$$

Esta se llama restricción min-delay porque limita el retardo mínimo de la lógica combinacional



En este caso $t_{cd} = 0$, entonces

$$t_{\text{hold}} \leq t_{ccq}$$


Luego, un flip-flop confiable debe tener un tiempo de hold menor que su retardo de contaminación.

Normalmente los flip-flops se diseñan con un $t_{\text{hold}} = 0$

Temporización

- En general los ciruitos secuenciales tienen restricciones de setup y de hold que dictan los retardos máximos y mínimos de la lógica combinacional entre flip-flops.
- Los flip-flops modernos son diseñados de tal forma que el mínimo retardo a través de la lógica combinacional puede ser cero.
- La restricción de retardo máximo limita el número de compuertas consecutivas en el camino crítico de un circuito de alta velocidad.

Ejemplo de análisis temporal




$$t_{ccq} = 30 \mathrm{ps}$$
 $t_{pcq} = 80 \mathrm{ps}$
 $t_{\mathrm{setup}} = 50 \mathrm{ps}$
 $t_{\mathrm{hold}} = 60 \mathrm{ps}$

Cada compuerta lógica tiene un t_c = 25 ps y un t_p = 40 ps.


$$T_c \ge t_{pcq} + 3 t_{pd} + t_{setup} = 80 + 3 \times 40 + 50 = 250 \text{ ps}$$

 $f_c = 1/T_c = 4 \text{ GHz.}$

Ejemplo de análisis temporal



Corrección de la violación de tiempo de hold.





Pipelining para mejorar la velocidad en una máquina de estados finita.

Circuito sin pipelining

$$t_{pcq} = 0.3, t_{setup} = 0.2$$

Circuito con dos etapas de pipelining






Pipelining para mejorar la velocidad en una máquina de estados finita.

CLK

Circuito con dos etapas de pipelining

 $t_{pcq} = 0.3, t_{setup} = 0.2$

Circuito con tres etapas de pipelining



CLK

CLK