ĐẠI HỌC BÁCH KHOA HÀ NỘI
KHOA TOÁN – TIN





BÁO CÁO
KIẾN TRÚC MÁY TÍNH

Chủ đề: Thiết kế SoC đồng hồ điện tử WatchChip trên CPU MIPS tự thiết kế (đơn chu kỳ và pipeline)

Sinh viên: **Đoàn Danh Long** *MSSV*
TV1 — chưa điền *MSSV*
TV2 — chưa điền *MSSV*
TV3 — chưa điền *MSSV*
TV4 — chưa điền *MSSV*
TV5 — chưa điền *MSSV*
Lớp: **chưa điền**
Giảng viên giảng dạy: **chưa điền**

HÀ NỘI, 12/2026

MỤC LỤC

LỜI GIỚI THIỆU **v**

1 GIỚI THIỆU **1**

1.1 Mô tả dự án và yêu cầu bài toán 1

1.1.1 Tên đề tài và mục tiêu 1

1.1.2 Đồng hồ điện tử thật làm gì 1

1.1.3 Yêu cầu hệ thống 1

1.2 Cơ sở lý thuyết: kiến trúc tập lệnh MIPS 1

1.2.1 Tổng quan MIPS ISA 1

1.2.2 Tập thanh ghi 1

1.2.3 Định dạng lệnh và 28 lệnh được hỗ trợ 1

1.3 Cơ sở thiết kế 2

1.3.1 CPU đơn chu kỳ 2

1.3.2 Kỹ thuật đường ống (pipelining) 2

1.3.3 Các loại xung đột và kỹ thuật xử lý 2

1.3.4 Ngắt và CP0 2

2 PHƯƠNG PHÁP LUẬN VÀ THIẾT KẾ **3**

2.1 Công cụ và cấu trúc mã nguồn 3

2.2 Tổng thể SoC 3

2.3 Bộ điều khiển hiển thị 3

2.4 Timebase, hiệu chỉnh CAL và các bộ định thời 4

2.5 Bus, MMIO, bộ điều khiển ngắt, UART, bộ tạo âm 4

2.6 CPU G1: đơn chu kỳ 4

2.6.1 Datapath 4

2.6.2 Khối điều khiển và bảng chân lý 4

2.6.3 CP0 và ngắt 5

2.6.4 Vì sao chọn: G1 hai pha (BRAM sườn xuống) hay LUT-RAM 5

2.7 CPU G2: pipeline 5 tầng 5

2.7.1 Thanh ghi đường ống 5

2.8 Xử lý xung đột 5

2.8.1 RAW ở EX và ở MEM: forwarding 6

2.8.2 Load-use: stall 6

2.8.3 Rẽ nhánh: quyết định ở EX, flush . . . 6
2.8.4 busy freeze khi div/bcd . . . 6
2.8.5 mtc0 → mfc0 . . . 6
2.8.6 eret và vào/ra ngắt . . . 6
2.8.7 Vì sao chọn . . . 6
2.9 ALU, nhân, chia và lệnh bcd . . . 6
2.10 Firmware . . . 6
2.11 Hiện thực các module chính . . . 6

3 KIỂM THỬ VÀ KẾT QUẢ 7
3.1 Chiến lược kiểm thử . . . 7
3.2 Trace và dạng sóng . . . 7
3.3 Hiệu năng G1 và G2: CPI tách theo nguyên nhân . . . 7
3.4 Khảo sát thiết kế (DSE) và tài nguyên . . . 7
3.5 Thí nghiệm E1′–E4′ . . . 7
3.5.1 E1′, E2′: hiệu chỉnh CAL . . . 7
3.5.2 E3: polling, ngắt và capture . . . 8
3.5.3 E4′: bóng ma khi quét 7 đoạn . . . 8
3.6 Tổng kết: đạt và chưa đạt . . . 9

4 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 10
4.1 Kết quả đạt được . . . 10
4.2 Hạn chế . . . 10
4.3 Hướng phát triển . . . 10

A PHÂN CÔNG CÔNG VIỆC 11

B KẾ HOẠCH VÀ TIẾN ĐỘ 12

C HƯỚNG DẪN CHẠY LẠI 13

D TRÍCH TRACE VÀ LOG 14

TÀI LIỆU THAM KHẢO 15

DANH MỤC HÌNH VẼ

Hình 2.1 Sơ đồ tổng thể SoC WatchChip (H1) 3
Hình 2.2 Bộ điều khiển hiển thị và giản đồ thời gian quét có khoảng tắt (H7) . . . 3
Hình 2.3 Timebase và các bộ định thời, có đường capture (H5) 4
Hình 2.4 Bản đồ địa chỉ MMIO (H6) 4
Hình 2.5 Datapath CPU G1 (H2) 5
Hình 2.6 Datapath CPU G2 đầy đủ (H3) 5
Hình 2.7 Khối forwarding và hazard unit (H4) 6

Hình 3.1 Dạng sóng: load-use bubble, flush nhánh, busy freeze, vào/ra ngắt (H8) . 7
Hình 3.2 Chi phí đổi ms sang chữ số (H9) 8
Hình 3.3 Bóng ma theo thời gian tắt của chân đoạn, ở 3 giá trị G_SLOT 8

DANH MỤC BẢNG BIỂU

Bảng A.1 Phân công nhiệm vụ và đóng góp 11

LỜI GIỚI THIỆU

TODO: Long viết (1 trang). Nêu: bài toán (đồng hồ chuẩn ms), đề tài, phạm vi **chỉ mô phỏng** (không board, không Fmax), lời cảm ơn giảng viên. Không hứa điều báo cáo không chứng minh.

Hà Nội, ngày … tháng 12 năm 2026

Nhóm …

CHƯƠNG 1. GIỚI THIỆU

1.1 Mô tả dự án và yêu cầu bài toán

1.1.1 Tên đề tài và mục tiêu

TODO: Long. Tên đề tài; mục tiêu dạng gạch đầu dòng (G1 đơn chu kỳ, G2 pipeline, SoC đồng hồ: timers, hiển thị, ngắt, UART đồng bộ giờ).

1.1.2 Đồng hồ điện tử thật làm gì

TODO: Long. Casio module 593 (F-91W), DS3231, timer MCU STM32. Đặt câu hỏi xuyên suốt: "chuẩn tới ms thì phần nào phải là phần cứng?" — được trả lời ở mục 3.5.

1.1.3 Yêu cầu hệ thống

TODO: Long. Yêu cầu ISA, datapath, hazard, ngoại vi, công cụ. Nguồn: `PLAN_DONG_HO.md`, `docs/goi-viec.md`.

1.2 Cơ sở lý thuyết: kiến trúc tập lệnh MIPS

1.2.1 Tổng quan MIPS ISA

1.2.2 Tập thanh ghi

1.2.3 Định dạng lệnh và 28 lệnh được hỗ trợ

TODO: Bảng 28 lệnh lấy đúng `docs/isa-spec.md` (kể cả SPECIAL2, CP0).

1.3 Cơ sở thiết kế

1.3.1 CPU đơn chu kỳ

1.3.2 Kỹ thuật đường ống (pipelining)

1.3.3 Các loại xung đột và kỹ thuật xử lý

1.3.4 Ngắt và CP0


TODO: Chương 1 là chỗ DUY NHẤT được dùng hình từ sách; mỗi hình ghi "nguồn: P&H Fig x.y".

CHƯƠNG 2. PHƯƠNG PHÁP LUẬN VÀ THIẾT KẾ

2.1 Công cụ và cấu trúc mã nguồn

TODO: TV2. Verilog; iverilog + ModelSim (mô phỏng), Yosys (tổng hợp); Python (`asm.py`, `iss.py`, `cmp_trace.py`); cây thư mục (`KE-HOACH` §6); testbench. Ghi rõ: không có Vivado/Quartus nên không có Fmax.

2.2 Tổng thể SoC




Hình 2.1: Sơ đồ tổng thể SoC WatchChip (H1)

TODO: TV3. Thông số (IMEM/DMEM, xung nhịp mô phỏng), giao diện vào/ra.

2.3 Bộ điều khiển hiển thị


TODO: TV4. Display RAM, ROM ký tự, quét 7 đoạn (khoảng tắt `G_BLANK`, bản sửa 27/10), VGA đuổi tia. Nháp: `report/2.3-vga.md`. Khớp `docs/display-spec.md`.



Hình 2.2: Bộ điều khiển hiển thị và giản đồ thời gian quét có khoảng tắt (H7)

2.4 Timebase, hiệu chỉnh CAL và các bộ định thời


TODO: TV5. Timebase + `CAL`, RTC, stopwatch có capture, TIMER đếm ngược, alarm, nút. Phần thí nghiệm E1′/E2′ đặt ở mục 3.5.



Hình 2.3: Timebase và các bộ định thời, có đường capture (H5)

2.5 Bus, MMIO, bộ điều khiển ngắt, UART, bộ tạo âm

TODO: TV4/TV3. Nháp UART + ngắt UART_RX: `report/2.5-uart-sync-ngat.md`. Bảng địa chỉ khớp `docs/mmio-map.md`.




Hình 2.4: Bản đồ địa chỉ MMIO (H6)

2.6 CPU G1: đơn chu kỳ

2.6.1 Datapath

2.6.2 Khối điều khiển và bảng chân lý

TODO: TV3. Bảng chân lý cho **cả 28 lệnh**, khớp `docs/control-table.md`.




Hình 2.5: Datapath CPU G1 (H2)

2.6.3 CP0 và ngắt

2.6.4 Vì sao chọn: G1 hai pha (BRAM sườn xuống) hay LUT-RAM

2.7 CPU G2: pipeline 5 tầng




Hình 2.6: Datapath CPU G2 đầy đủ (H3)

2.7.1 Thanh ghi đường ống

TODO: TV3. Bảng trường + độ rộng từng thanh ghi tầng, khớp `cpu_pipe.v`.

2.8 Xử lý xung đột

TODO: TV2. Mỗi loại đi đủ 5 bước: định nghĩa → biểu thức điều kiện → khối phần cứng → đoạn code → **bảng diễn biến theo chu kỳ**. Bảng chu kỳ khớp `docs/pipeline-policy.md` §7.



Hình 2.7: Khối forwarding và hazard unit (H4)

2.8.1 RAW ở EX và ở MEM: forwarding

2.8.2 Load-use: stall

2.8.3 Rẽ nhánh: quyết định ở EX, flush

2.8.4 `busy` freeze khi `div`/`bcd`

2.8.5 `mtc0` → `mfc0`

2.8.6 `eret` và vào/ra ngắt

2.8.7 Vì sao chọn

TODO: So sánh $\geq$ 2 phương án rồi chốt: nhánh ở EX hay ID (bảng T4), bộ đếm nhị phân hay BCD, `bcd` tổ hợp hay tuần tự, polling hay ngắt, VGA đuổi tia hay framebuffer.

2.9 ALU, nhân, chia và lệnh `bcd`

TODO: TV1. ALU, `muldiv`, `bcd_unit` hai bản.

2.10 Firmware

TODO: TV2/TV5. 5 chế độ, `fmt`, đồng bộ giờ qua UART + `CAL` (bộ đệm đôi, 27/10). Một phần đã có trong `report/2.5-uart-sync-ngat.md`.

2.11 Hiện thực các module chính

TODO: Mỗi chủ gói trích 1 đoạn code ngắn có chú thích, đúng file hiện tại (`\lstinputlisting` với `firstline`/`lastline`).

CHƯƠNG 3. KIỂM THỬ VÀ KẾT QUẢ

3.1 Chiến lược kiểm thử

TODO: TV2/TV4. Unit → co-sim ISS → bộ test hazard → `system_tb` (G1 và G2, có/không ngắt) → màn hình ảo; kiểm thử đột biến. Số kiểm lấy từ hồi quy mới nhất trong `evidence/`. Nháp màn ảo: `report/3.1-man-ao.md`.

3.2 Trace và dạng sóng

Chưa có hình — chủ: TV3
4 ảnh, chú thích chu kỳ khớp `pipeline-policy.md` §7

Hình 3.1: Dạng sóng: load-use bubble, flush nhánh, `busy` freeze, vào/ra ngắt (H8)

3.3 Hiệu năng G1 và G2: CPI tách theo nguyên nhân

TODO: TV2/TV3. Số đếm bằng `tools/cpi.py`, không "≈". Nháp: `report/3.3-cpi.md`.

3.4 Khảo sát thiết kế (DSE) và tài nguyên


TODO: TV1. Nháp: `report/3.4-dse.md`; còn thiếu phần tài nguyên (plan §8.2).

3.5 Thí nghiệm E1′–E4′

TODO: Mỗi thí nghiệm: câu hỏi → cách đo → bảng/hình → kết luận + phạm vi đúng. Trả lời câu hỏi "chuẩn ms" của chương 1.

3.5.1 E1′, E2′: hiệu chỉnh CAL

TODO: TV5. Nháp: `report/2.4-cal-thi-nghiem.md`.




Hình 3.2: Chi phí đổi ms sang chữ số (H9)

3.5.2 E3: polling, ngắt và capture

TODO: TV3 + TV2. Nháp: `report/2.5-e3-thi-nghiem.md`.

3.5.3 E4′: bóng ma khi quét 7 đoạn

TODO: TV4. Nháp: `report/2.3-bongma-e4.md`. Kèm H10 (màn hình ảo).



Hình 3.3: Bóng ma theo thời gian tắt của chân đoạn, ở 3 giá trị `G_SLOT`

3.6 Tổng kết: đạt và chưa đạt

TODO: TV2. Nháp: `report/3.6-bang-dat.md`. Mỗi dòng trỏ về 1 file `evidence/`; người viết tự chạy lại rồi mới tick.

CHƯƠNG 4. KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

4.1 Kết quả đạt được

TODO: Long. Tóm tắt có số, mỗi số trỏ về mục chương 3.

4.2 Hạn chế

TODO: Long. Lấy đúng cột CHƯA ĐẠT của bảng tổng kết, có số: chỉ mô phỏng, không Fmax, ≥ 3 câu UART liền nhau bị chụp giờ trễ, race PENDING chưa test tất định, …

4.3 Hướng phát triển

TODO: Long. Nạp board + đo thật; `sync_host.py` phía PC; hàng đợi vòng cho UART; Fmax khi có công cụ FPGA.

PHỤ LỤC A. PHÂN CÔNG CÔNG VIỆC

Bảng A.1: Phân công nhiệm vụ và đóng góp

STT	Họ và tên	MSSV	Gói phụ trách	%	Bằng chứng
1	Đoàn Danh Long		biên tập, …		
2	TV1		ALU & số học		
3	TV2		công cụ & hazard		
4	TV3		CPU & chip		
5	TV4		hiển thị & âm thanh		
6	TV5		định thời ms		

TODO: Long. Đóng góp ghi % (không ghi thang 1–5 như Nhóm 3), kèm bằng chứng (`hop-tuan.md`, kết quả cổng). Chốt cách khai phần AI viết (`KE-HOACH` §4b).

PHỤ LỤC B. KẾ HOẠCH VÀ TIẾN ĐỘ

TODO: Long. Bảng kế hoạch (`docs/goi-viec.md`) đặt cạnh thực tế (`docs/hop-tuan.md` + worklog), theo tuần.

PHỤ LỤC C. HƯỚNG DẪN CHẠY LẠI

TODO: TV2. Người khác chạy được trên máy họ. Tối thiểu:

```
source tools/env.sh
bash tools/run_unit.sh          # full regression
python tools/cosim_iss.py --g2 --rand 0
```

PHỤ LỤC D. TRÍCH TRACE VÀ LOG

TODO: TV2. Trích ngắn từ `evidence/`, ghi tên file gốc.

TÀI LIỆU THAM KHẢO

[1] D. A. Patterson, J. L. Hennessy. *Computer Organization and Design: The Hardware/Software Interface*, MIPS Edition. Morgan Kaufmann.

[2] MIPS Technologies. *MIPS32 Architecture for Programmers, Volume II: The MIPS32 Instruction Set*.

[3] MIPS Technologies. *MIPS32 Architecture for Programmers, Volume III: The MIPS32 Privileged Resource Architecture*.

[4] Casio. *Operation Guide, Module 593*.

[5] Maxim Integrated. *DS3231 Extremely Accurate I2C-Integrated RTC/TCXO/Crystal*, datasheet.

[6] STMicroelectronics. *Reference manual RM0008: STM32F10x*.

TODO: Kiểm lại ấn bản/năm từng mục trước khi nộp.