

PROYECTO: SISTEMA DE SUPERVISIÓN NIVEL DE HUMEDAD EN EL SUELO PARA UNA PLANTACIÓN DE CACAO

DIEGO GARCIA, DANIEL ROJAS, EDGAR ORTIZ

Escuela de Ingenierías Eléctrica, Electrónica y de Telecomunicaciones Universidad Industrial de Santander

12 Abril de 2024

Resumen

En el presente informe se detalla el diseño de un sistema de supervisión de nivel de humedad en el suelo para una plantación de cacao, se trata de un proyecto destinado a optimizar el riego en este tipo deplantaciones mediante el monitoreo preciso del nivel de humedad del suelo. Surge como respuesta a la necesidad de mejorar la eficiencia en el uso del agua y garantizar condiciones óptimas para el crecimiento y desarrollo de los cultivos. El sistema propuesto combina tecnologías de comunicación inalámbricas, control de válvulas de riego y medidas de protección contra descargas electrostáticas (ESD), entre otros aspectos fundamentales. Al integrar un módulo de comunicación Wi-Fi o Bluetooth, el sistema facilita la gestión remota y en tiempo real del riego, proporcionando una herramienta eficiente para tomar decisiones informadas y optimizar el consumo de agua.

Palabras clave: Humedad del suelo, control, supervisión, Wi-Fi, descargas electrostáticas, diseño.

Introducción 1.

En este informe se presenta el diseño y desarrollo de un sistema de monitoreo de humedad del suelo en plantaciones de cacao. El proyecto incorpora tecnologías de comunicación inalámbrica así como de control de riego. Teniendo como objetivo mejorar la eficiencia en el uso del agua y promover prácticas agrícolas sostenibles. Además, se han implementado medidas de protección contra descargas electrostáticas para garantizar la fiabilidad y durabilidad del sistema. El propósito principal es proporcionar una herramienta efectiva que permita a los usuarios tomar decisiones informadas y gestionar el riego de forma remota, contribuyendo así al desarrollo sostenible y la productividad en la agricultura.

PCB de cuatro capas, junto con un amplificador ede transcoductancia variable (OTA por nsus siglas en inglés) para el sensor de electrodos, lo que garantiza una adquisición precisa y fiable de los datos de humedad del suelo. Estos datos se registran periódicamente con una frecuencia de 60 minutos, lo que proporciona una visión detallada del comportamiento hídrico en la plantación a lo largo del tiempo. Asimismo, se debe crear una base de datos (Adafruit usada en este caso) en donde se almacenarán las medidas obtenidas.

2. **Procedimiento**

Para el diseño del sistema de supervisión para el nivel de humedad se deben tomar en cuenta ciertos requerimientostécnicos tales como:

- Incorporación de módulo de Wi-Fi o bluetooth para la comunicación.
- Alimentación mediante batería y capacidad de carga mediante el puerto USB.
- Mecanismo que permita controlar la apertura y cierre de las válvulas de riego de 110 VAC.
- Medidas de protección contra descargas electrostáticas.
- Aplicativo que permita almacenar información del nivel de humedad, fecha y hora con una periodicidad de 60 minutos.
- Diseño de una PCB de cuatro capas.
- Diseño del amplificador que será usado en la placa de adecuación de la señal

Adicional a todo esto se debe realizar el diseño de una El proyecto consta de diseñar una placa de adecuación

de señal en donde esta incluida la OTA, los circuitos usados para el proyecto son los siguientes:




Figura 1.Placa de adecuación de la señal.




Figura 2. Esquemático OTA

Se solicita que la topología del amplificador a diseñar tenga las siguientes especificaciones:

- Alimentación de 3.3 [V].
- Potencia máxima de 500 [uW]
- Ganancia superior a 65 dB
- Mayor ancho de banda posible
- Margen de fase >60 grados.
- Determinar la tensión eficaz de ruido a la salida.

Es importante mencionar que para los transistores que aparecen en la figura 2, se hizo uso del circuito integrado CD4007 [1], las características para los transistores se muestran en la siguiente tabla:

	$\mu_n Cox (W/L)_n$	$1.37 mA/V^2$
NMOS	λ_n	0.057 [V ⁻¹]
	Vth_n	1.4 [V]
	$\mu_p Cox (W/L)_p$	0.834 mA/ V ²
PMOS	λ_p	0.073 [V ⁻¹]
	Vth_P	-1.59 [V]

Figura 3. Características Transistores

El software utilizado para las simulaciones de los circuitos fue LTSpice, el modelo para el corretco funcionamiento del CD4007 dentro del simulador viene descrito de la siguiente manera:

*NMOS_CD4007 L=5u W=170u Ad=8500p As=8500p Pd=440u Ps=440u NRD=0.1 NRS=0.1 MODEL NMOS CD4007 NMOS (LEVEL =7 +VERSION=3.1 CAPMOD=2 MOBMOD=1 +TOX=6E-8 XJ=2.9E-7 NCH=4E15 NSUB=5.33E15 XT=8.66E-8 +VTH0=1.4 U0= 925 WINT=2.0E-7 LINT=1E-7 +NGATE=5E20 RSH=200 JS=3.23E-8 JSW=3.23E-8 CJ=6.8E-8 MJ=0.5 PB=0.95 +CJSW=1.26E-10 MJSW=0.5 PBSW=0.95 PCLM=5 +CGSO=3.4E-20 CGDO=3.4E-20 CGBO=5.75E-20) ntiate the device in LTspice, use: *PMOS_CD4007 I =5ii W=360ii Ad=18000n As=18000n Pd=820ii Ps=820ii NRS=0 54 NRD=0 54 .MODEL PMOS_CD4007 PMOS (LEVEL=7 +VERSION=3.1 CAPMOD=2 MOBMOD=1 +TOX=6E-8 XJ=2.26E-7 NCH=3E15 NSUB=8E14 XT=8.66E-8 +VTH0=-1.65 U0= 225 WINT=1.0E-6 LINT=1E-6 +NGATE=5E20 RSH=800 JS=3 51E-8 JSW=3 51E-8 CI=5 28E-8 MI=0 5 PR=0 94 +CISW=1 19F-10 MISW=0 5 PRSW=0 94 PCI M=5

Figura 4. Modelo transistor CD4007 LTSpice

2.1. Elaboración OTA LTSpice

+CGSO=4.5E-20 CGDO=4.5E-20 CGBO=5.75E-20)

En la figura 2 se puede apreciar que el esquemático tiene dos etapas, en donde en una de ellas se tiene un apartado de compensación (capacitor Cc), primero que todo se procede hallar la ganancia total del cicuito, procediendo primero por el calculo de la ganancia del par diferencial y seguido a esto, la etapa final donde se encuentra el capacitor de compensación para posteriormente hallar la ganancia total de la OTA. Se tiene que para circuitos lineales se siempre se satisface la siguiente ecuación, [2]

$$A_v = -g_m * Rout \tag{1}$$

Para ello se debe hallar primero la resistencia de salida correspondiente a la primera etapa (par diferencial), donde dicho valor de resistencia viene descrito por:

$$R_{\text{out}} = \frac{V_x}{I_x} = r_{02} \parallel r_{04} \tag{2}$$

Para el cálculo de los gm, se tiene que gm1 = gm2, finalmente se tiene que Iout/Vin = -gm1,2, por lo que la ganancia para la primera etapa se describe como:

$$A_{v1} = g_{m1,2} * (r_{02} \parallel r_{04}) \tag{3}$$

Haciendo el análisis de la segunda etapa del circuito, se obtiene que la ganancia viene descrita por la siguiente ecuación:

$$A_{v2} = -g_{m5} * (r_{05} \parallel r_{06}) \tag{4}$$

Finalmente se tiene que la ganancia de la OTA viene descrita por el producto de las dos ganancias previamente hallas, dicho parámetro se describe mediante la siguiente ecuación:

$$A_v = -g_{m1,2} * (r_{02} \parallel r_{04}) * g_{m5} * (r_{05} \parallel r_{06})$$
 (5)

cálculos realizados para obtener las ecuaciones así como archivos importanaotros (archivos PCB, Código) para este provecto se encuentran en el siguiente repositorio https://github.com/dagdmfc1946/ Electronic-Systems-Design-Project-Files

Una vez hallada la ganancia total de la OTA, se procede con la verificación de las especificaciones solicitadas. Por ejemplo, para el caso de la potencia, esta debe ser máximo de 500[uW], usando la ecuación P=V*I, donde al despejar la corriente se obtiene:

$$500 * 10^{-}6 = 3.3 * I_{Total} \tag{6}$$

$$I_{Total} = 151.5[uA]$$
 (7)

Este valor de corriente corresponde a la corriente total, sin embargo, debido a que la OTA presenta cuatro ramas, significa que por cada una de estas puede pasar 37.5[uA] como máximo, dicho valor esel cociente entre la corriente de referencia y las cuatro ramas que presenta el circuito. Tomando como base este análisis se realza el montaje de la OTA en LTSpice, tal como se observa a continuación:




Figura 5. Circuito OTA en LTSPice

Anteriormente se halló que el valor para la corriente de referencia del circuito es de 151.5 [uA], sin embargo, se va a tomar como 150 [uA] con el objetivo de no alcanzar el máximo de potencia permitido, sino un valor un póco menor pero que no genere problema, por ende, se toma como si la corriente de total fuese de 140[uA], si este valor se divide en cada una de sus ramas, quiere decir que por cada una de ellas puede pasar un máximo de 35 [uA], tal como se observa en la figura 5.Para dicho montajae lo primero que se debe hacer es verificar que todos los transistores estén en saturación, Se tomaron medidas de tensión el el dreno, gate y source para verificar su región de operación, esto gracias a la siguiente ecuación:

$$V_{DS} \ge V_{GS} - V_{th} \tag{8}$$

Después de varios intentos se obtuvo que el valor de tensión de alimentación para el par diferencial que permite que los transistores operen en saturación es de 2.3 [V]. Se pueden verificar parámetros como tensiones o corrientes por medio de la función ".op"de LTSpice, tal como se muestra a continuación:

	- Operating Point	-
V(n001):	1.4521	voltage
V(vin1):	2.3	voltage
V(n003):	0.674059	voltage
V(n002):	1.4521	voltage
V(vin2):	2.3	voltage
V(vdd):	3.3	voltage
V(vout):	1.05886	voltage
V(n004):	1.62688	voltage
Id(M1):	3.27532e-05	device current
Iq(M1):	0	device current
Ib (M1):	-1.53458e-11	device current
Is (M1):	-3.27532e-05	device current
Id (M2):	3.27532e-05	device current
Iq (M2):	0	device current
Ib (M2):	-1.53458e-11	device_current

Figura 6. Medidas de corriente para los transisores

A continuación se muestra la razón por la cual se seleccionó la tensión de 2.3 [V] para el par diferencial, pues como se mencionó anteriormente, se hicieron varias pruebas con diferentes valores, donde el principal objetivo era que todos los transistores estuviesen operando en saturación, los datos de dichas pruebas se registran en las siguientes tablas:

Vin = 1 [V]

Vds prueba 1	Vgs [V]	Vth [V]	Vov [V]	Estado
1,6268 [V]	1,6268	1,4	0,2268	Saturado
151,07 nV	1,6268	1,4	0,2268	Triodo
196,80 nV	1,6268	1,4	0,2268	Triodo
151,07 nV	1,6268	1,4	0,2268	Triodo

Tabla 1. Región operación de los transistores, prueba 1

Para esta primera prueba se tiene que tres de los cuatro transistores se encuentran en estado de triodo y solo uno en estado de saturación, razón por la cual se aumenta la tensión en las compuertas del par diferencial.

Vin = 1.5 [V]

Vds prueba 2	Vgs [V]	Vth [V]	Vov [V]	Estado
1,6268 [V]	1,6268	1,4	0,22	Saturado
18,23 mV	1,6268	1,4	0,22	triodo
22,61 mV	1,6268	1,4	0,22	triodo
18,23 mV	1,6268	1,4	0,22	triodo

Tabla 2. Región operación de los transistores, prueba 2

A pesar de aumentar el valor de tensión, se observa que los tres transistores continuan en saturación, por ende se debe continuar variando de forma positiva la tensión de alimentación del par diferencial.

Vin = 2.0 [V]

Vds prueba 3	Vgs [V]	Vth [V]	Vov [V]	Estado
1,6268 [V]	1,6268	1,4	0,22	Saturado
379,55 mV	1,6268	1,4	0,22	Saturado
874,94 mV	1,6268	1,4	0,22	Saturado
379,55 mV	1,6268	1,4	0,22	Saturado

Tabla 3. Región operación de los transistores, prueba 3

Finalmente, con este valor de tensión los transistores empiezan a trabajar en estado de saturación, cumpliendo la ecuación (8), sin embargo, para evitar incovenientes o

que los dispositivos operen justo al borde de dicha región, se aumenta el valor de la tensión diferencial hasta los 2.3 [V] con los cuales se trabajó a lo largo del proyecto.

Una vez determinado el valor de tensión para el par diferencial se continua con la medición de los valores de tensión y corriente en los dispositivos de la parte inferior, los cuales corresponden a los transistores tipo N nombrados como: M0, M01, M6 y M7, si bien, en el circuito de la figura 5 se miden dichos valores en los nodos de los transistores, puede que estos no sean muy legibles debido al tamaño de la imagen, es por ello que dichos datos se muestran en la siguiente tabla:

Transistor	ld [uA]	Vd [V]	Vg [V]	Vs [V]
M0	32,7	1,6268	1,6268	0
M01	32,7	0,674	1,6268	0
M6	33,7	1,0588	1,6268	0
M7	32.7	0,674	1,6268	0

Tabla 4. Medidas de tensión en los terminales de los transistores

Sin embargo, esta tabla únicamente muestra los valores en sus terminales, pero para asegurarse que el circuito esta en estado de saturación, al igual que en los casos anteriores, debe garantizarse que se cumpla (8). Los datos obtenidos se registran a continuación en la tabla 5.

Trans.	Vds [V]	Vgs [V]	Vth [V]	Vov [V]	Estado
M0	1,6268	1,6268	1,4	0,2268	Saturado
M01	0,674	1,6268	1,4	0,2268	Saturado
M6	1,0588	1,6268	1,4	0,2268	Saturado
M7	0,674	1,6268	1,4	0,2268	Saturado

Tabla 5. Estado de operación de los transistores

Gracias a los resultados obtenidos en la tabla 5, se evidencia que la ecuación (8) se cumple, pues el voltaje $V_{DS} > V_{GS} - Vth$, por ende los transistores se encuentran en estado de saturación y el circuito está correctamente polarizado.

Haciendo uso de la fórmula P = V * I al despejar la potencia del circuito se obtiene que descrita por:

$$3.3 * (32.7 + 32.7 + 33.7 + 32.7) = 434.94[uW]$$
 (9)

Tal y como se observa, se obtiene un valor de potencia inferior al máximo valor permitido que es de 500 [uW], lo que es un buen indicador, tal y como se mencionó al inicio del informe, la potencia va directamente relacionada con la corriente, esto debido a que la tensión de alimientación debe mantenerse en 3.3[V]. Entonces hasta este momento se han cunplido dos objetivos, el primero, que los transistores se encuentren en estado de saturación y el segundo, obtener una potencia que se encuentre dentro del rango permitido.

Análisis de Ancho de Banda y Marge de Fase

Las demás especificaciones a cumplir son obtener un ganancia mayor a 65 [dB], mayor ancho de banda posible y un margen de fase que sea mayor a 60 grados, para ello se realiza el siguiente análisis

Se tendrán un total de tres capacitores, un capacitor de Miller [3] el cual va entre las etapas que se nombraron como etapa 1 y etapa 2 (recordar que la primera etapa corresponde al par diferencial mientras que la etapa dos es el common source), y dos capacitores en la carga. El capacitor de Miller presenta una relación inversamente proporcional a la ubicación de los polos, pues la relación inversa entre capacitancia y ancho de banda se deriva de la fórmula para la frecuencia de corte de un polo simple, que es $f_c=1/2RC$, esto se traduce en que un aumento del valor de capacitancia genera una frecuencia de corte menor y por lo tanto un menor ancho de banda, pero si el capacitor tiene un valor pequeño, hace que la frecuencia de corte aumente lo que genera un ancho de banda mucho mayor,




Figura 9. Capacitor Miller y Capacitores de Carga

Comercialmente se tiene que los valores mas pequeños de capacitores inician en los 0.1 [pF], pero, ¿Cómo se establece que dicho valor?, una de las formas es hallando la función de transferencia del circuito y evaluando el

valor del capacitor, dicha función se encontraría en terminos de conductancia, resistencias y ganancias, entonces dichos valorses deben hallarse y con la finalidad de facilitar los calculos se hace mediante matlab, tal como se muestra a continuación:

```
CORRIENTES, CONDUCTANCIAS, r0

%Corrientes de la OTA
ID0 = 32.7*10^-.6;
ID01 = 65*10^-.6;
ID1 = 32.76*10^-.6;
ID2 = 32.74*10^-.6;
ID6 = 33.70*10^-.6;

%Formulas de la conductancia
gm0 = sqrt(2*kn*ID0)
gm1 = sqrt(2*kn*ID0)
gm1 = sqrt(2*kn*ID1)
gm2 = sqrt(2*kn*ID2)
gm6 = sqrt(2*kn*ID2)
r00 = 1/(lambdan*ID0)
r01 = 1/(lambdan*ID01)
r01 = 1/(lambdan*ID02)
r02 = 1/(lambdan*ID02)
r06 = 1/(lambdan*ID03)
r06 = 1/(lambdan*ID05)
```

Figura 10. Parámetros NMOS MATLAB

```
CONTINUANDO CON LOS PARAMETROS DEL PMOS

%PMOS: M3, M4, M5

% Valores suministrados
kp = 0.834*10^-3;
lambdap = 0.073;
vthp = -1.59;

ID3 = 32.76*10^-6;
ID4 = 32.74*10^-6;
ID5 = 32.80*10^-6;
gm3 = sqrt(2*kp*ID3)
gm4 = sqrt(2*kp*ID4)
gm5 = sqrt(2*kp*ID5)

ro3 = 1/(abs(lambdap)*ID3)
ro4 = 1/(abs(lambdap)*ID4)
ro5 = 1/(abs(lambdap)*ID5)
```

Figura 11. Parámetros PMOS MATLAB

Figura 12. Valores de conductancia NMOS en MATLAB

Figura 13. Valores de r0 NMOS en MATLAB

Así mismo se obtienen los valores para la conductancia y la resistencia producida gracias al efecto de modulación de canal, para los transistores tipo P tal como se muestra en las siguientes imagenes.




Figura 14. Valores de conductancia PMOS en MATLAB



Figura 15. Valores de rO PMOS en MATLAB

La función de transferencia usando miller adiciona dos polos y un cero, tal que se describe por la siguiente ecuación:

$$H(s) = \frac{A}{(1+s/p_1)(1+s/p_2)} \left(1 + \frac{s}{z}\right)$$

Con esto se tiene que la función de transferencia para el sistema debe quedar de la siguiente manera:

$$H(s) = \frac{-g_{m5}^2 AB + C_c \left(A + g_{m5} BA + B \right) \left(\frac{1}{g_{m5}} \right)}{s^2 (C_L A C_c B) + s \left[C_c \left(B + g_{m5} BA + A \right) + C_L B \right] + 1}$$
 (10)

Los parámetros que aparecen en la ecuación como A y B representan el paralelo de las resistencias, solo que se aplicó un cambio de variable con la finalidad de facilitar la ecuación, pero estos están descritos de la siguiente forma:

$$A = (R_{05} \parallel R_{06}) \tag{11}$$

$$B = (R_{02} \parallel R_{04}) \tag{12}$$

Sin embargo, la verificación del capacitor Cc se hará mediante el software LTSpice, pues como se había mencionado anteriormente, el valor necesario del capacitor está en el orden de los [pF], entonces se realizaron varias pruebas con la finalidad verficar que valores estarían satisfaciendo el ancho de banda y margen de fase, pues recordar que se solicita un BW lo mas grande posible y un MF mayor a 60 grados.

Prueba 1, Cc = 10 [pF]




Figura 16. Ancho de Banda señal




Figura 17. Margen de fase para la señal

Para esta primera prueba se observa que se mantiene la ganancia, se tiene un ancho de banda de 132.92 [Hz] pero el maragen de fase es inferior al solicitado, por tal motivo debe cambiarse dicho valor de capacitancia.

Prueba 2, Cc = 3 [pF]




Figura 18. Ancho de Banda señal




Figura 19. Margen de fase para la señal

Se observa que se tiene un ancho de banda no muy apartado del valor anterior, sin embargo, se observa que el margen de fase sigue sin cumplir la condición de ser mayor a 60 grados, aunque se evidencia que con la disminución del capacitor este aumentó de 20 grados (prueba 1) hasta los 36.5 grados, se continua evaluando para obtener el valor del capacitor

Prueba 3, Cc = 0.5 [pF]




Figura 20. Ancho de Banda señal




Figura 21. Margen de fase para la señal

En este apartado se observa un ancho de banda de 156.97 [Hz] con un margen de fase de 60.25 grados, lo que implica que es a partir de este valor y de forma decreciente que se obtiene el valor para el capacitor que satisface las condiciones, sin embargo, no se aconseja dejar ese valor tan al límite, por lo que se busca aumentar un poco mas ese margen de fase.

Prueba 4, Cc = 0.2 [pF]




Figura 22. Mayor Ancho de Banda señal




Figura 23. Margen de fase para la señal




Figura 24. Valor mayor ancho de banda




Figura 25. Valor margen de fase

En la figura 24 se puede observar que se tiene una ganancia de 66.85[dB] y un ancho de banda de 139.72 [Hz], mientras que en la segunda imagen se visualiza un margen de fase de 66.69 grados (fig.25), lo que estaría cumpliendo con las especificaciones solicitadas. Se elije

este valor para el diseño debido a que se obtiene un ancho de banda bastante bueno y un margende fase que supera al solicitado.

En un inicio se mencionó que se trabajaría con tres capacitancias, una de ellas la de Miller cuyo valor ya se conoce, pero siempre se trabajó con las otras dos. Con el valor del capacitor de Miller se obtiene una mejora en el ancho de banda, sin embargo, no es lo suficientemente bueno, es por esta razón que se conecta a la salida (especificamente en Vout), esto adiciona un polo más dominante, lo que genera que la frecuencia de corte cambie y a su vez, genera un margen de fase que cumple con los requerimientos de diseño. La relación de dicho capacitor es directamente proporcional al margen de fase (lo que quiere decir que si el uno aumenta, el otro también lo hará) e inversamente proporcional al ancho de banda, sin embargo, con estos dos capacitores se obtienen mejores resultados que el colocar un único capacitor entre las etapas.

Para concluir con este apartado, es importante mencionar que el capacitor que se observa con valor de 2 pF corresponde a la capacitancia de entrada que se tiene en una ESP32, debido a que la salida de la OTA va a la entrada de dicho dispositivo, se conecta esa capacitancia en paralelo con la salida de la OTA, donde justamente se tiene el capacitor de 5nF.

Análisis de Ruido

Finalmente, para la parte del análisis de ruido, en LTS-Pice puede hacerse uso de la función ".Noise V(output) V(Input)", Se debe elegir la salide del circuito (Vout para este caso), frecuencia de incio, finalización y los puntos por decada, siendo $f_{inicio}=1[Hz],\ f_{fin}=1[GHz]$ y step = 100. Al ejecutar la simulación se obtiene la siguiente gráfica de ruido.




Figura 26. Gráfica de Tensión eficaz de ruido

El valor correspondiente a la tensión eficaz de ruido se muestra a continuación en la figura 27.




Figura 27. Valores de ruido

Se tiene entonces que la tensión eficaz de ruido a la salida da en el orden de $\frac{V}{\sqrt{\text{Hz}}}$, lo cual representa un valor bastante bajo, Este hecho puede considerarse como una medida positiva, ya que sugiere que la medición será mucho más precisa

Un nivel bajo de ruido eléctrico es importante en sistemas de monitoreo y control, ya que permite una mejor detección y medición de las señales de interés, siendo en este caso, la humedad del suelo de una plantación de cacao.

2.2. Elaboración Placa de adecuación de la señal en LTSpice

Finalmente, la OTA esta cumpliendo con todas las especificacaciones requeridas, por lo que se procede a la elaboración del esquemático de la placa de adecuación de la señal. Para el diseño y simulación de la placa de adecuación de la señal se deben tener en cuenta algunos elementos importantes para su correcto funcionamiento, tales como el uso de un regulador y la creación de la fuente de corriente de polarización (Ibias), tal como se observa a continuación en la figura 28.




Figura 28. Regulador de Tensión

El regulador de voltaje elegido es el LM317-N, un dispositivo ajustable con un rango de voltaje que va desde 1.25V hasta 37V. Su propósito principal es proporcionar un voltaje constante y estable a otros componentes, en este caso, transformando la tensión de alimentación de 5V a 3.3V. Este dispositivo opera comparando el voltaje de entrada con un voltaje de referencia interno, amplificando la diferencia entre estos voltajes y utilizando esa amplificación para regular la corriente a través de un transistor de salida interno. La corriente regulada es lo que determina la salida de voltaje (Vout).

El LM317-N funciona comparando el voltaje de entrada (VIN) con un voltaje de referencia interno de 1.25V. La diferencia entre estos dos voltajes se amplifica y se utiliza para controlar la corriente a través de un transistor de salida interno. La corriente a través del transistor de salida determina el voltaje de salida (VOUT), además IADJ es la corriente de polarización del pin ADJ. [5]

Las funcionalidades de sus componentes son las siguientes:

- Resistor R1: Su función es fijar la corriente de polarización del pin ADJ, lo cual influye directamente en la precisión del voltaje de salida.
- Condensador C1: Este componente tiene como objetivo filtrar cualquier ruido presente en el pin ADJ del regulador de voltaje.
- Condensador C2: Su tarea es filtrar el ruido que pueda existir en el voltaje de salida del regulador.
- Resistor R2: Es responsable de establecer el voltaje de salida deseado.

La ecuación que relaciona la tensión de salsida, con la tensión de referencia interna y la corriente ABJ es la siguiente:

$$R2 = \frac{V_{OUT} - 1,25V}{I_{ADJ}} \tag{13}$$

Adicional a esto, el dispositivo presenta ventajas tales como un bajo costo, facilidad de uso y un amplio rango de voltaje para la salida [6].

Para la placa de adecuación de la señal se hizo uso de una fuente de alimentación, la cual para este caso como una señal de pulsos, tal como se muestra a continuación en la figuras 29 y 30.



Figura 29. Señal de alimientación

Como puede observarse, la señal de alimentación se trata de un tren de pulsos, pero esta señal debe configurarse con algunos parámetros principales para que opere correctamente, tal como se muestra a continuación en la figura 30:




Figura 30. Configuración señal tren de pulsos

La señal del tren de pulsos se configuró con un Voltaje máximo de 3.3 [v], pues dicho valor corresponde a la tensión de alimentación de la OTA, asi mismo, se configuro el tiempo de encendido en 3[ms] y un periodo de 10[ms]. estos valores se seleccionaron para ver de forma más clara las gráfica de la tensión de salida, pero esto no implica que no puedan variarse o que estrictamente se deban usar para esos valores para que el circuito opere correctamente, el único parámetro que debe quedar fijo es VDD. Esta fuente de pulsos es usada para simular la tensión que se genera en Vin1 gracias a la resistencia del sensor. Pues la relación entre la humedad y la resistencia

es inversamente proporcional, lo que quiere decir que a mayor humedad, menor será el valor de resistencia, entonces eso genera una tensión variable en dicho nodo.




Figura 31. Fuente de corriente usando divisor de tensión

Para el apartado correspondiente a la fuente de corriente llamada Ïbias", esta se diseño mediante el divisor de tensión presentado en la figura 31, En este mismo esquema se observa que la tensión vista en el dreno del transistor M0 es $V_D=1,6266[V]$, por lo que se puede calcular el valor de la resistencia RMO, descrita mediante la siguiente ecuación:

$$R_{M0} = \frac{1,6266}{30uA} = 54,22\,\mathrm{k}\Omega\tag{14}$$

Conociendo el valor de esta resistencia se puede despejar del divisor de tensión el valor de la resistencia variable, se tiene que $V_D=1,6266[V]$, entonces se reemplaza y queda la sigueinte ecuación:

$$1,6266 = \frac{3,3 \times \text{RM0}}{\text{RM0} + 10 \,\text{k} + \text{R}_{\text{variable}}} \tag{15}$$

Despejando $R_{variable}$ de (11) da como resultado que $R_{variable}=45.7\mathrm{k}\Omega$, Sin embargo, se debe verificar que ese valor de resistencia permita que se genere la corriente con la que se desea polarizar, por ende se elige un valor menor al obtenido ($R_{variable}=44.5\mathrm{k}\Omega$) para no llevar al limite el valor de corriente y evitar posibles daños o un funcionamiento incorrecto del circuito.

Con estos valores de resistencias en el divisor de tensión se obtiene en LTSPice la siguiente gráfica para la corriente de polarización del sistema:




Figura 32. Ibias usando $R = 47k\Omega$

Como se observa en la figura 32, se tiene que cuando se usa exactamente la resistencia que da al despejar del divisor de tensión se obtiene una corriente um poco menor a la esperada de 35[uA], sin embargo, esto puede corregirse disminuyendo el valor de dicha resistencia, se hicieron iteraciones hasta encontrar que el valor de resistencia que permite obtener la corriente de polarización deseada es de aproximadamente $38k\Omega$, la gráfica correspondiente a esta corrección se muestra a continuación en la figura 33.




Figura 33. Ibias usando $R = 38k\Omega$

Gracias a todo esto es posible ejecutar la simulación de la placa de adecuación de la señal, la cual integra estos tres componentes principales, para así obtener una señal de salida que cunmpla las condiciones de funcionamiento que se han solicitado desde un inicio, a continuación se presentan los esquemáticos correspondientes a la placa de adecuación de la señal, OTA y el sistema completo incluyendo las fuentes de polarización, tal como se muestra a continuación:




Figura 34. Placa adecuación de la señal

En el recuadro que puede apreciarse en la figura 34, dentro se encuentra la OTA,, ya que dicha figura es el simbolo de la misma, entonces para una mayor claridad, se presenta a continuación la OTA que se encuentra dentro del anterior sistema.




Figura 35. OTA placa de adecuación de la señal




Figura 36. Sistema completo

Al ejecutar la simulación correspondiente a la placa de adecuación de la señal donde se encuentra el sistema completo, se deben tener en cuenta tres tensiones principales, la de entrada, la de referencia y la señal de salida, los resultados obtenidos se muestran a continuación.




Figura 37.Resultados simulación Placa adecuación de la señal

Como se observa en la figura 37, se puede apreciar que cuando la tensión de salida supera a la referencia, Vout es un nivel bajo de tensión y viceversa, esto se debe a que la ganancia que se calculó previamente es negativa, pues se tiene un dispositivo inversor, pues la ganancia total del sistema es negativa.

2.3. Diseño PCB

Se solicitaba realizar el diseño del chip para la ESP32 en una placa de autoria propia, para realizar esto de forma correcta se hizo uso de documentación oficial como hojas de datos [7], repositorios de los cuales sentaron las bases de la placa que fue finalmente diseñada y finalmente videos tutoriales. El software seleccionado para llevar a cabo el diseño de la PCB fue easyEDA.




Figura 38. Esquemático Módulo ESP32, tomado de [7]

Se debe adecuar este circuito del chip de la ESP32 al diseño que se está realizando, entonces, al integrar este circuito presentado en la figura 38 en easyEDA tal como se observa en la figura 39.




Figura 39. Modulos principales PCB easyEDA

En la figura 39 se pueden apreciar los diferentes módulos con los cuales se diseñó la PCB, tales como el regulador de voltaje, cargador de batería, modulo USB tipo C, LEDS indicadores, conectores extra y la ESP32 [8].

Esta era una de las tareas más importantes y desafiantes, sin embargo, la PCB consta de otros módulos tales como el sensor de humedad, el esquemático principal y el diseño de la OTA, tal como se muestra a cotinuación:

Humidity Sensor Connection




Figura 40. Sensor de humedad easyEDA

Main Schematic




Figura 41. Esquemático Principal easyEDA

OTA_Design




Figura 42. Diseño de la OTA easyEDA

Una vez realizado dichos esquematicos y realizadas las arespectivas conexiones entre pines y componentes se obtiene el siguiente PCB LAYOUT




Figura 43. Layout PCB easyEDA

Sin embargo, es importante recordar que se solicitaba el diseño de una PCB de cuatro capas, donde cada una de estas cumple una función específica, Debido a que dichas capas no pueden verse de forma tan evidente en la figura 43, a continuación se presenta la PCB separada por cada una de estas.

PCB vista por capas



Figura 44. Capa 1






Figura 45. Capa 2




Figura 46. Capa 3




Figura 47. Capa 4

Como se mencionó previamente, se tienen un total de cuatro capas, donde cada una de las estas cumple una función específica en el sistema, estas se distribuyeron de la siguiente manera:

Capa 1, usada para la alimentación VDD de 3.3 [V]. Capa 2, usada para GND o tierra. Por último capas 3 y 4 usadas para señales.

Finalmente se tiene el diseño de la PCB para el sistema de supervisión para el nivel de humedad en el suelo para una plantación de cacao, dicha placa tendrá medidas de 119.12[mm] de largo por 58.29[mm] alto, tal como se muestra a continuación.




Figura 48. Vista inferior modelado 3D PCB




Figura 49. Vista superior modelado 3D PCB

2.4. Descargas Electrostáticas - ESD

Buscando la mejor solucion para la proteccion contra descargas electrostaticas se han implementado diodos TVS (Suppressor de Voltaje Transitorio) debido a su capacidad para absorber y desviar picos de voltaje transitorios de manera eficaz. Estos diodos ofrecen protección confiable sin interferir con las señales de alta velocidad del sistema, manejan altos niveles de energía transitoria, y son fáciles de integrar en el diseño de la PCB, asegurando así la durabilidad y fiabilidad del sistema. La implementación estratégica de los diodos TVS en las líneas de alimentación y en las entradas/salidas de los módulos de comunicación garantiza una protección integral y preserva el correcto funcionamiento del sistema.[9]

2.5. Presupuesto

A continuación, se presenta la lista de materiales utilizados para el diseño de la PCB. Esta tabla incluye la descripción del componente, la cantidad utilizada, el valor unitario y total, y el enlace al datasheet correspondiente.

Para comprension del lector se incluye la tabla en el repositorio de github: https://github.com/dagdmfc1946/ Electronic-Systems-Design-Project-Files/tree/
DSE-PROJECT-CORRECTION/Presupuesto

The state	Part .	Hispositivo	Water Monterio	Mater Total	LIDE de datasheet
1		2112222	700	700	middle and a service of the service
Comment Comm	*		900	900	hitton //pulfl attidates heret co
Manufacture	-	PG817	3400	3400	registrations.
Management Man		Plantata Partay	5000	5000	
No.	•	Resistancias 18k	900	900	https://electronilab.co/tiend a/resistancia-and-0005-10k-
A		Beautencia Monto	A00	900	atreatements are a rest. 1000-10-
A	ж.	Resistencia 330 ohm	300	300	a/resistencia-smd-0808-330-
A		Integrado 3.4 Fines (SB4SB7)	****	0200	nordatachect-
A		Lacetta	700	1,400	
No.	-A	Disales TVB	1200	4800	m/datasheet pdf/view/77676/AUK/SDTOSS
A A A A A A A A A A			·	·	e.com/eeneeree temperature_y-humeded/dy-
A SANGERY A SA		CASE BATTERY / BH-18650-B18A002	4500	4500	https://www.lene.com/produc
A A A A A A A A A A	~	100mF	400	2000	PROGRAM ARCHITECTURE PROGRAM OF
A	-	10uF	400	800	https://search.temet.com/s smeanent desumentation/dewnload/se sesheet/C0603C106H7FACT
Supra		a. vur	400		and 7-1-B-30-80-89-
1		Parf	400	400	
	э.	DOUP	400	400	
A	M.	3.00	400	000	toohoot/2/427/whitrogoorioo-
MATERIAL OF A COLUMN MATERIAL OF A COLUMN		SOF	400	400	2004272.pdf
Notice Prima	э.	MPC73871 MODULO	84200	B-8200	
OC-00 1.50-00 TO 5.00 MODULE	•	Barners # Pines			
Bateria 18650 19600 19600 midataitaetta 20.777/SAMSUM 20/ORIGINATION 100 100 100 100 100 100 100 100 100 10	*	DC-DC 1.6V-5V TO 3.3V MODULE	12000	13000	revelous / voolings regulator/bount - orositer step up/do-do-1-8v-5v-to-9- sv-boost and
Total 329400		Bateria 18660			Provide the factor of the second seco
			Total	3,200,400	

Figura 50. Tabla de presupuesto PCB

2.6. Programación Puerto USB ESP32

El código proporcionado se puede ver en el repositorio GITHUB que se encuentra en los anexos este fue programado para un dispositivo ESP32 que mide la humedad del suelo utilizando un sensor analógico y publica los datos en un servidor MQTT para su monitoreo remoto. En primer lugar, se establecen las credenciales necesarias para conectarse a la red WiFi y al servidor MQTT de Adafruit IO. Luego, se definen los pines utilizados para la conexión del sensor de humedad del suelo y para controlar la apertura de una valvula con el fin de aumentar el porcentaje de humedad. El programa también incluye funciones para configurar la conexión WiFi, establecer la conexión MQTT con el servidor de Adafruit IO y gestionar la reconexión en caso de pérdida de conexión. Además, se define una función para publicar datos en el servidor MQTT y otra para capturar y procesar mensajes recibidos. El código principal del bucle se encarga de leer los datos del sensor de humedad del suelo, mapearlos a un rango específico y publicarlos en el servidor MQTT. Finalmente, se ofrece la opción de configurar el ESP32 para entrar en modo de sueño profundo entre mediciones para reducir el consumo de energía

3. Conclusiones

- Para la fuente de corriente Ibias, a pesar de que el valor de resistencia variable al despejar la ecuación arroja un valor determiando, se debe probar y ajustar este mismo para que cumpla con las condiciones que se estan estableciendo en el sistema
- El uso de una fuente de pulsos en lugar de una sinusoidal permite establecer de mejor forma la ten-

sión que se genera en Vin1 gracias a la resistencia del sensor de humedad. Lo que permite una mayor precisión a la salida, pues se verá una señal mucho más clara.

- A pesar de que el valor de corriente máximo permitido es de 150[uA], se debe poner un valor menor a este para dejar cierto margen de error y evitar complicaciones como posibles fluctuaciones o sobrecargas inesperadas, lo que genera una mayor vida útil para el dispositivo y una mejor estabilidad operacional.
- El software easyEDa fue de gran ayuda en el diseño de la PCB debido a su fácil manejo y una interfaz intuitiva para el usuario.
- Con la ayuda de la ESP32 y teniendo una base de datos gratuita (Adafruit IO) se pudo verificar el correcto funcionamiento del registro de la humedad,si se quisiere almacenar una mayor cantidad de datos se podria optar por planes pagos que ofrescan una mayor capacidad.
- Respecto al diseño de la PCB se redujo el tamañao de la placa, optimizando la dimensión de la ESP32 usando solo el módulo de esta, un regulador de voltaje y se adiciona un módulo de carga de batería, disminuyo un poco la cantidad total de componentes a usar de 68 a 55 en total.
- Finalmente cabe resaltar que una manera de programar el modulo de ESP32-S3 SoC podría ser

Referencias

- [1] Analog | Embedded processing | Semiconductor company | TI.com. Accedido el 12 de abril de 2024. [En línea]. Disponible: https://www.ti.com/lit/ds/symlink/cd4007ub.pdf?ts=1712877054519&ref_url=https%3A%2F%2Fwww.google.com%2F
- [2] B. Razavi, "Design of Analog CMOS Integrated Circuits," 2nd ed. New York, NY: McGraw-Hill Education, 2001.
- [3] En Clave de Retro. El efecto Miller (electrónica analógica). (29 de mayo de 2021). Accedido el 12 de abril de 2024. [Video en línea]. Disponible: https://www.youtube.com/watch?v=GomNV7omtso



- [4] R. Garzon. "Tabla de Valores Comerciales de Capacitores | PDF | Informática y tecnología de la información". Scribd. Accedido el 12 de abril de 2024. [En línea]. Disponible: https://es.scribd.com/doc/187225391/Tabla-de-Valores-Comerciales-de-Capacitores
- [5] Texas Instruments. (s/f). "LM317-N Datasheet."[En línea]. Disponible en: https://www.ti.com/lit/ds/symlink/lm317-n.pdf?ts=1711815814855&ref_url=https%253A%252F%252Fco.mouser.com%252F.
 [Consultado el 10 de abril de 2024].
- [6] "REGULADOR DE VOLTAJE LM317 TO-220". VISTRONICA S.A.S. Accedido el 12 de abril de 2024. [En línea]. Disponible: https://www.vistronica.com/componentes-activos/regulador-de-voltaje-lm317-to-220-detail. html#:~:text=Este%20regulador%20de% 20tensiÃşn%20positiva,un%20solo%20punto%20de% 20regulaciÃşn.
- [7] Espressif Systems, . ESP32-S3-WROOM-1/WROOM-1U Datasheet, "[En línea]. Disponible: https://www.espressif.com/sites/default/files/documentation/esp32-s3-wroom-1_wroom-1u_datasheet_en.pdf.
- [8] Robert Feranec, . ESP32 Tutorial, "[En línea]. Disponible: https://oshwlab.com/robertferanec/esp32-tutorial. [Consultado el 12 de abril de 2024].
- [9] Zachariah Peterson, "Guía para principiantes sobre el diseño de circuitos de protección contra ESD para PCB,"[En línea]. Disponible: https://resources.altium.com/es/p/beginners-guide-esd-protection-circuit-design-pcbs. [Consultado el 10 de abril de 2024].
- [10]YouTube, "Video: ESP32 Tutorial,"[En línea]. Disponible: https://www.youtube.com/watch?v=zeS1RvCd6tg. [Consultado el 12 de abril de 2024].