1. 实验目的

- 1. 掌握CPU 的外设I/O 模块的设计方法。理解 I/O 地址空间的译码设计方法。
- 2. 掌握Vivado 仿真、实现、板级验证方式。
- 3. 通过扩展新指令的实现,深入理解CPU对指令的译码、执行原理和实现方式。

2. 实验平台及器材

- 1. 计算机 1 台 (尽可能达到 8G 及以上内存);
- 2. Xilinx 的 Vivado 开发套件 (2020.2 版本);
- 3. Xilinx 的 EGO1 FPGA 开发板。


3. 实验任务

- 1. 本次实验的主要任务是在实验三完成的单周期 CPU 核基础上进行外设拓展,增加 CPU 对 I/O 口的读写支持,以及对新指令的功能支持,并在 EGO1 实验板上完成板级测试验证。
- 2. 文件树

```
sc cpu iotest (sc cpu iotest.v) (8)
   clkgen: clock and mem clock (clock ar
   inportone : in_port (in_port.v)
   inporttwo: in_port (in_port.v)
computer_main : sc_computer_main (sc_
   > cpu: sc_cpu (sc_cpu.v) (12)
  ✓ ■ imem : sc_instmem (sc_instmem.v) (
      > 🕂 🔳 irom: lpm_rom_irom (lpm_rom
  ✓ ■ dmem : sc_datamem (sc_datamem.√
         io_data_mux : mux2x32 (mux2x3
      > 🕂 🔳 dram : lpm_ram_dq_dram (lpm
         io_output_reg : io_output (io_out)
      ✓ ■ io_input_reg : io_input (io_input.√
            io_imput_mux2x32 : io_input
   dec54 : out_port_hex2dec (out_port_hex)
   dec32 : out_port_hex2dec (out_port_hex)
   dec10 : out_port_hex2dec (out_port_hex)
  display: display (display.v) (1)
 Coofficient Files (2)
```

- 3. I/O模块代码

按框架图连接模块



1. 在 sc_datamem 模块中完成子模块 io_input 和 io_output 的例化

```
¦io_output io_output_reg (
    . PAN (PAN),
    .out_port1(out_port1),
    .out_port2(out_port2),
    .addr(addr),
   .datain(datain),
    .write_io_enable(write_io_enable),
    .io_clk(dmem_clock),
    .resetn(resetn)
://IOinput , io_input ,add here
'io_input io_input_reg(
   .addr(addr),
   .io_clk(dmem_clock),
   .io_read_data(io_read_data),
   .in_port0(in_port0),
   .in_port1(in_port1)
```

2. 在软核顶层 sc_computer_main 模块中例化 sc_instmem 和 sc_datamem 两个存储器模块需注意其中dmem_clock,imem_clock的传参,因为实验使用个独立的时钟生成模块clock_and_mem_clock 为指令存储器和数据存储器分别生成时间

```
//sc instmem , instruction memory, add here
 sc_instmem imem(
 . addr (pc),
 .inst(inst),
 . clock(clock),
 .imem_clock(imem_clock)
 );
//sc datamem data memory and IO module. add here
 sc_datamem dmem (
 .resetn(resetn),
 .addr(aluout),
 .datain(data),
 . we (wmem),
 . dataout (memout),
 .clock(clock),
 .dmem_clock(dmem_clock),
 . PAN (PAN),
 .out_port1(out_port1),
 .out_port2(out_port2),
 .in_port0(in_port0),
 .in_port1(in_port1)
 );
```

3. 在整个项目的顶层文件 sc_cpu_iotest 中例化 sc_computer_main 等下层模块本实验模块层级较多,且部分变量会反复作为输入/输出被传递,例化时应特别注意不同文件中定义的变量名可能不同,要准确对应

```
sc_computer_main computer_main(
    .resetn(sys_rst_n),
    .clock(clock_out),
    .imem_clock(imem_clock),
    .dmem_clock(dmem_clock),
    .in_port0(inport0),
    .in_port1(inport1),
    .PAN(PAN),
    .out_port1(out_port1),
    .out_port2(out_port2)
);
```

4. 扩展指令

先要求扩展 ALU 模块功能,使其支持求两个 32 比特数的汉明距离的操作。为此,我们自定义该操作为R-type 指令 hamd rd, rs1, rs2 ,其编码中 func3=111 , func7=0100000 , op=0110011 ,则hamd x16, x14, x15 的指令码为 0100000|01111|01110|111|10000|0110011 = 40f77833

1. sc_cu 模块中为新指令(hamd)定义控制变量i_hamd ,并为其分配不相冲突的 aluc 代码 1111

```
wire i_hamd = r_type & (func3 == 3'b111) & (op == 7'b0110011);
```

2. alu 模块增添汉明距离运算操作


循环语句应使用 always 过程赋值,且变量类型相应更改为 reg 类型

与之前assign对应wire不同


```
if(aluc == 4'b1111) begin
cnt = 0;
    for(i=0; i<31; i=i+1)begin
        if(a[i]!=b[i]) cnt = cnt + 1;
    end
    s = cnt;
end
if (s == 0) z = 1;
else z = 0;</pre>
```

5. 仿真


400 ns时,正确完成第一轮循环, out_port0 和 out_port1 正确显示了in_port0 和 in_port1 的数据,并在 out_port2 中正确得到了二者加和的结果



程序正确完成循环, out_port0 和 out_port1 正确显示了 in_port0 和in_port1 的数据,并在 out_port2 中正确得到了二者求汉明距离的结果



6. 板上验证



汉明距离正确

