
Lab 3 实验报告 521030910087 吴舒文

1. 实验目的

- 1. 掌握不同类型指令在数据通路中的执行路径。
- 2. 掌握Vivado 仿真方式。

2. 设计思路

1. 从前序实验中导入已完成的各个模块本次实验中所需完成的模块,并完成指令rom 和数据 ram 的 例化



2. 实现sc_cpu.v


```
//register file, mux2x32 , regfile
       regfile rf(
       .clk(clock),
       .clrn(resetn),
       .rna(inst[19:15]),
       .rnb(inst[24:20]),
1.
                                                 寄存器
       .qa(ra),
       .qb(data),
       .wn(inst[11:7]),
       .we(wreg),
       .d(regf_din)
     [19:15]
           rna
                     qa
                     qb
     [24:20]
     -[11:7]->
             Register file
2. 用aluimm决定alub
    mux2x32 alu_b(
       .s(aluimm),
       .al(immediate),
       .a0(data),
       .y(alub)
    );
```

3. alu

4. 三个加法器 分别计算分支/跳转/顺序情况下的下一条指令地址、

```
_branchpc
                                pc4
cla32 pcplus4(
  . pc (pc),
  . x1 (32' h4),
  . p4 (p4)
);
cla32 branch_adr(
  . pc (pc),
  .x1(immediate),
  .p4(branchpc)
);
cla32 genjalrpc(
  . pc (ra),
  .x1(immediate),
  .p4(jalrpc)
);
```

5. 四路选择器 根据 pcsource 给出下一条指令地址



6. 两个二路选择器 根据 m2reg 和 pcsource[1]决定写回寄存器的内容


```
m_read_d
  // Weef die vach register ille, шилглэг
    mux2x32 result(
      .s(m2reg),
      .a1 (mem),
      .a0(aluout),
      .y(tmp)
    );
    mux2x32 link(
      .s(pcsource[1]),
     .a0(tmp),
      .a1(p4),
      .y(regf_din)
    );
```


3. 进行仿真

将仿真时长调至1600ns,得到如下结果


由此得出1515ns指令执行结束,最后的指令地址为0000007c;最后一条指令为0000006f;此时x18寄存器的值为0001ffff,与指导书结果一致。

790ns后,寄存器x19的值为0000000a,说明sw,lw执行正确





			1, 586, 550 n				
Value	1,560.000 ns	1,570.000 ns	1,580.000 ns	1, 590. 000	ns	1, 6	
0000005c	00000058	X	0000005c		00000060		
013a4933	013a68	013a49 <mark>3</mark> 3		010a78b3			
00000000		00000000					
0							
1							
0							
0							
1							
00000005			00000005				
00000060	0000005c	0000005c 00		0000	00064		
0000006f	0000006ь		0000006f	00000073	00000070		
00000012		00000	0012		0000000f		
00000060	0000005c	<u> </u>	00000060		00000064		
00000013		00000013			00000010		
00000034,000000	000,0 00000034, 00000000	, 00000000, 00000010,	fffffff, 00000000,	00000 000 0000000034, (00000000,	-	
00000034			00000034	T .			
00000000			00000000				
00000000			00000000				
00000010			00000010				
fffffff			ffffffff				
00000000			00000000				
00000000			00000000				
00000000			00000000				
			00000000				



4. 拓展思考:对比Ripes软件生成的框架图,本次完成的数据通路其实使用了许多不必要的 FPGA 资 源 ,考虑尽量减少使用硬件资源,用于产生branchpc 和jalrpc 地址的加法器是可以省掉的,同样 使用ALU来计算目标地址,这样也能省掉四选一多路选择器。最终我们仅使用二选一多路选择器即 可完成完整的数据通路。

Ripes使用的是二路选择器来完成数据通路,用于用于产生branchpc 和jalrpc 地址的加法器也省 掉了。

